View
223
Download
0
Category
Preview:
Citation preview
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 1
Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau und ~funktion (10,11) Informationskodierung (12,13,14)
Rechnerorganisation
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 2
Mikrorechnerarchitektur
Programm, Befehle Daten
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 3
CPU
• Central Processing Unit • ZVE • Prozessor (Pentium, Atom, i3, i5, i7...)
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 4
Zyklischer Befehlsablauf Bef ehlsphasen
Bef ehl addr. + holen (f et ch)
dekod ieren (decode)
Operanden ad ressieren
laden (load)
Bef ehl ausf ühren (execut e)
Result at speichern (st ore)
Bef ehlszeiger erhöhen
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 5
Zyklischer Befehlsablauf
Transport -Bef ehl M OV AL, [$2521]
1 2
3
4
5
6 7
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 6
Zyklischer Befehlsablauf
Ar i t hm et ik-Bef ehl ADD AL,$2F
1 2
3
4 5
6
7
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 7
Zyklischer Befehlsablauf
Sprung-Bef ehl JM P $2034
1 2
3 4
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 8
Regist er , Speicher Operat ionen Adressierungsart en Dat ent ypen
Architekturmerkmale
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 9
Beispiel (x86)
Regist er , Speicher
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 10
x86 - Architektur
Regist ersat z
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 11
x86 – Architektur II
Regist ersat z
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 12
x86 – Architektur II
Flags
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 13
Architekturmerkmale (x86)
Operat ionen
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 14
Jahr Typ Bus Transis- toren
Takt (MHz)
HS (MB)
Opera- tionen
PC - Standards
71 4004 4 2 300 0,74 0,004 + - ∧ ∨
78 8086 /~88 16 /8 29 000 8 1 + - ∧ ∨ IBM PC XT/AT
85 (80) 386 32 275 000 10...33 4000 * / MPC 1 (1992)
386SX /16
97 Pentium MMX™ 32 4,5 Mio 150...233 MMX-
Befehle 3D
Audio/Video
02 Pentium IV 32 42 Mio 2000 SSE
(P3) MPEG4 MP3
07 Core 2 Duo 64 410 Mio 3000 64
000 SSE4.1 Vista
Geschichte (x86)
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 15
Steuerwerk Operat ionen: Ar i t hm et ik + , -, *2 (Shif t L), :2 (Shif t R) Log ik AND, OR. NOT Transport RAM , Reg., EA Verzw eigung al t ernat ive Folgeadresse
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 16
Ausgewählte Befehle II
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 17
Architekturmerkmale (x86)
Regist er , Speicher Operat ionen Adressierungsart en Dat ent ypen
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 18
Architekturmerkmale (x86)
Adressierungsarten
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 19
Logische / Physikalische Adresse
Adressierungsart en beziehen sich auf log ische Adresse: gem äß Bef ehl physikal ische Adresse: Adresse am Dekoder des Speichers Berechnet von M M U (M em ory M anagem ent Unit )
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 20
Logische / Physikalische Adresse
Beispiel x86:
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 21
Mikrorechnerarchitektur
Adressierung von Speicher, E/A, Datenregister Adressbus
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 22
Adressierungsarten Adressierung der Operanden
von Bedeut ung bei Assem blerp rogram m ierung
erm öglicht d ie Verw alt ung von einf achen Dat enst rukt uren
Vekt oren
Felder
p rob lem at isch f ür Com piler = > RISC
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 23
Steuerwerk
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 24
Adressierungsarten
Direkt e Regist eradressierung
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 25
Adressierungsarten
• Unmittelbare Adressierung – $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 26
Adressierungsarten
• Direkte Registeradressierung
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 27
Adressierungsarten
• Direkte Speicheradressierung
– [ ]: Speicheradresse – $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 28
Adressierungsarten
• Indirekte Speicheradressierung
– [ ]: Speicheradresse
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 29
Adressierungsarten
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 30
Adressierungsarten
• Indizierte Speicheradressierung
– [ ]: Speicheradresse – $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 31
Adressierungsarten
• Basisadressierung
– [ ]: Speicheradresse – $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 32
Adressierungsarten
• Basisindizierte Adressierung
– [ ]: Speicheradresse – $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 33
Adressierungsarten
• Absolute Befehlsadressierung
– $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 34
Adressierungsarten
• Relative Befehlsadressierung
– $: Hexadezimal
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 35
Komplexe Adressierungsarten
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 36
Operationsteil Adressteil
2 Bit
Adress.-Art 1.Operand 2.Operand 2.Operand (Ziel) (Quelle)
2 Bit 1 Bit 3 Bit
Mnemonik Befehlskode Hex MOV A,4 01 10 0 100 64 MOV B,[7] 01 01 1 111 5F ADD A,B 10 00 0 1** 84...87 JNC 05 11 10 * 101 E5,ED ADD A,1 10 10 0 001 A1 HLT 00 ** * *** 00...3F
Befehlskodierung: akadem. Beispiel
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 37
Operationen Transport MOV 01 Verknüpfung ADD 10 Verzweigung JNC 11 Steuerung HLT 00
Operanden- adressen
Register A B
0 1
Speicher [0] 000 ……… …….
[7] 111 unmittelbar 0 000 (Direktwert) ... ...
7 111 Adressierung Register 00
Speicher 01 Direktwert 10
Befehlskodierung
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 38
Operationen Transport MOV 01 Verknüpfung ADD 10 Verzweigung JNC 11 Steuerung HLT 00
Operanden- adressen
Register A B
0 1
Speicher [0] 000 ……… …….
[7] 111 unmittelbar 0 000 (Direktwert) ... ...
7 111 Adressierung Register 00
Speicher 01 Direktwert 10
Befehlskodierung
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 39
Befehlskodierung: Beispiele Operationsteil Adressteil
2 Bit
Adress.-Art 1.Operand 2.Operand 2.Operand (Ziel) (Quelle)
2 Bit 1 Bit 3 Bit
Mnemonik Befehlskode Hex MOV A,4 01 10 0 100 64 MOV B,[7] 01 01 1 111 5F ADD A,B 10 00 0 1** 84...87 JNC 05 11 10 * 101 E5,ED ADD A,1 10 10 0 001 A1 HLT 00 ** * *** 00...3F
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 40
Befehlskodierung: Beispiele Operationsteil Adressteil
2 Bit
Adress.-Art 1.Operand 2.Operand 2.Operand (Ziel) (Quelle)
2 Bit 1 Bit 3 Bit
Mnemonik Befehlskode Hex MOV A,4 01 10 0 100 64 MOV B,[7] 01 01 1 111 5F ADD A,B 10 00 0 1** 84...87 JNC 05 11 10 * 101 E5,ED ADD A,1 10 10 0 001 A1 HLT 00 ** * *** 00...3F
© H.-D. Wuttke `14 9.01.2014 www.tu-ilmenau.de/iks 41
Architekturmerkmale
• Datentypen
• Daten eines Typs sind gleich bzgl. – Ausführbare Operationen – Struktur – Interpretation – Wertebereich
• Beispiele: ASCII, BCD, REAL (FP)
Recommended