View
213
Download
0
Category
Preview:
Citation preview
8/3/2019 Laboratotio02_Oa_Rueda
1/4
Escuela Politcnica del Ejrcito Diseo VLSI
1. Tema: Layout editor, diseo y anlisis de circuito CMOS.
2. Objetivo.
Al finalizar este laboratorio, el estudiante empleara la teora ymetodologas aprendidas en clase para disear y analizar circuitos CMOS
en un editor de layout como Microwind.
3. Preparacin.
Revise la teora y ejercicios del curso de diseo VLSI referentes a diseo decircuitos lgicos CMOS y familias AOI. Tambin se recomienda leer laseccin relacionada de la referencia bibliogrfica.
4. Actividades.
Descripcin a nivel de layout CMOS de una funcin lgica.
4.1.Escriba el circuito CMOS correspondiente a la funcin lgica que semuestra a continuacin. No minimice o simplifique la funcin. Nonecesita realizar toda la deduccin puede implementar directamentepero explique las decisiones tomadas para obtener el circuito.
a) Se multiplica la funcin C por lo que est dentro del parntesis y seabre la funcin obteniendo una suma de tres productos.
b) La funcin nos indica que A, B y C se encuentran negados. A la salida
del inversor ya toman otro nombre. Como se muestra en la figura
siguiente:
Pgina 1
8/3/2019 Laboratotio02_Oa_Rueda
2/4
Escuela Politcnica del Ejrcito Diseo VLSI
c) Al utilizar las compuertas bsicas obtenemos una funcin de tipo AOI
222, por lo que en la figura siguiente se muestra el diagrama de
Bubbles.
d) Al aplicar lgica combinacional a la funcin obtenemos lo siguiente:
Pgina 2
8/3/2019 Laboratotio02_Oa_Rueda
3/4
Escuela Politcnica del Ejrcito Diseo VLSI
e) El resultado obtenido en el circuito debe ser negado para compensar
los valores que fueron negado.
4.2.Transfiera el circuito a una representacin a nivel de layout enMicrowind. Utilice la tecnolgica 0.12 um (default) y el
LayoutGenerator con los parmetros por default y si es necesario
aproveche Nbr of fingers [1]. El resto de conexiones debe hacerlas
manualmente. No debe usar otra herramienta para generar el circuito
automticamente. Captura la imagen
a) Numeramos los source y drain de cada CMOS tipo n y p
respectivamente, tambin colocamos los Qn a las n gates de los
dos tipos de CMOS.
b) Diseo en Microwind:
Pgina 3
8/3/2019 Laboratotio02_Oa_Rueda
4/4
Escuela Politcnica del Ejrcito Diseo VLSI
Pgina 4
Recommended