View
6
Download
0
Category
Preview:
Citation preview
02/11/52
241-209 FET Bias 1
Chapter Chapter 99FET BiasingFET Biasing
241-209 FET Bias 2
เนื้อหา : รูปลกัษณแบบการไบแอสคงตัว รูปลักษณแบบไบแอสตัวเอง การไบแอสแบบวงจรแบงแรงดัน การวิเคราะหดาน DC ของวงจร MOSFET มอสเฟตแบบลดพาหะ มอสเฟตแบบเพิ่มพูน ตารางสรุป เฟตแบบ P-CHANNEL
02/11/52
241-209 FET Bias 3
ขอกําหนดเริ่มตนที่ใชในการวิเคราะห FETIG ≅ 0 A
และID = IS
DC AnalysisDC Analysis ของของ FET amplifiers FET amplifiers
โดยที่ JFET และ depletion-type MOSFET จะใชความสัมพันธตาม Shockley's equation คือ
ID = IDSS(1-VGS/VP)2
สําหรับ enhancement-type MOSFET ID = k(VGS - VT)2
IG
ID
IS
D
SG
241-209 FET Bias 4
การวิเคราะหเพ่ือหาจุดทํางานของ FET มักนิยมใช Graphical Approach มากกวา Mathematical Approach
FET Bias
จุดทํางานจะเปนจุดตัดของกราฟลักษณะสมบัติถายโอนของ FET กับกราฟลักษณะสมบัติของ Circuit
☯ กราฟลักษณะสมบัติถายโอนของ FET : ไดจากโรงงานผูผลิต หรือเขียนเองโดยการประมาณ☯ กราฟลักษณะสมบัติของ Circuit เปนเสนตรงของ Circuit ท่ีไมขึ้นอยูกับอุปกรณ
02/11/52
241-209 FET Bias 5
จากความสัมพันธของ ID และ VGS ของ JFET คือ
ID = IDSS(1-VGS/VP)2
ใสคา VGS ลงในสมการแลวคํานวณหา ID
การเขียนกราฟลักษณะสมบัติถายโอนของ JFET โดยประมาณ
VGS ID0 I DSS1/4 VP 9/16I DSS1/2 VP 1/4IDSS3/4VP 1/16IDSSVP 0
241-209 FET Bias 6
1. Fixed-Bias ConfigurationBIASSING JFETBIASSING JFET
02/11/52
241-209 FET Bias 7
Input CircuitIG ≅ 0 A
และVRG = IGRG
= (0)RG= 0 V
ดังนั้นVGS = VGG
Output CircuitVDS = VDD - IDRD
241-209 FET Bias 8
การหาผลลัพธโดยการคํานวณ
จาก สมการของวงจรVGS = VGG
และสมการ JFETID = IDSS(1-VGS/VP)2
ดังนั้น ไดวาIIDD = = IIDSSDSS(1(1--VVGGGG//VVPP))22
ก็จะไดคา ID ออกมา
02/11/52
241-209 FET Bias 9
การหาผลลัพธโดยวิธีทางกราฟ
ใขจุดตัดของสมการลักษณะสมบัติของ FET กับ Network
สมการของวงจรVGS = VGG
สมการ JFETID = IDSS(1-VGS/VP)2
241-209 FET Bias 10
Input Circuitจาก KVL
VRG + VGS + VRS = 0เม่ือ VRS = IDRS
VGS = -IDRS
Self-Bias
Output CircuitKVL :
VDD = VDS + IDRD + IDRS
02/11/52
241-209 FET Bias 11
กราฟ Characteristic ของ JFET ID = IDSS(1-VGS/VP)2
กราฟของ Circuit VGS = -IDRS
การหาผลลัพธโดยวิธีทางกราฟ
241-209 FET Bias 12
ผลกระทบตอจุดทํางานเมื่อมีการเปลี่ยนคา RS
02/11/52
241-209 FET Bias 13
Voltage Divider Biasing
241-209 FET Bias 14
Input Circuitจาก
VG = R2 VDDR1+R2
และสมการเสนตรงVGS = VG-IDRS
Output CircuitVDS = VDD-ID(RD+RS)
FET Bias
02/11/52
241-209 FET Bias 15
เสนตรง Circuitลากเสนตรงผานจุดตัดแกน X, Y ท่ี
ID = VG/RS เม่ือ VGS=0
และVGS = VG เม่ือ ID=0
จุดตัดของกับกราฟลักษณะสมบัติของ JFET และกราฟของวงจร จะเปน
จุดทํางาน IDq และ VGSq
241-209 FET Bias 16
ผลกระทบตอจุดทํางานเมื่อมีการเปลี่ยนคา RS
02/11/52
241-209 FET Bias 17
DEPLETION-TYPE MOSFETคลายกับ JFETs แต n-channel Depletion-type MOSFET สามารถทํางาน
VGS>0 และ ID>IDSS ได (JFET ไมได) ซึ่งสามารถ ใชสมการ Shockley’s equation ไดโดยตรง
BIASING BIASING MOSFETMOSFET
241-209 FET Bias 18
วงจร n-channel Depletion Type MOSFET ท่ีมี IDSS=6mA, V=-3V สามารถหาคา ID และ VGS ได คือ
Voltage Divider Bias
วงจรอินพุตVG = 10M 18V
(110M+10M)= 1.5 V
สมการเสนตรงของวงจรVGS = VG-VS
= VG-IDRS= 1.5-ID(750)
02/11/52
241-209 FET Bias 19
จากสมการเสนตรงของวงจรVGS = 1.5-ID(750)
ลากเสนตรงบนกราฟเสนลักษณะสมบัติของ FET ดังกลาว
241-209 FET Bias 20
Transfer Characteristic ของ Enhancement-type MOSFET แตกตางจาก JFET นั่นคือ เม่ือ VGS > VTh
ID = k(VGS - VTh)2
โดยที่ k = ID(ON)
(VGS(ON)- VGS(Th))2
คา ID(ON), VGS(ON), และ VGS(Th) ไดจากSpecification Sheet ของ MOSFET นั้น
ENHANCEMENT-TYPE MOSFET
02/11/52
241-209 FET Bias 21
Transfer characteristics of an n-channel enhancement-type MOSFET
241-209 FET Bias 22
Input Circuitจาก IG = 0 ดังนั้น
VRG = 0
ทําใหVD = VG
และVDS = VGS
Feedback BiasingOutput Circuit
VDD = VDS + IDRDหรือ
VGS = VDD - IDRD
02/11/52
241-209 FET Bias 23
จากสมการเสนตรงของวงจรVGS = VDD - IDRD
ลากเสนตรงบนกราฟเสนลักษณะสมบัติของ FET ดังกลาว
241-209 FET Bias 24
วงจรอินพุต VG = R2VDD
R1 + R2
และVGS = VG-IDRS
วงจรเอาทพุตVDS = VDD - ID(RS + RD)
Voltage-Divider Biasing
02/11/52
241-209 FET Bias 25
จากสมการเสนตรงของวงจรVGS = VG-IDRS
ลากเสนตรงบนกราฟเสนลักษณะสมบัติของ FET ดังกลาว
241-209 FET Bias 26
ตารางสรุปวงจรไบแอส FET แบบตางๆ
02/11/52
241-209 FET Bias 27
241-209 FET Bias 28
02/11/52
241-209 FET Bias 29
สําหรับ p-channel FET จะใชวิธีการเดียวกันในทุกขั้นตอน แตกลับแรงดันและกระแสกันกับ n-channel FET
PP--CHANNEL FETCHANNEL FET
p-channel JFET
241-209 FET Bias 30
p-channel Depletion type MOSFET
02/11/52
241-209 FET Bias 31
p-channel Enhance type MOSFET
0t0[
241-209 FET Bias 32
Recommended