21
1 Verilog-HDL 講習会DE0編(6) 順序回路記述(1) ～カウンタを例題として～ 12, June, 2013 鹿児島大学 中原　啓貴

Verilog-HDL Tutorial (6)

Embed Size (px)

Citation preview

Page 1: Verilog-HDL Tutorial (6)

1

Verilog-HDL 講習会DE0編(6) 順序回路記述(1)

～カウンタを例題として～

12, June, 2013 鹿児島大学 中原　啓貴

Page 2: Verilog-HDL Tutorial (6)

2

•  ピン配置が面倒くさいので、デフォルトのプロジェクトを読み込みましょう! (DE0に限った事ではないが、Terasic製品はサンプルCD-ROMの プロジェクトを改変するのが楽でお勧め)

DE0付属のCD-ROM ”Demonstrations”内の "DE0_Top"フォルダの ファイル全てを C:¥verilog¥DE0_tutorial_5¥ 内にコピー

Page 3: Verilog-HDL Tutorial (6)

DE0_TOP.qpfをダブルクリックしてQuartus IIを起動

3

Pin Plannerを開いてみると ピン配置が終わっている！

Page 4: Verilog-HDL Tutorial (6)

Verilog-HDLを入力

4

ダブルクリック Verilog-HDLの テンプレートが 表示されるので コードを入力

コード入力したら保存を忘れずに！

Page 5: Verilog-HDL Tutorial (6)

5

いよいよ順序回路編です •  ほぼ全ての実用的な回路は順序回路です •  順序回路の記述法をマスターすることが、FPGAを使いこなせるかどうかのポイント

•  頑張って理解しましょう！ ‒ とはいえ、言語ですから 「たくさん書いて慣れろ」

Page 6: Verilog-HDL Tutorial (6)

6

順序回路とは？ •  組合せ回路の出力：現在の入力 •  順序回路の出力： ‒ 現在の入力＋現在の状態 （現在の状態＝過去の入力）

•  つまり、順序回路は現在と過去の 入力に応じて出力する回路といえる •  過去の入力を記憶　　状態を記憶

•  状態を記憶する記述！？

組合せ 回路

組合せ 回路

記憶 素子

外部 入力

外部 出力

外部 入力

外部 出力

状態 出力

状態 入力

組合せ回路

順序回路

Page 7: Verilog-HDL Tutorial (6)

7

例題：4ビットカウンタ •  クロックに同期するカウンタ

4ビット 加算器

4ビット レジスタ

クロック

0010 0001 0000

リセット信号

Page 8: Verilog-HDL Tutorial (6)

8

カウンタの記述

Page 9: Verilog-HDL Tutorial (6)

9

解説 4ビット 加算器

4ビット レジスタ

レジスタ宣言 レジスタを宣言します

クロック信号の 立ち上がり

リセット信号の 立ち下がり or

(または) に always@ 以下の 処理が行われる

Page 10: Verilog-HDL Tutorial (6)

10

解説(続き) always@( クロック信号 or リセット信号) begin

if( クロック信号 )begin (レジスタ初期化); end else begin (順序回路の処理); end

end

always@() は定型文で記述

レジスタに代入するときは 「 <= 」を使う！(ノンブロッキング代入)

左辺はレジスタ値にする

Page 11: Verilog-HDL Tutorial (6)

11

リセット信号 初期化を記述

クロックを記述

シミュレーションで動作を確認

Page 12: Verilog-HDL Tutorial (6)

12

シミュレーション結果の確認

リセットがかかるまで 値が決まらないので 出力は不定

リセット中は 初期値が出る

リセット後は クロックの立ち上がりで カウントする

LEDG[3:0]を COUNT_VALUEに纏めた

Page 13: Verilog-HDL Tutorial (6)

13

FPGAボード上に実装してみる

全部点灯する？？

Page 14: Verilog-HDL Tutorial (6)

14

原因の考察 •  基準クロック 50MHz に同期 •  LEDの点滅が早すぎる！

4ビット 加算器

4ビット レジスタ

クロック (50MHz)

考えてみよう： 50MHz のとき 点滅の間隔は ____[nsec]である.

リセット信号

Page 15: Verilog-HDL Tutorial (6)

15

タイミングを調整 タイミング調整用の値を 保持するレジスタ宣言

レジスタ初期化

50MHz カウントしたら LEDを1つインクリメント

Page 16: Verilog-HDL Tutorial (6)

16

FPGAに再度書き込み

LEDがゆっくり カウント アップすると 成功

Page 17: Verilog-HDL Tutorial (6)

17

右から左に流れるLED •  以下の動作をする回路を記述せよ ‒ ただし、LEDが切替るのは1秒間隔とする

？

4ビット レジスタ

クロック (50MHz)

どこを書き換えればよいか？ リセット信号

Page 18: Verilog-HDL Tutorial (6)

18

答え •  初期値を与え左シフタを記述するだけ！

加算はコメントアウト

左シフタ

初期値を変更

Page 19: Verilog-HDL Tutorial (6)

19

FPGA上に実現

LEDが右から左へ 点灯すると成功

Page 20: Verilog-HDL Tutorial (6)

20

課題1 ただしLEDの点灯間隔は全て1秒とする 1.  LEDを点滅させよ 2.  スライドスイッチがOFF: ダウンカウンタ スライドスイッチがON: アップカウンタ となる回路を作成せよ

3.  スライドスイッチがOFF: LEDが右→左 スライドスイッチがON: LEDが左→右 となる回路を作成せよ

Page 21: Verilog-HDL Tutorial (6)

21

課題2 ただしLEDの点灯間隔は全て1秒とする 1.  7セグメントLEDがカウントアップする回路を作成し, DE0ボード上に実現せよ. ただし, 0から7までのカウントでよい.

2.  1.で作った回路を スライドスイッチがOFF: ダウンカウンタ スライドスイッチがON: アップカウンタ となるように改造せよ


Verilog hdl 2nd_edition_samir_palnitkar

Verilog hdl 2nd_edition_samir_palnitkar

Technology
Tutorial on Verilog HDL - Wayne State Universitysjiang/ECE2610-winter-12/Verilog...Why use Verilog HDL Digital systems are highly complex. The Verilog language provides digital designer

Tutorial on Verilog HDL - Wayne State Universitysjiang/ECE2610-winter-12/Verilog...Why use Verilog HDL Digital systems are highly complex. The Verilog language provides digital designer

Documents
Verilog-HDL Tutorial (4)

Verilog-HDL Tutorial (4)

Education
Verilog Tutorial - Electrical and Computer Engineeringclassweb.ece.umd.edu/enee359a.S2008/verilog_tutorial.pdfIntroduction Verilog is a HARDWARE DESCRIPTION LANGUAGE (HDL). A hardware

Verilog Tutorial - Electrical and Computer Engineeringclassweb.ece.umd.edu/enee359a.S2008/verilog_tutorial.pdfIntroduction Verilog is a HARDWARE DESCRIPTION LANGUAGE (HDL). A hardware

Documents
Verilog-HDL Tutorial (3)

Verilog-HDL Tutorial (3)

Education
Verilog-HDL Tutorial (12)

Verilog-HDL Tutorial (12)

Education
Tutorial on Verilog HDL - Wayne State University

Tutorial on Verilog HDL - Wayne State University

Documents
Hardware Hacken ohne Lötkolben - clifford.at · Einleitung DISCLAIMER Was sind HDLs? Verilog HDL - Hintergrund Verilog HDL - Konzepte (1/4) Verilog HDL - Konzepte (2/4) Verilog HDL

Hardware Hacken ohne Lötkolben - clifford.at · Einleitung DISCLAIMER Was sind HDLs? Verilog HDL - Hintergrund Verilog HDL - Konzepte (1/4) Verilog HDL - Konzepte (2/4) Verilog HDL

Documents
Verilog HDL

Verilog HDL

Documents
VERILOG HDL- Tutorial, Ppt Format

VERILOG HDL- Tutorial, Ppt Format

Documents
Verilog-HDL Tutorial (5)

Verilog-HDL Tutorial (5)

Education
Verilog Hardware Description Language (Verilog HDL) · Verilog HDL 3 Edited by Chu Yu Verilog HDL • HDL – Hardware Description Language A programming language that can describe

Verilog Hardware Description Language (Verilog HDL) · Verilog HDL 3 Edited by Chu Yu Verilog HDL • HDL – Hardware Description Language A programming language that can describe

Documents
Verilog HDL: A Guide to Digital Design and Synthesis · Popularity of Verilog HDL Verilog HDL has evolved as a standard hardware description language. Verilog HDL offers many useful

Verilog HDL: A Guide to Digital Design and Synthesis · Popularity of Verilog HDL Verilog HDL has evolved as a standard hardware description language. Verilog HDL offers many useful

Documents
Verilog-HDL Tutorial (9)

Verilog-HDL Tutorial (9)

Education
Verilog HDL Verification

Verilog HDL Verification

Education
Tutorial on Verilog HDL

Tutorial on Verilog HDL

Documents
Verilog Hardware Description Language (Verilog HDL)

Verilog Hardware Description Language (Verilog HDL)

Documents
Verilog-HDL Tutorial (7)

Verilog-HDL Tutorial (7)

Education
Verilog Hardware Description Language (Verilog HDL) · PDF fileVerilog HDL 2 Edited by Chu Yu Verilog HDL Brief history of Verilog HDL 1985: Verilog language and related simulator

Verilog Hardware Description Language (Verilog HDL) · PDF fileVerilog HDL 2 Edited by Chu Yu Verilog HDL Brief history of Verilog HDL 1985: Verilog language and related simulator

Documents
VERILOG HDL - Tutorial

VERILOG HDL - Tutorial

Documents
Asd - Verilog Hdl

Asd - Verilog Hdl

Documents
Examples Verilog HDL

Examples Verilog HDL

Documents
Verilog-HDL Tutorial (14)

Verilog-HDL Tutorial (14)

Education
Verilog-HDL Tutorial (11)

Verilog-HDL Tutorial (11)

Education
Verilog HDL Tutorial - Princeton Universityeleclass.princeton.edu/classes/ele475/spring_2015/...Verilog Overview • What –Hardware Description Language (HDL) –Textual description

Verilog HDL Tutorial - Princeton Universityeleclass.princeton.edu/classes/ele475/spring_2015/...Verilog Overview • What –Hardware Description Language (HDL) –Textual description

Documents
Verilog-HDL Tutorial (1)

Verilog-HDL Tutorial (1)

Education
38636269 VERILOG HDL Tutorial Ppt Format

38636269 VERILOG HDL Tutorial Ppt Format

Documents
Verilog HDL Basics

Verilog HDL Basics

Documents
Verilog HDL 15EC53 Dept. of ECE 1 Verilog HDL

Verilog HDL 15EC53 Dept. of ECE 1 Verilog HDL

Documents
Verilog-HDL Tutorial (8)

Verilog-HDL Tutorial (8)

Education