SAINS KEJURUTERAAN 4 KERTAS PENERANGAN

KERT

AS PE

NERA

NGAN

TERHAD

TERHAD

SAINS KEJURUTERAAN 4 [ ELEKTRIKAL / ELEKTRONIK ]

Cetakan Pertama Mac 2011

Institusi Latihan Jabatan Tenaga Manusia

http ://www.jtm.gov.my/kurikulum

Hak Cipta Terpelihara. Dokumen ini diklasifikasikan sebagai TERHAD. Tidak dibenarkan

mengeluar mana-mana bahagian dalam kandungan Bahan Pembelajaran Bertulis (WIM)

dalam apa jua bentuk tanpa keizinan daripada Jabatan Tenaga Manusia (JTM).

Bahan Pembelajaran SEMESTER EMPAT ini dibangunkan bagi kursus sepenuh masa di

Institusi Latihan Jabatan Tenaga Manusia (ILJTM) oleh Ahli Jawatankuasa

Pembangunan WIM dan disemak serta diluluskan oleh Jawatankuasa Pemandu

Kurikulum untuk tujuan gunapakai bagi semua ILJTM yang terlibat.

Kod Pengesahan WIM : WIM/SK4021(EE)/12011/S04/P0

Kod Pengesahan Silibus : SFB/SK 4021(EE)/12009/P1

Tarikh Pengesahan WIM : 11 Mac 2011

KANDUNGAN SENARAI AHLI JAWATANKUASA PEMBANGUNAN WIM ................................................ i SENARAI SINGKATAN ..................................................................................................... ii KERTAS PENERANGAN MODUL ....................................................................................1

SK4021 SAINS KEJURUTERAAN 4 .............................................................................1 GROUP CLUSTERING MODULE .................................................................................2

LE1 LITAR DIGITAL 3 LE2 LITAR ARUS ULANG ALIK 34

i

SENARAI AHLI JAWATANKUASA PEMBANGUNAN WIM

KLUSTER SUBJEK UMUM – SAINS KEJURUTERAAN 4 (EE)

Ahli Jawatankuasa :

1. Pn. Ainin Nisak Bin Ahmad Asnawi (Pengerusi Kluster Subjek Umum)

ADTEC Shah Alam

2. En. Mohamad Hisam Bin Mohd Adam (Penolong Pengerusi Kluster Subjek Umum)

ADTEC Kulim

3. Azana Hafizah Binti Mohd Aman ADTEC Shah Alam Urusetia :

1. Pn. Norpisah binti Jumin BKT, Ibu Pejabat

2. En. Norhasni bin Dakie BKT, Ibu Pejabat

3. Cik Norida binti Othman BKT, Ibu Pejabat

4. En. Ismail Bin Mohd Taha BKT, Ibu Pejabat

5. Cik Sazurani Binti Abdul Zabil BKT, Ibu Pejabat Tarikh dibangunkan : 6 – 9 Julai 2010 Tempat : ADTEC Taiping, Perak

ii

SENARAI SINGKATAN

IS INFORMATION SHEET

WS WORK SHEET

AS ASSIGNMENT SHEET

KOD KURSUS

SEMESTER

NO. MODUL

KREDIT

NO. LE

JENIS WIM

SK 4 02 1-LE2-IS

KERTAS PENERANGAN

MODUL SK4021 SAINS KEJURUTERAAN 4

MUKASURAT 2

GROUP CLUSTERING MODULE SK4021-LE1 LITAR DIGITAL

1.1 Pengenalan

1.2 Get Logik

1.3 Jenis-Jenis Get Logik

1.4 Kombinasi Get Logik

1.5 Flip-Flop

SK4021-LE2 LITAR ARUS ULANG-ALIK

2.1 Rintangan, Aruhan dan Kemuatan Dalam Litar Arus Ulang-Alik

2.2 Kuasa Dalam Litar Arus Ulang-Alik

SK4021-LE1-IS ( ELEKTRIKAL / ELEKTRONIK ) PINDAAN : 0 MUKASURAT 3

INSTITUSI LATIHAN JABATAN TENAGA MANUSIA

KEMENTERIAN SUMBER MANUSIA MALAYSIA

KERTAS PENERANGAN KOD DAN NAMA KURSUS SUBJEK UMUM - SAINS KEJURUTERAN 4

KOD DAN NAMA MODUL SK 4021 SAINS KEJURUTERAAN 4

PENGALAMAN PEMBELAJARAN LE1 LITAR DIGITAL

NO. TUGASAN BERKAITAN

1.1 PENGENALAN 1.2 GET LOGIK 1.3 JENIS-JENIS GET LOGIK 1.4 KOMBINASI GET LOGIK 1.5 FLIP-FLOP

OBJEKTIF PRESTASI AKHIRAN (TPO)

FAHAM LITAR DIGITAL MENGGUNAKAN FORMULA PERATURAN TAMBAH-TOLAK NOMBOR PERDUAAN, PERSAMAAN BOOLEAN, RAJAH GET DAN, GET ATAU, GET TAK, GET TAK-DAN, GET TAK-ATAU, GET X-ATAU, GET X-TAK-ATAU, RAJAH BLOK FLIP-FLOP R-S, FLIP-FLOP J-K, FLIP-FLOP T, RAJAH LITAR LOGIK DAN JADUAL KEBENARAN SUPAYA LITAR DIGITAL DAPAT DIANALISIS DAN JAWAPAN YANG DIPEROLEHI MENEPATI SKEMA.

OBJEKTIF MEMBOLEH (EO)

DI AKHIR PEMBELAJARAN PELAJAR MESTI BOLEH :- 1. MENGENALPASTI DAN MENGHITUNG NOMBOR PERDUAAN 2. MENGENALPASTI DAN MELUKIS GET-GET LOGIK 3. MENERANGKAN JADUAL KEBENARAN GET LOGIK DAN LITAR

LOGIK 4. MENGENALPASTI JENIS FLIP-FLOP


1. LITAR DIGITAL

1.1. Pengenalan Definisi sistem nombor perduaan ialah sistem nombor menggunakan asas 2

yang mempunyai digit ’0’ dan digit ’1’. Digit ’0’ diwakili oleh suis buka manakala digit ’1’ diwakili oleh suis tutup. Berdasarkan sistem nombor perduaan ini, pelbagai perkiraan yang berasaskan aritmetik tambah dan tolak boleh dibuat.

Kebanyakan sistem komputer (sistem Digital) melakukan operasi pengiraan nombor dalam kuantiti yang banyak. Maka, Sistem Pernomboran yang digunakan oleh Sistem Digital perlu diketahui dari segi:- bagaimana pernyataan nombor tersebut dan bagaimana operasi arithmetik dilakukan.

Apakah yang dimaksudkan dengan Litar Digital? Isyarat digital amnya berbentuk isyarat gelombang segiempat seperti rajah 1-1. Isyarat ini akan bernilai sama ada 0V atau 5V (untuk litar digital). Hanya 2 nilai voltan yang digunakan dalam litar digital elektronik. Voltan-voltan ini dilabelkan sebagai HIGH dan LOW atau 0 dan 1. Contohnya komputer, kalkulator dan lain-lain.

Rajah 1-1

Perbezaan di antara digital dan analog adalah seperti berikut:

i. Digital :

o Nilainya berubah secara discrit.

o Mudah didapati.

o Kurang pengaruh dengan bisingan

o Kelajuan yang pantas

o Terdapat IC menjadikan litar lebih mudah, teratur dan menggunakan ruang yang kecil.

ii. Analog:

o Nilainya berubah secara terus.

o Sukar didapati, nilai tertentu (terpaksa dilaraskan).

o Mengunakan amplifier menjadikan litar tidak teratur, sukar direka dan ruang yang luas.


Kenapa nombor binari digunakan? Kebanyakan sistem digital secara asasnya beroperasi dengan Binari iaitu ’0’ dan ’1’ atau ’low’ dan ’high’. Ianya tidak memproses nombor decimal. Nombor perduaan yang digunakan dalam sistem digital.

nombor perpuluhan

nombor perduaan

perpuluhan perduaan

perduaan dengan pecahan

Rajah 1-2 menunjukkan contoh pemberat bagi setiap asas sistem nombor yang akan dipelajari dalam kertas penerangan ini.

Rajah 1-2

1.1.1. Sistem Nombor Perduaan

Seperti yang telah ditunjukkan pada Rajah 1.2, terdapat 4 jenis-jenis Sistem Nombor iaitu:- i. Decimal (asas 10) ii. Binari (asas 2) iii. Octal (asas 8) iv. Hexadecimal (asas 16)

i. Sistem Nombor Decimal

Terdiri daripada 10 angka iaitu 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Ia merupakan nombor ‘Asas 10’. Salah satu contoh dalam sistem nombor Decimal adalah 1428.79

atau 1428.7910 Kedudukan setiap digit menunjukkan magnitud 10 bagi setiap

digit tersebut iaitu:-

Secara pernyataan matematik:-


ii. Sistem Nombor Binari Terdiri daripada 2 angka iaitu 0,1. Ia merupakan nombor ‘Asas 2’. Salah satu contoh dalam sistem nombor Binari adalah 1001.01

atau 1001.012 . Kedudukan setiap digit menunjukkan magnitud 2 bagi setiap digit

tersebut iaitu:-


iii. Sistem Nombor Octal

Terdiri daripada 8 angka iaitu 0, 1, 2, 3, 4, 5, 6, 7. Ia merupakan nombor ‘Asas 8’. Salah satu contoh dalam sistem nombor Octal adalah 5641.27

atau 5641.278 . Kedudukan setiap digit menunjukkan magnitud 8 bagi setiap digit

tersebut iaitu:-


iv. Sistem Nombor Hexadecimal Terdiri daripada 16 angka iaitu 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C,

D, E, F. Ia merupakan nombor‘Asas 16’. Salah satu contoh dalam sistem nomborhexadecimal adalah

5B8F.21 atau 5B8F.2116 Kedudukan setiap digit menunjukkan 8 magnitud bagi setiap digit

tersebut iaitu:-



Pertukaran Sistem Nombor

i. Pertukaran Decimal ke Binari

Contoh 1 : Tukarkan 1810 kepada nombor binari.

ii. Pertukaran Binari ke Decimal Contoh 2: Tukarkan 10012 kepada nombor Decimal.

iii. Pertukaran Decimal ke Octal

Contoh 3: Tukarkan 69710 kepada nombor Octal


iv. Pertukaran Octal ke Decimal Contoh 4: Tukarkan 12718 kepada nombor Decimal.

v. Pertukaran Octal ke Binari dan pertukaran Binari ke Octal Ada dua kaedah pertukaran iaitu secara :

Terus (direct conversion) atau Melalui decimal

Kaedah pertama : Untuk melaksanakan pertukaran melalui kaedah

direct conversion, hubungan antara nombor octal ‘1’ digit dan nombor binari ‘3’ digit perlu diketahui. Mengikut Jadual 1.1 dibawah.

Jadual 1-1

Kaedah kedua, iaitu melalui decimal telah dipelajari.


vi. Pertukaran Hexadecimal ke Decimal Contoh 5: Tukarkan 48510 kepada nombor Decimal

vii. Pertukaran Octal ke Decimal Contoh 6: Tukarkan 1E516 kepada Decimal

x. Pertukaran Hexadecimal ke Binari dan Pertukaran Binari ke Hexadecimal.

Ada dua kaedah penukaran iaitu secara:

‘terus’ (direct conversion)

melaluidecimal Untuk melaksanakan penukaran melalui kaedah direct conversion,

hubungan antara nombor hexadecimal ‘1’digit dan nombor binari ‘4’digit perlu diketahui. Kaedah kedua, iaitu melalui decimal telah dipelajari.

Rajah 1.3 menunjuk kan rumusan pertukaran antara sistem penomboran yang telah dijelaskan.


Rajah 1-3

1.1.2. Peraturan Menambah

Penambahan adalah berasaskan 4 kombinasi di bawah:

Contohnya:

1.1.3. Peraturan Menolak

Penolakan adalah berasaskan 4 kombinasi di bawah:

Contohnya:


1.2. Get Logik

1.2.1. Takrifan Get Logik Get logik adalah susunan suis-suis terkawal yang digunakan untuk

mengira operasi-operasi menggunakan Logik Boolean dalam sesuatu litar digital. Logik Boolean merupakan satu sistem yang menerangkan satu operasi logik dan ia adalah bahasa yang universal dalam litar digital. Suia-suis terkawal dimaksudkan disini adalah litar-litar transistor, diod dan sebagainya yang dibina secara elektronik dalam satu litar bersepadu (integrated chip – IC). Walaubagaimana pun operasi suis mekanikal juga boleh menunjukkan operasi litar logik tersebut. Komputer, kalkulator dan lain-lain peranti digital adalah contoh litar elektronik digital yang pada asasnya dibina dari get-get logik. Get logik beroperasi dengan isyarat digital.

1.2.2. Takrifan Input dan Takrifan Keputusan (I/O) Dalam sistem peng komputeran, masukan (input) / keluaran (oupt) atau

I/O adalah sekumpulan antaramuka (interfaces) bagi unit-unit pelbagai fungsi (sub system) bagi satu sistem pemproses maklumat yang digunakan untuk berhubung / berkomunikasi antara satu sama lain atau ia juga boleh dimaksudkan sebagai isyarat atau maklumat yang dihantar melalui antara muka ini. Input dalah isyarat yang diterima oleh unit tersebut manakala keluaran adalah isyarat yang dihantar oleh unit yang sama. Rajah 1.4 menunjukkan contoh-contoh I/O sistem.

Rajah 1-4

Istilah I/O ini juga boleh dimaksudkan sebagai dari kerja, buat I/O (do I/O) ialah membuat operasi input/output. Peranti I/O yang biasa digunakan adalah keyboard, mouse, touch pad manakala monitor, printer dilabelkan sebagai peranti output. Peranti I/O yang biasa digunakan untuk komputer berhubung antara satu sama lain adalah modem dan network cards.


1.2.3. Fungsi Get Logik

Logik dalam sistem Binari digunakan untuk menyatakan proses dan operasi sesuatu maklumat Binari dari segi penyataan matematik. Logik Binari terdiri pembolehubah Binari dan juga operasi logik. Berikut merupakan jenis-jenis get-get logik:

Get DAN (AND gate)

Get ATAU (OR gate)

Get TAK (Inverter gate)

Get TAK DAN (NAND gate)

Get TAK ATAU (NOR gate)

Get Ekslusif ATAU (Exclusive OR gate)

Get Ekslusif TAK ATAU (Exclusive NOR gate)

1.3. Jenis-Jenis Get Logik

1.3.1. Get DAN Get DAN mempunyai 2 masukan dan satu keluaran. Get DAN juga boleh

mempunyai 3 atau lebih masukan tetapi hanya mempunyai satu keluaran.

Jadual 1-2 Simbol dan Jadual Kebenaran Get DAN


1.3.2. Get ATAU

Get ATAU mempunyai 2 masukan dan satu keluaran. Get ATAU juga boleh mempunyai 3 atau lebih masukan tetapi hanya mempunyai satu keluaran.

Jadual 1-3 Simbol dan Jadual Kebenaran Get ATAU

1.3.3. Get TAK Get ATAU mempunyai satu masukan dan satu keluaran. Operasinya ialah get

ini menterbalikkan masukannya. Sekiranya masukan yang dikenakan adalah 5V maka keluarannya adalah 0V dan sebaliknya.

Jadual 1-4 Simbol dan Jadual Kebenaran Get TAK


1.3.4. Get TAK-DAN Get TAK DAN (NOT AND – NAND) beroperasi secara berlawanan dengan get

DAN. Simbolnya serupa dengan get DAN tetapi mempunyai bulatan kecil yang dikenali sebagai invert bubble pada penghujung keluaran get logik ini.

Jadual 1-5 Simbol dan Jadual Kebenaran Get TAK-DAN

1.3.5. Get TAK-ATAU Get TAK ATAU (NOT OR – NOR) beroperasi secara berlawanan dengan get

ATAU. Simbolnya serupa dengan get ATAU tetapi mempunyai bulatan kecil yang dikenali sebagai invert bubble pada penghujung keluaran get logik ini.

Jadual 1-6 Simbol dan Jadual Kebenaran Get TAK-ATAU


1.3.6. Get X-ATAU Get Ekslusif ATAU juga ditulis sebagai get X-ATAU (X-OR gate). Simbolnya

serupa dengan get ATAU tetapi mempunyai simbol tambahan garisan.

Jadual 1-7 Simbol dan Jadual Kebenaran Get X-ATAU

1.3.7. Get X-TAK-ATAU Get Ekslusif TAK ATAU juga ditulis sebagai get X-TAK-ATAU (X-NOR gate).

Simbolnya serupa dengan get X-TAK-ATAU tetapi mempunyai bulatan kecil yang dikenali sebagai invert bubble pada penghujung keluaran get logik ini.

Jadual 1-8 Simbol dan Jadual Kebenaran Get X-TAK-ATAU


1.4. Kombinasi Get Logik Boolean Algebra adalah pernyataan matematik bagi sistem digit. Sebagaimana

yang diketahui get logik adalah blok yang paling asas dalam semua sistem digital. Oleh itu pengetahuan tentang simbol, jadual benar dan persamaan Boolean ini perlu diketahui sebelum membuat satu litar logik yang lebih sistematik dan penting untuk tujuan pemahaman dan analisis litar sistem digit.

1.4.1. Persamaan Boolean dan Litar Logik

i. Hukum Litar Logik a) Hukum DAN

Hukum ini menyatakan jika sebarang pembolehubah diDANkan dengan 0, hasilnya akan menjadi 0. Ini mudah diingati kerana kendalian DAN seperti pendaraban biasa, iaitu sebarang nombor apabila didarab dengan 0, hasilnya adalah 0.

Rajah 1-5 Hukum DAN

b) Hukum ATAU Hukum ATAU adalah seperti penambahan di mana keluaran get ATAU

akan menjadi 1 apabila salah satu daripada masukannya adalah 1 tanpa menghiraukan nilai masukan yang lain.

Rajah 1-6 Hukum ATAU


c) Hukum TAK Hukum TAK menyatakan bahawa keluarannya adalah terbalik daripada

masukkannya. Jika masukan X adalah 1 maka keluarannya akan menjadi 0. Begitulah sebaliknya.

Rajah 1-7 Hukum TAK

ii. Persamaan Boolean a) Hukum Tukar Tertib

Teorem seterusnya melibatkan lebih daripada satu pembolehubah. Hukum tukar tertib menunjukkan bahawa turutan mengATAU mengDANkan 2 pembolehubah adalah tidak penting, hasilnya adalah sama.

b) Hukum Sekutuan Hukum ini membolehkan kita mengelompokkan pembolehubah dalam

ungkapan DAN atau ungkapan ATAU mengikut cara yang diingini.

c) Hukum Taburan / Agihan Hukum ini menyatakan bahawa sesuatu ungkapan itu boleh

dikembangkan dengan mendarab sebutan demi sebutan. Teorem ini juga menunjukkan yang kite boleh mengfaktorkan sesuatu ungkapan.

X + Y = Y + X X . Y = Y . X

X ( YZ ) = ( XY ) Z = XYZ X + ( Y + Z ) = ( X + Y ) + Z = X + Y + Z

X ( Y + Z ) = X Y + X Z ( W + X ) (Y + Z ) = W Y + X Y + W Z + X Z


d) Hukum Penyerapan

Daripada hukum-hukum tersebut, terdapat tiga jenis hukum Boolean Algebra yang perlu difahami. Berikut merupakan hukum-hukum Boolean Algebra:

i. Hukum Tukar-tertib (Commutative Laws)

ii. HukumSekutuan(Associative Laws)

iii. HukumTaburan(Distributive Laws)

e) Hukum De Morgan

Teorem ini berguna dalam memudahkan ungkapan hasildarab atau hasiltambah pembolehubah yang disongsangkan.

Teorem (a) menyatakan bahawa apabila hasiltambah ATAU dua

pembolehubah disongsangkan, ini adalah sama seperti menyongsang setiap

ABC = ACB = CBA A+B+C = B+C+A = C+A+B

A+(B+C) = (A+B)+C A(BC) = (AB)C

A(B+C) = AB+AC


pembolehubah satu persatu dan seterusnya menDANkan songsangan pembolehubah tersebut.

Teorem (b) pula menyatakan bahawa apabila hasildarab DAN bagi

pembolehubah disongsangkan, ini adalah sama seperti menyongsang setiap pembolehubah satu persatu dan seterusnya mengATAUkan songsangan pembolehubah tersebut.

Get-get setara bagi suatu get/litar logik boleh diperolehi dengan

menggunakan De Morgan teorem:

Rajah 1-8 Get-Get Setara

Jadual 1-9 berikut menunjukkan Teori Asas Boolean Algebra


Jadual 1-9

Jadual 1-10 berikut menunjukkan Ringkasan Hukum-hukum No Hukum Ungkapan

1 Hukum Tukar-Tertib A + B = B + A A . B = B . A

2 Hukum Seketuan A ( BC ) = ( AB ) A + ( B + C ) = ( A + B ) + C

3 Hukum Taburan A + ( BC ) = (A + B) (A + C) A (B + C) = ( AB ) + ( AC )

4 Hukum ATAU-DAN

5 Teorem De Morgan

Jadual 1-10

Contoh-contoh penyelesaian bagi melukis rajah litar berdasarkan persamaan Boolean:

Contoh 5: Sekiranya anda diberi satu persamaan Boolean sebagai yang berikut:

Anda akan membayangkan get yang boleh menghasilkan keluaran seperti persamaan Boolean itu adalah get ATAU yang mempunyai tiga masukan.


Contoh 6: Sekiranya satu persamaan Boolean diberi sebagai:

Langkah yang perlu dilakukan untuk membina litar digital tersebut

adalah seperti berikut: Langkah 1: Perhatikan persamaan Boolean tersebut. Dalam contoh ini anda perlu

ATAU kan (OR) masukan-masukan A.B, A.B dan B.C. Terdapat 3 masukan bagi litar digital ini iaitu A, B dan C.

Langkah 2 Bina litar logik bagi setiap persamaan Boolean.

Contoh 7: Permudahkan persamaan Boolean berikut dengan menggunakan

hukum aljabar Boolean:


Penyelesaiannya:

Contoh 8: Permudahkan persamaan Boolean berikut dengan menggunakan

hukum aljabar Boolean:

Penyelesaiannya:

Contoh 9: Permudahkan persamman Boolean berikut dan seterusnya lukiskan litar

logik dan jadual kebenaran yang sepadan:

Penyelesaiannya:


Litar Logik:

Jadual Kebenaran

A B C 0 0 0 1

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

Jadual 1-11

1.5. Flip-Flop Flip-flop merujuk kepada keupayaan litar untuk berada dalam satu daripada

dua keadaan stabil. Flip-flop dikatakan bersifat selak dwistabil yang bermaksud boleh mengingati keadaan input terdahulu. Flip-flop juga merupakan litar logik berjujukan kerana keadaan input bergantung kepada keadaan output sebelumnya.

Litar flip-flop merupakan litar asas pembinaan litar-litar ingatan dalam komputer dan kalkulator. Flip-flop memiliki sifat-sifat litar jujukan. Output flip-flop mestilah dalam keadaan logik bertentangan. Flip-flop boleh menggunakan dua get TAK-ATAU atau dua get TAK-DAN yang bersambung bersilang.


Bagi menggunakan get TAK-ATAU kedua-dua input berlogik 1 hendaklah dielakkan kerana kedua-dua output akan berlogik 0 dan dikatakan sebagai keadaan tidak diingini. Manakala bagi menggunakan get TAK-DAN kedua-dua input berlogik 0 hendaklah dielakkan kerana kedua-dua output akan berlogik 1 dan dikatakan sebagai keadaan tidak diingini.

Sifat-sifat Litar Jujukan atau (Sequential Circuit / State Machine) yang ada pada litar flip-flop adalah:

Mempunyai fungsi ingatan

Nilai keluaran sekarang bergantung kepada masukan dan juga nilai pada ingatan (nilai keluaran sebelumnya)

Rajah 1-9 berikut menunjukkan satu litar jujukan.

Rajah 1-9

Hubungan antara fungsi masukan, keluaran, keadaan sekarang dan keadaan berikut dapat dinyatakan dalam Jadual Keadaan (State Table) dan Rajah Keadaan (State Diagram) . Berikut jadual 1-12 menunjukkan Jadual Keadaan .

Jadual 1-12

Rajah 1-9 berikut menunjukkan Rajah Keadaan


Rajah 1-9

Flip-flop dapat menyegerakkan isyarat keluaran dengan adanya isyarat Jam (CLOCK). Jam adalah isyarat segiempat berkala. Keluaran bagi sesuatu peranti ingatan atau suatu sistem, hanya diperolehi berdasarkan peralihan isyarat Jam ini. Samaada peralihan Pinggir Positif atau peralihan Pinggir Negatif. Rajah 1-10 berikut merupakan rajah isyarat Jam.

Rajah 1-10

Contoh-contoh penggunaan FF merangkumi:-

Pembilang (Counter)

Pembilang Tak Segerak

Pembilang Segerak

Penjujuk (Sequencer)

Daftar (Register)

1.5.1. Flip-Flop S-R

i. Litar Logik

Rajah 1-11 Litar Logik Flip-Flop S-R

Rajah 1-12 Litar Logik Flip-Flop S-R


ii. Rajah Blok (Isyarat)

Rajah 1-13 Isyarat Flip-Flop S-R

iii. Jadual Kebenaran (Keadaan) dan Rajah Keadaan

Jadual 1-13 Jadual Keadaan Flip-Flop S-R

Rajah 1-14 Rajah Keadaan Flip-Flop S-R

1.5.2. Flip-Flop D


i. Litar Logik

Rajah 1-15 Litar Logik Flip-Flop D

Rajah 1-16 Litar Logik Flip-Flop D


Rajah 1-17 Isyarat Flip-Flop D


Jadual 1-14 Jadual Keadaan Flip-Flop D


Rajah 1-18 Rajah Keadaan Flip-Flop D

1.5.3. Flip-Flop J-K

i. Litar Logik

Rajah 1-19 Litar Logik Flip-Flop J-K




Rajah 1-21 Isyarat Flip-Flop J-K


Jadual 1-15 Jadual Keadaan Flip-Flop J-K



1.5.4. Flip-Flop T

i. Litar Logik

Rajah 1-23 Litar Logik Flip-Flop T





Jadual 1-16 Jadual Keadaan Flip-Flop T



LATIHAN 1 Lengkapkan peraturan menambah dan menolak bagi nombor binari berikut

i. 1 + 1 =

ii. 0 – 1 =

2 Tukarkan nombor Decimal berikut kepada nombor binary dan kemudian lakukan operasi penambahan bagi kedua-dua nombor tersebut.

i. 14710 + 7510 =

3 Tukarkan nombor decimal berikut kepada nombor binari

i. 2210

ii. 1110

4 Berikan simbol, rangkap Boolean dan jadual benar bagi get-get logik dibawah

i. Get DAN (AND gate)

ii. Get ATAU (OR gate)

iii. Get Penyongsang (Inverter gate)

iv. Get TAK DAN (NAND gate)

v. Get TAK ATAU (NOR gate)

vi. Get Ekslusif ATAU (Exclusive OR gate)

vii. Get Ekslusif TAK ATAU (Exclusive NOR gate)

5 Berikan rangkap Boolean dan jadual benar bagi 2 jenis litar logik dibawah:

i.

ii.


6 Permudahkan rangkap berikut dengan menggunakan hukum-hukum dan teori asas Boolean

i.

ii.

iii.

iv.

v.

7 Berikan Jadual keadaan dan rajah keadaan bagi litar flip-flop berikut:

i. S-R

ii. J-K

iii. T

iv. D

RUJUKAN : 1 Pengajian Kejuruteraan Elektrik dan Elektronik Tingkatan 4 -Dewan Bahasa Dan

Pustaka,

2 Fizik Tingkatan 5 - Penerbitan Sinar Sdn. Bhd.,

3 Prinsip Elektrik - Zam Zam Khairani (IBS Buku Sdn. Bhd.),

4 Pengajian Kejuruteraan Elektrik dan Elektronik Tingkatan 5 -DewJohn r. Wright dan Larry D. Helsel (1999).”Introduction to Material and Processes”, Penerbit, ISBN No.


INSTITUSI LATIHAN JABATAN TENAGA MANUSIA

KEMENTERIAN SUMBER MANUSIA MALAYSIA

KERTAS PENERANGAN KOD DAN NAMA KURSUS SUBJEK UMUM

KOD DAN NAMA MODUL SK 4021 SAINS KEJURUTERAAN 4

PENGALAMAN PEMBELAJARAN LE2 LITAR ARUS ULANG ALIK

NO. TUGASAN BERKAITAN

2.1 RINTANGAN, ARUHAN DAN KEMUATAN DALAM LITAR ARUS ULANG-ALIK 2.2 KUASA DALAM LITAR ARUS ULANG-ALIK

OBJEKTIF PRESTASI AKHIRAN (TPO)

FAHAM LITAR ARUS ULANG-ALIK DENGAN MENGIRA RINTANGAN (R), REGANGAN BERARUHAN (XL), REGANGAN BERKEMUATAN (XC), GALANGAN (Z), KUASA REGANGAN, KUASA KETARA, KUASA NYATA, FAKTOR KUASA DAN RAJAH LITAR PERINTANG, LITAR PEARUH, LITAR PEMUAT, LITAR SIRI R-C, LITAR SIRI R-L, LITAR SIRI R-C-L, RAJAH VEKTOR DAN GRAF ARUS DAN VOLTAN SUPAYA LITAR ARUS ULANG-ALIK DAPAT DIANALISIS DAN JAWAPAN YANG DIPEROLEHI MENEPATI SKEMA.

OBJEKTIF MEMBOLEH (EO)

DI AKHIR PEMBELAJARAN PELAJAR MESTI BOLEH :- 1. MENGAPLIKASIKAN FORMULA-FORMULA BERKAITAN DENGAN

ARUS ULANG-ALIK 2. MEMBEZAKAN RAJAH VEKTOR BAGI LITAR R,C,L,R-C,R-L,R-C-L 3. MENGENALPASTI CIRI-CIRI LITAR SIRI 4. MENGHITUNG KUANTITI VOLTAN (V), ARUS (I), RINTANGAN (R),

REGANGAN (X), GALANGAN (Z), KUASA (P)


2. LITAR ARUS ULANG-ALIK

2.1. Rintangan, Aruhan Dan Kemuatan Dalam Litar Arus Ulang-Alik Arus ulang-alik (AC, juga AU) merupakan satu bentuk arus elektrik yang arah

alirannya berulang-alik, tidak seperti arus terus (DC atau AT), yang mana arah alirannya adalah tetap. Bentuk gelombang yang lazim bagi arus AC adalah dalam bentuk gelombang sinus, memandangkan ia menghasilkan satu bentuk penghantaran elektrik yang paling cekap. Walau bagaimanapun di sesetengah aplikasi pula bentuk gelombang yang berbeza digunakan, seperti bentuk gelombang segitiga ataupun gelombang segiempat sama.

Arus ulang-alik juga dijelaskan sebagai sejenis arus elektrik yang mengalir di dalam dua keadaan sama ada pada nilai negatif ataupun nilai positif. Ia mengalir bermula dari sifar ke maksimum positif, ke sifar dan seterusnya mengalir ke maksimum negatif dan kembali kepada sifar.

Secara umumnya, AC merujuk kepada bentuk tenaga elektrik yang dihantar ke rumah dan premis perniagaan. Walau bagaimanapun, isyarat audio dan radio yang dibawa oleh wayar elektrik juga merupakan contoh arus ulang-alik. Dalam aplikasi tersebut, matlamat utama ialah memperoleh semula maklumat yang dikodkan (atau dimodulasi) ke isyarat AC. Voltan ulang-alik boleh dijanakan dengan dua cara, iaitu:

Sama ada pengalir bergerak dan fluks magnet di dalam keadaan diam

Fluks bergerak dan pengalir dalam keadaan diam

Bentuk gelombang arus ulang-alik (AU) seperti betuk gelombang sinus, seperti rajah 2-1 dibawah:

Rajah 2-1


,

,

, , , ,

Rajah 2-2 gelombang AU dengan kedudukan istilahnya:

Rajah 2-2

Rajah 2-3 gelombang sefasa

Rajah 2-3


Persamaan gelombang sefasa:

Rajah 2-4 gelombang tidak sefasa atau mengalami perbezaan fasa:

Rajah 2-4

Persamaan gelombang sefasa:


Rajah 2-5 vektor / fasa

Rajah 2-5

2.1.1. Rintangan

Takrifan Rintangan Apabila voltan AU dikenakan kepada satu litar yang terdiri daripada

perintang, AU yang mengalir di dalam litar tersebut boleh ditentukan dengan menggunakan Hukum Ohm.

Kesan Rintangan Kesan rintangan dalam litar AU;

Jika rintangan bertambah maka arus akan berkurangan. Jika rintangan berkurangan maka arus akan bertambah. Nilai arus ulang alik yang mengalir pada sebarang titik di dalam

litar yang mengandungi rintangan tulin adalah tidak dipengaruhi oleh nilai frekuensi litar tersebut.


Litar Perintang Berikut merupakan rajah litar rintangan dan persamaan bagi Hukum

Ohm.

Rajah 2-6

Di dalam litar berintangan tulin AU, arus dan voltan adalah sefasa

kerana tidak terdapat anjakan sudut. Dengan itu gambar rajah gelombang dan gambar rajah vektor yang mewakili voltan dan arus bagi litar berintangan tulin ditujukkan dalam rajah 2-7 yang berikut:

Rajah 2-7


2.1.2. Aruhan

Takrifan Aruhan Aruhan adalah satu hak milik campuran seperti gelung aruhan yang

menyimpan tenaga di dalam medan elektromagnet. Apabila arus elektrik mengalir dalam gelung aruhan, gelung ini akan menjadi elektromagnet. Elektromagnet ini menghaslkan voltan aruhan yang menentang pengaliran arus yang mengalir di dalam litar gelung tersebut. Penentangan voltan aruhan terhadap pengaliran arus elektrik di dalam gelung aruhan ini dinamakan regangan berkearuhan/regangan induktif, XL

Kesan Aruhan Kesan aruhan dalam litar AU;

Penentangan bagi pengaliran arus yang digambarkan oleh aruhan dikenali sebagai regangan induktif. Ia adalah senilai dengan rintangan perintang.

Regangan induktif adalah bergantung kepada frekuensi, di mana apabila frekuensi bertambah, voltan turut bertambah dan seterusnya regangan turut bertambah.

Litar Pearuh

Rajah 2-8

Di dalam litar AU yang hanya mengandungi aruhan sahaja, arus akan menyusuli (mengekori) voltan bekalan dengan beza fasa . Oleh itu, rajah gelombang dan rajah vector bagi litar beraruhan tulin adalah seperti rajah 2-9 berikut.


Rajah 2-9

2.1.3. Kemuatan

Takrif Kemuatan Di dalam litar arus ulang alik yang mengandungi pemuat sahaja, arus

akan mendahului voltan bekalan sebanyak

Kesan Kemuatan Kesan kemuatan dalam litar AU;

Penentangan bagi pengaliran arus yang digambarkan oleh pemuat dikenali sebagai regangan kapasitif, Xc

Regangan kapasitif adalah senilai dengan rintangan bagi perintang.

Regangan kapasitif adalah bergantung kepada nilai frekuensi bekalan, di mana apabila frekuensi bekalan bertambah, maka nilai regangan kapasitif akan turut bertambah.


Litar Pemuat Berikut merupakan rajah 2-10 kemuatan tulin dalam litar AU.

Rajah 2-10

Rajah 2-11 gelombang dan rajah vektor bagi kemuatan tulin.

Rajah 2-11


2.1.4. Litar Siri R-C Pemuat dipasang secara sesiri dengan perintang. Seperti dalam rajah 2-12

berikut:

Rajah 2-12

Dalam litar RC sesiri, arus akan dihadkan nilainya oleh rintangan R dan regangan kapasitif XC. Ini menjadikan arus yang melalui rintangan R, berada sefasa dengan voltan dan apabila arus mengalir melalui regangan kapasitif XC, ia akan mengekori voltan sebanyak

Dalam litar sesiri nilai arus sama pada setiap beban, maka arus (I) dijadikan faktor rujukan dalam rajah vektor 2-13.

Rajah 2-13

Dari rajah vektor, boleh menerbitkan hubungan di antara voltan bekalan V dengan voltan susut yang melintangi rintangan VR dan voltan yang melintangi kemuatan VC dengan menggunakan Teorem Pitaghoras berikut:


Galangan ditakrifkan sebagai jumlah halangan yang wujud di dalam litar AU. Simbol dan unit Ohm . Dari rajah vector , diterbitkan satu rajah segitiga yang menghubungkan rintangan R , ragangan berkearuhan XC dan galangan Z, yang dikenali sebagai rajah 2-14 segitiga galangan seperti di bawah:

Rajah 2-14

Daripada litar RC dapat diterbitkan beberapa formula antaranya:

Arus litar :

Voltan susut setiap komponen : dan

Sudut fasa :

Faktor kuasa : Formula yang terdapat di dalam litar RL hampir sama dengan formula yang ada

di dalam litar RC. Cuma terdapat sedikit perbezaan pada sudut fasa dan yang melibatkan pembolehubah XC sahaja.

Contoh permasalahan:


Penyelesaian :

2.1.5. Litar Siri R-L Pearuh dipasang secara sesiri dengan perintang. Seperti dalam rajah 2-15

beriku:

Rajah 2-15

Dalam litar RL sesiri, arus akan dihadkan nilainya oleh rintangan dan regangan induktif. Ini menjadikan arus yang melalui rintangan R, berada sefasa dengan voltan dan apabila arus mengalir melalui regangan induktif XL, ia akan mengekori voltan sebanyak

Dalam litar sesiri nilai arus sama pada setiap beban, maka arus (I) dijadikan faktor rujukan dalam rajah vektor 2-16.


Rajah 2-16

Dari rajah vektor, boleh menerbitkan hubungan di antara voltan bekalan V dengan voltan yang melintangi rintangan VR dan voltan yang melintangi aruhan VL dengan menggunakan Teorem Pitaghoras berikut:

di mana dan

Galangan ditakrifkan sebagai jumlah halangan yang wujud di dalam litar AU. Simbol dan unit Ohm . Dari rajah vector , diterbitkan satu rajah segitiga yang menghubungkan rintangan R , ragangan berkearuhan XL dan galangan Z, yang dikenali sebagai rajah 2-17 segitiga galangan seperti di bawah:

Rajah 2-17

Dengan menggunakan Teorem Pithagoras satu formula galangan untuk litar RL sesiridapat diterbitkan iaitu:

di mana

Daripada litar RL dapat diterbitkan beberapa formula antaranya:

Arus litar :

Voltan susut setiap komponen : dan

Sudut fasa :

Faktor kuasa :


Contoh permasalahan:

Penyelesaian :

2.1.6. Litar Siri R-C-L

Dalam litar RCL sesiri pearuh L dan pemuat C disambung sesiri dengan perintang R dan dibekalakan dengan voltan AU. Arus I dijadikan faktor rujukan dalam rajah vektor kerana ia adalah sama pada setiap beban atau komponen. Berikut merupakan rajah 2-18 litar RLC:

Rajah 2-18

Bagi melukis rajah vektor litar RLC, terdapat dua syarat yang mesti diberi perhatian iaitu:

Regangan berkearuhan lebih besar daripada regangan berkemuatan:


Regangan berkemuatan lebuh besar daripada regangan berkearuhan:

Rajah 2-19 berikut merupakan vektor dan segitiga galangan bagi litar RLC apabila XL > XC

Rajah 2-19

Perbezaan formula hanya wujud pada formula yang melibatkat pembolehubah XL dan XC sahaja. Daripada litar RLC dapat diterbitkan beberapa formula antaranya:

Galangan litar :

Arus litar :

Voltan susut setiap komponen : , dan

Sudut fasa :

Faktor kuasa :


Rajah 2-20 berikut merupakan vektor dan segitiga galangan bagi litar RLC apabila XC > XL

Rajah 2-20

Perbezaan formula hanya wujud pada formula yang melibatkat pembolehubah XL dan XC sahaja iaitu sama dengan litar RLC apabila XL > XC dan sudut fasa yang melibatkan tanda -ve. Daripada litar RLC ini dapat diterbitkan beberapa formula antaranya:

Galangan litar :

Arus litar :

Voltan susut setiap komponen : , dan

Sudut fasa :

Faktor kuasa :


2.2. KUASA DALAM LITAR ARUS ULANG-ALIK

Terdapat tiga kuasa yang wujud di dalam litar AU iaitu:

Kuasa ketara, S

Kuasa sebenar atau kuasa nyata, P

Kuasa regangan

2.2.1. Kuasa Regangan Kuasa regangan juga dikenali sebagai kuasa reaktif dan merupakan kuasa

yang digunakan atau diserap oleh komponen permuat atau peraruh dalam litar AU..

2.2.2. Kuasa Nyata (Sebenar) Kuasa sebenar juga dikenali sebagai kuasa aktif dan merupakan kuasa yang

digunakan atau diserap oleh komponen perintang dalam litar AU..

2.2.3. Kuasa Ketara Kuasa yang berkurang kerana kewujudan regangan yang menyebabkan arus

dan voltan terpisah iaitu tidak sefasa. Pemisahan arus dan voltan ini menyebabkan kuasa dalam litar akan berkurangan.


Segitiga Kuasa Perhubungan di antara kuasa ketara, kuasasebenar dan kuasa regangan boleh

digambarkan melalui rajah segitiga yang dikenali sebagai Segitiga Kuasa berikut:

Contoh 8:

Penyelesaian:


2.3. Faktor Kuasa Faktor kuasa boleh diungkapkan di dalam bentuk peratus (%) atau nombor

pecahan. Ia dikenali sebagai dan disebut sebagai mendahului (lead) atau mengekor (lag), di mana ialah sudut fasa di antara voltan dan arus.

Faktor kuasa ialah nisbah di antara kuasa sebenar terhadap kuasa ketara.

Faktor kuasa juga ditakrifkan sebagai nisbah di antara rintangan terhadap galangan

Faktor kuasa mendahulu apabila arus mendahului voltan jika voltan diambil sebagai faktor rujukan dan nilainya ialah positif (+ve).

Faktor kuasa mengekor apabila arus mengekori voltan jika voltan diambil sebagai faktor rujukan dan nilainya ialah positif (-ve).

Faktor kuasa yang paling baik ialah satu dan yang menghampiri satu.


LATIHAN 1 Lukiskan dan labelkan gelombang arus ulang-alik (AU).

2 Jelaskan maksud berikut:

Voltan Puncak

Voltan Puncak ke Puncak

3 Berikan maksud,kesan, lukiskan litar dan rajah vektor bagi berikut:

Kemuatan

Aruhan

Rintangan

4 Berikan Takrifan bagi galangan.

5 Nyatakan definisi bagi faktor kuasa.

6 Lukis dan labelkan rajah vektor bagi dua keadaan litar RLC.

10. Nyatakan perhubungan antara nilai frekuensi dan nilai arus litar.

Kirakan nilai Arus litar bagi dua keadaan berikut:

ƒ = 80Hz, L = 0.09Ω

ƒ = 10Hz, L = 0.09Ω

11. Diberi R = 10 Ω, XL = 20Ω, XC = 35.5 Ω, V = 220V, kirakan nilai berikut:

Nilai Galangan, Z

Arus Litar, I

Faktor Kuasa

Sudut Fasa

Kuasa Ketara

Kuasa Sebenar

Kuasa Regangan

RUJUKAN : 1 Pengajian Kejuruteraan Elektrik dan Elektronik Tingkatan 4 -Dewan Bahasa Dan

Pustaka,

2 Fizik Tingkatan 5 - Penerbitan Sinar Sdn. Bhd.,

3 Prinsip Elektrik - Zam Zam Khairani (IBS Buku Sdn. Bhd.),

4 Pengajian Kejuruteraan Elektrik dan Elektronik Tingkatan 5 -DewJohn r. Wright dan Larry D. Helsel (1999).”Introduction to Material and Processes”, Penerbit, ISBN No.

Education

SAINS KEJURUTERAAN 4 KERTAS PENERANGAN