Download pdf - Elektronski fakultet Niš Katedra za mikroelektronikumikroelektronika.elfak.ni.ac.rs/digitalna/files/DAC.pdf · Digitalno-analogna konverzija Uvod u programibilna logiˇcka kola PAL

Digitalno-analogna konverzijaUvod u programibilna logicka kola

Digitalna mikroelektronika

Z. Prijic

Elektronski fakultet NišKatedra za mikroelektroniku

Predavanja 2007.

Z. Prijic Digitalna mikroelektronika


Digitalno-analogna konverzija4-bitni binarni konvertor

+

-Vout

R

2R

4R

8R20

21

22

23

RfIfD0

D1

D2

D3

Struje kroz otpornike:

Ii =V

23−iRi = 0, . . . 3 (1)




Struje kroz otpornike se sabiraju i, zbog koncepta virtuelnemase, daju struju If tako da je:

Vout = −Rf If (2)

Izlazni napon je proporcionalan zbiru binarnih težina na ulazu.Nedostatak konverzije ogleda se u potrebi za velikim brojemotpornika cije vrednosti otpornosti moraju biti preciznokontrolisane.



Digitalno-analogna konverzija4-bitni binarni konvertor R = 25kΩ, Rf = 10kΩ

0µs 2µs 4µs 6µs 8µs 10µs 12µs 14µs 16µs0.0V

5.0V

0.0V

5.0V

0.0V

5.0V

0.0V

5.0V

V(D

0)V(

D1)

V(D

2)V(

D3)




V(D

out)

0µs 2µs 4µs 6µs 8µs 10µs 12µs 14µs 16µs-4.0V

-3.6V

-3.2V

-2.8V

-2.4V

-2.0V

-1.6V

-1.2V

-0.8V

-0.4V

0.0V0000

0001

1110

1111



Digitalno-analogna konverzija4-bitni R/2R konvertor

+

-Vout

R

2R Rf=2RIf

D2 D3

R

D1

R

D0

2R

2R2R2R

Neka je D3 na logickom nivou HIGH (5V), a ostali ulazi nalogickom nivou LOW (0V). Tada je:

Vout = −If Rf = −(

52R

)2R = −5V (3)



Digitalno-analogna konverzija4-bitni R/2R konvertor



2, 52R

)2R = −2, 5V (4)



1, 252R

)2R = −1, 25V (5)



0, 6252R

)2R = −0, 625V (6)



Digitalno-analogna konverzijaOsobine digitalno-analognih konvertora (DAC)

Rezolucija: Izražava se kao reciprocna vrednost brojadiskretnih nivoa na izlazu. Broj diskretnih nivoa na izlazu jejednak broju bitova na ulazu umanjenom za jedan.Rezolucija se izražava u procentima. Na primer, za 4-bitniDAC je broj diskretnih nivoa na izlazu 15 (24 − 1), pa jerezolucija:

115× 100 = 6, 67%



Digitalno-analogna konverzijaOsobine digitalno-analognih konvertora (DAC)

Tacnost: Izražava se kao procenat punog opsega izlaznognapona. Idealno, tacnost bi trebala da bude ±1/2 naponakoji odgovara najmanje znacajnom bitu (LSB). Na primer,za 8-bitni DAC je napon koji odgovara najmanje znacajnombitu jednak 0, 392% punog opsega izlaznog napona(100%/(28 − 1)). To znaci da bi tacnost trebalo da budepribližno ±0, 2%.Linearnost: Odstupanje od idealno prave linije na izlazuDAC-a.Monotonost: DAC ne pravi korake unazad prilikomkonverzijeVreme stabilizacije (Settling time): Vreme koje protekneod trenutka promene stanja na ulazu do uspostavljanjastabilnog stanja u granicama ±1/2LSB na izlazu.



Digitalno-analogna konverzijaFiltar za rekonstrukciju

Filtar zarekonstrukciju

Ispravlja stepenasti izlaz iz DAC-a tako da se dobija kontinualnianalogni signal.



Procesiranje digitalnih signalaDigital Signal Processing (DSP)

Sistemi za rad u realnom vremenu:

Filtar zarekonstrukciju

Anti-aliasingfiltar

Ulazni analognisignal

Sample and holdkolo

ADC

DSP

DACObrađeni izlazni analogni

signal



Procesiranje digitalnih signalaBlok šema mobilnog telefona

Pojačavač Filtar ADC

Pojačavač Filtar DAC

DSP

Kontrolnalogika

Tastatura Displej

RF sekcija

Antena



Procesiranje digitalnih signalaDSP arhitektura

Mem

orija

za

poda

tke

CPU

Adresna magistrala

Magistrala podataka

Adresna magistrala

Magistrala instrukcija

Prog

ram

ska

mem

orija

DSP

CPU - Central Processing Unit.Ova arhitektura poznata je pod nazivom Harvard architecture.



Programibilna logicka kola

Programibilna logicka kola se dele na jednostavna (SimpleProgrammable Logic Devices - SPLD) i složena (ComplexProgrammable Logic Devices - CPLD).SPLD kola se dele na PAL (Programmable Array Logic) iGAL (Generic Array Logic).PAL kola su OTP (One-Time Programming), a GAL kola semogu reprogramirati.



PALŽeljena funkcija dobija se pregorevanjem osiguraca

A A B B

X

Pregorivi osigurač



PALProgramirano PAL kolo u pojednostavljenoj notaciji

A

A

B

B

X=AB+AB+AB

Broj ulaza u I kolo

2

2

2

Osigurač postoji

Osigurač jepregoreo



GALŽeljena funkcija dobija se programiranjem tranzistora (EEPROM tehnologija)

A A B B

X

V+ R

V+ R

V+ R

V+ R



PAL i GALMakrocelija

Izlazno ILI kolo se povezuje sa odredenim logickim kolima itime se formira makrocelija (macrocell).

n

Invertor sa 3 stanja

Izlazn I kola




n Ulaz/Izlazn I kola

Kada se izlaz koristi kao ulaz invertor sa 3 stanja biva otkacen isignal se preko bafera prenosi ka I kolima.




nUlaz/Izlaz

n I kola

Osigurač

Jedan ulaz iskljucivo ILI kola može se preko osiguracaprogramirati tako da bude na logickom nivou HIGH ili LOW. Nataj nacin se iza iskljucivo ILI kola pojavljuje invertovan ilineinvertovan signal ILI kola.



PAL i GALOpšti blok dijagram SPLD kola

Ulazi Ulazi/IzlaziProgramibilni

I niz

Makroćelije



CPLD kola

CPLD kola se sastoje od višestrukih nizova SPLD kola kojisu medusobno povezani programibilnim vezama.Niz SPLD kola naziva se logicki blok (Logic Array Block -LAB).Programibilna veza se oznacava sa PIA (ProgrammableInterconnection Array ) ili AIM (Advanced InteconnectionMatrix).



CPLD kolaOpšti blok dijagram CPLD kola

PIA

LAB

LAB

LAB

LAB

LAB

LAB



CPLD kolaNajpoznatiji proizvodaci

Altera (familije MAX II, MAX 3000, MAX 7000, ...).Xilinx (familije CoolRunner II, CoolRunner XPLA3,XC9500, ...).



FPGA kolaField Programmable Gate Array

Organizovana su matricno, pri cemu je osnovna celijakonfigurabilni logicki blok (Configurable Logic Block -CLB).Konfigurabilni logicki blokovi su medusobno povezaniprogramibilnim vezama.Na periferiji matrice se nalaze ulazno/izlazni blokovi.Koriste se za programiranje složenih i namenskih logickihoperacija.
