Eletrnica Digital Projeto de Circuitos Combinacionais AritmticosProf. Wanderley

Aula 1

O que a Aritmtica Digital? So operaes aritmticas comuns realizadas com nmeros representados em binrio;

Mquinas digitais so capazes de realiz-las em velocidades elevadas;

Como tais operaes so realizadas?

Quais circuitos lgicos digitais realizam tais operaes?

Adio de nmeros decimais

376 +461 837

LSD

Adio de nmeros binrios Os mesmos passos so seguidos, porm apenas quatro casos podem ocorrer, a saber;

0+0=00+1=11+1=10=0+carry de 1 para a prxima posio1+1+1=11=1+carry de 1 para a prxima posio

Adio de nmeros binrios0+0=00+1=11+1=1(0)1+1+1=1(1) 011(3)+110(6) 1001(9) 1001(09)+1111(15) 11000(24) 11,011(3,375)+10,110(2,750) 110,001(6,125)

Subtrao de nmeros binrios Idem subtrao decimal, porm apenas quatro casos podem ocorrer, a saber;

0-0=01-1=01-0=10-1= (precisa tomar 1 emprestado) 10-1=1Emprstimo 110(6)- 010(2) 100(4) 11011(27)- 01101(13) 1110(14) 1000,10(8,50)- 0011,01(3,25) 101,01(5,25)

Representao de nmero com sinal

Representao de nmero com sinal

Adio e Subtrao com Complemento de 2 0 1001(+ 9) 0 0100(+ 4) 0 1100(+13)Bit de sinal 0 1001(+ 9) 1 0100(- 4) 0 0101(+5)Bit de sinalBit de sinal 1 1001(- 9) 0 0100(+ 4) 1 0101( - 5)Bit de sinal 1 1001(- 9) 1 0100(- 4) 1 1100( -13)

Adio e Subtrao com Complemento de 2 0 1001(+ 9) 0 1000(+ 8) 1 0001(+17)Sinal incorretoEm cada um dos exemplos anteriores, os nmeros so constitudos de um bit de sinal e quatro bits de magnitude, inclusive as respostas.

Nos casos a seguir, a resposta provoca estouro (overflow).

Magnitude incorretaPOR QUE?Complemento de 2 de -8

Crculo de Nmeros e Aritmtica Binria

DecimalBinrio com sinal em complemento de 2+70111+60110+50101+40100+30011+20010+1000100000-11111-21110-31101-41100-51011-61010-71001-81000

Multiplicao de Nmeros BinriosProcesso idntico multiplicao com decimais, porm ainda mais simples. 1001( 9) 1011( 11) 1001 1001 00001001 1100011(99) MultiplicandoMultiplicadorProdutos parciaisProduto finalOperaes envolvidas: adicionar, deslocar (shift) e limpar (clear)

Diviso BinriaProcesso idntico diviso com decimais, porm ainda mais simples.0/1 = 01/1 = 11/0 = no existe0/0 =no existe 1001(+ 9)/11(+3) -00 011 (+3) 100 - 11 011 -11 00 (+0)Operaes envolvidas: Multiplicao e subtrao binria

Adio BCD 0101 (5)+0100 (4) 1001 (9) 0100 0101 (45)+0011 0011 (33) 0111 1000 (78) 0110 (6) +0111 (7) 1101 (13) Soma-se 6 para corrigir0001(1) 0011 (3)

Circuitos AritmticosSo circuitos eletrnicos digital capazes de executar operaes aritmitcas binrias em velocidade considerada humanamente impossvel.

Adio e subtrao binria podem ser executadas por circuitos puramente combinacional.

Multiplicao e diviso binria requerem circuitos combinacionais mesclada com elementos de armazenamento (memria) e manipulao de dados.

O Meio Somador (Half-Adder)Considere a operao aritmtica abaixoO Meio Somador capaz de realizar apenas a soma de A0 com B0!

O Meio Somador (Half-Adder)Identificao do ProblemaConstruo da tabela verdadeObteno das expresses BooleanasGerao do Circuito Lgico

O Somador Completo (Full Adder)Considere a operao aritmticaO Somador Completo capaz de somar Cn-1, An e Bn, n=1,2,3,...

O Somador Completo (Full-Adder)Identificao do ProblemaConstruo da tabela verdadeGerao de Sn

O Somador Completo (Full-Adder)Gerao de Sn

O Somador Completo (Full-Adder)Identificao do ProblemaConstruo da tabela verdadeGerao de Cn

O Somador Completo (Full-Adder)Gerao do Circuito Lgico

O Somador Completo a partir de Meio SomadoresExpresses para o Meio SomadorExpresses para o Somador Completo

O Somador Completo a partir de Meio Somadores

O Somador Completo a partir de Meio SomadoresDa tabela verdade, temos que

O Somador Completo a partir de Meio SomadoresComoEnto, o circuito do somador completo a partir de meio somadores se reduz a

O Somador de 4 BitsObserve que os Carrys se propagam. Isso demanda um tempo precioso!

O Somador de 8 BitsA medida que o nmero de bits a serem somados aumenta, aumenta tambm o tempo de transporte de carry!

Gerao Antecipada de Vai Um (Carry Look-Ahead)Como soluo, podemos projetar circuitos somadores com vai um antecipado.

Gerao Antecipada de Vai Um (Carry Look-Ahead)

Gerao Antecipada de Vai Um (Carry Look-Ahead)

Gerao Antecipada de Vai Um (Carry Look-Ahead)

Gerao Antecipada de Vai Um (Carry Look-Ahead)

Gerao Antecipada de Vai Um (Carry Look-Ahead)

O Complementador a 2Foi visto em aulas passadas que a operao de subtrao de nmeros binrios pode ser transladada a uma operao de soma envolvendo o complemento do nmero negativo. Logo, em termos de circuito, se agregarmos um complementador a 2 ao circuito somador j existente, obteremos um subtrator.

O Complementador a 2

O Complementador a 2

O Complementador a 2

O Complementador a 2

O Complementador a 2

O Complementador a 2Na prtica, implementa-se como segue

O Subtrator de 4 Bits em Complemento de 2Considerando Minuendo (M) Subtraendo (S)H estouro!

O Subtrator de 4 Bits em Complemento de 2Considerando Minuendo (M) < Subtraendo (S) Neste caso no h estouro, isto , C4=0. Neste caso o resultado da soma M+C2S deve passar por um novo complemento de 2, isto se o objetivo for obter a real magnitude da subtrao.Em operaes internas de computador, resultados negativos permanecem complementados a 2.

True/Complement

True/Complement para Restaurar a Magnitude do Resultado

Somador/Subtrator de 4 Bits

Multiplicador e DivisorNa prtica, multiplicadores e divisores digitais tambm so implementados a partir de somadores/subtratores. Entretanto, tais operaes s so possveis quando se tem elementos de armazenamento de informao (registradores). Logo, o projeto de uma ALU (Unidade de Lgica e Aritmtica) completa ser tratado em Sistemas Digitais.

Circuito Integrado ALU

Expandindo uma ALU

Referncia Bibliogrfica e ExercciosCaptulo 6 do Tocci, 11 ed.

Exerccios: 6.1 a 6.36.

Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1Aula 1