Teme BSc radova za studente Elektronike, Telekomunikacija i Mehatronike

32

Poštovane kolege studenti završnih godina Fakulteta Tehničkih Nauka, studijskih programa Elektronika, telekomunikacije i energetika, kao i studente Mehatronike

Ova brošura je namenjena onima koji kroz diplomski rad žele da steknu praktična znanja

i urade diplomski rad u jednoj od najvećih firmi u jugoistočnoj Evropi koja se bavi razvo-

jem sistema (softvera i hardvera) za rad u realnom vremenu. Ujedno izradom praktičnog

diplomskog rada poboljšavate svoje pozicije za zaposlenje po završetku studija. Institut

RT-RK je ponikao sa Fakulteta Tehničkih Nauka, njegovi osnivači su profesori ovog fa-

kulteta koji su utkali u DNK Instituta blisku saradnju sa Fakultetom a pogotovo u oblasti

obrazovanja mladih kadrova.

Ispred Vas nalaze se teme diplomskih radova koje smo izabrali tako da odgovaraju svojom

strukturom studentima elektronike, telekomunikacija, energetike i mehatronike. Teme su

birane da u toku svoje izrade postoji hardverski deo koji je nešto bliži studentima ovog

departmana a ujedno u sve teme dodali obavezno delove softvera koji treba da se razviju

u okviru diplomskog rada. Obim dela vezanog za razvoj softvera je prilagođen znanjima

studenata ovog odseka, ali isto tako želimo da kroz zajednički rad pomerimo ove barijere

i pomognemo Vam da steknete više znanja i veština u oblasti softvera.

Za one koji se reše da uzmu neke od navedenih tema, biće obezbeđeni sledeći uslovi za

izradu diplomskog rada: (i) svakom studentu će biti dodeljen inženjer mentor, osoba koja

će biti zadužena za stručnu pomoć u izradi diplomskog rada, (ii) radno mesto u prostorija-

ma RT-RK, neposredno u blizini inženjera mentora, tako da možete da ga pitate i da Vam

pomogne u svakom trenutku, (iii) merna oprema, softverski alati, repromaterijal (za izradu

hardvera), logistika za nabavku i izradu hardvera. U isto vreme u okviru našeg tima biće

dodeljen profesor koji će Vam pomoći da pripremite sve korake ka akademskoj zajednici,

priprema i izrada dokumenta diplomskog rada, priprema rada za konferenciju kao i sve

formalnosti u završnici diplomskog rada i u komunikaciji sa administracijom fakulteta.

Ukoliko ste zainteresovani za izradu diplomskog rada javite se na e-mail diplomski@rt-rk.

com.

Do skorog viđenja u našim laboratorijama,

Prof. dr Nikola Teslić

Sadržaj1. FPGA ..................................................................................................................................41.1. Implementacija USB/UART komunikacije između namenskog FPGA sistema i personalnog raču-

nara sa ispitivanjem ograničenja u pogledu rada u realnom vremenu................................................................5

1.2. Implementacija USB/FIFO komunikacije između namenskog FPGA sistema i personalnog računara

sa ispitivanjem ograničenja u pogledu rada u realnom vremenu...........................................................................5

1.3. Implementacija BER metra na FPGA platformi.....................................................................................................6

1.4. Implementacija pakovanja više video tokova u jedan tok na FPGA platformi.........................................7

1.5. Implementacija HDMI predajnika na FPGA platformi bez spoljnog čipa fizičkog sloja..........................8

2. Hardver...............................................................................................................................92.1. Automatizacija testiranja uređaja sa touch dispejima pomoću jednostavne robotske ruke i Arduino

platforme...................................................................................................................................................................................10

2.2. Point of load power supply tester...........................................................................................................................10

3. Automatizacija životnog prostora................................................................................123.1. Regulator osvetljenja (dimer) za savremene izvore svetlosti (LED, CFL)................................................13

3.2. Implementacija jednostavnih algoritama za detekciju pokreta korišćenjem PIR senzora na savre-

menim mikrokontrolerima...................................................................................................................................................14

3.3. Sistem za niskošumnu akviziciju niskofrekventnih analognih signala.....................................................15

3.4. GPS Disciplinovani Oscilator (GPSDO)...................................................................................................................16

4. OBLO Node.......................................................................................................................184.1.Bežično merilo temperature bez baterijskog napajanja (EnOcean energy harvesting).....................19

4.2. Aparatura za automatsko testiranje OBLO Living uređaja............................................................................20

4.3. Pametna rasveta kotrolisana putem Bluetooth Mesh mreže.......................................................................22

4.4. Podešavanje instalacije pametne rasvete pomoću NFC tehnologije........................................................23

5. Video obrada...................................................................................................................255.1. Integracija testiranja iOS uređaja u BBT okruženje..........................................................................................26

5.2. Integracija podrške za Freeview Play testiranje u BBT okruženje.............................................................27

5.3. Implementacija Web servera na RT-AV4k greber uređaju.............................................................................28

6. Napredni sistemi za pomoć vozaču zasnovani na ALPHA AMV platformi..............306.1. Detekcija ivica u slici sa kamere..............................................................................................................................33

6.2. Prepoznavanje svetlosne saobraćajne signalizacije (semafor)...................................................................33

6.3. Prepoznavanje saobraćajnih znakova....................................................................................................................34

54

1. FPGA

TEMA 1.1. Implementacija USB/UART komunikacije između namenskog FPGA sistema i personalnog računara sa ispitiva-njem ograničenja u pogledu rada u realnom vremenu.

Serijski asinhroni komunikacioni kanal (Universal Asynchronous Receiver Transmitter –

UART) predstavlja dobro poznatu spregu u digitalnim sistemima, čiji koreni sežu u davnu

1916 godinu, kada je patentiran start-stop metod komunikacione sinhronizacije.

Kroz svoju evoluciju počevši od elektromehaničkih teleprintera, preko RS232 standarda,

do USB/UART sprege koja predstavlja dostupnu vrlo popularnu spregu danas. Na tržištu

je dostupan veći broj integrisanih USB/UART rešenja. U ovom radu je predviđeno ispitiva-

nje i komparacija sledećih: FTDI FT232R, Silicon Labs CP2102, Prolific PL2302, CH340G.

Zadatak rada obuhvata formiranje generatora sekvence podataka na FPGA sa parametri-

zovanim Bodskim brzinama, korišćenje postojeće ili nadogradnja UART sprege u FPGA sa

osloncem na hardverski handshake. Kao prijemnik toka podataka koristiće se personalni

računar. Osnovni cilj rada je ispitivanje maksimalne brzine prenosa podataka u realnom

vremenu koji može bez gubitaka da se skladišti na računaru.

U okviru diplomskog rada kandidat će ovladati znanjima projektovanja i verifikacije FPGA

dizajna, razvoja programske podrške na PC računaru za prihvatanje i analizu podataka

primljenih preko USB/UART sprege.

TEMA 1.2. Implementacija USB/FIFO komunikacije između namenskog FPGA sistema i personalnog računara sa ispitiva-njem ograničenja u pogledu rada u realnom vremenu.

Komunikacija između digitalnih sistema predstavlja večito aktuelnu inženjersku temu.

Potreba da se na brz, pouzdan i jeftin način prenose informacije doprinela je razvoju

76

brojnih sprežnih kanala i tehnika. Kad je u pitanju komunikacija između različitih sistema,

odnosno udaljenih blokova na nezavisnim izvorima takta, FIFO sprega omogućava elas-

tično rešenje manje zahtevno po pitanju opterećenja u realnom vremenu.

Future Technology Devices International (FTDI) proizvođač namenskih USB baziranih

sprežnih modula nudi rešenje navedenog problema u svojim proizvodima FTDI FT245R

(Module: UM245R); odnosno FTDI FT600Q (Module: UMFT600A-B).

Zadatak rada obuhvata formiranje generatora paralelne sekvence podataka na FPGA sa

parametrizovanom brznom u okviru koji definiše FTDI integrisano kolo. Dizajn FIFO hand-

shake sprege u FPGA. Kao prijemnik toka podataka koristiće se PC računar. Osnovni cilj

rada je ispitivanje maksimalne brzine prenosa podataka u realnom vremenu koji može

bez gubitaka da se skladišti na računaru; dodatni cilj je ispitivanje obrnutog smera poda-

taka, odnosno sa računara ka FPGA putem navedene USB/FIFO sprege.

U okviru diplomskog rada kandidat će ovladati znanjima projektovanja i verifikacije FPGA

dizajna, razvoja programske podrške na PC računaru za prihvatanje i analizu podataka

primljenih preko USB/FIFO sprege.

TEMA 1.3. Implementacija BER metra na FPGA platformi.

Pouzdanost komunikacije između digitalnih sistema predstavlja večito aktuelnu inženjer-

sku temu. Problem pojave grešaka u komunikacionom kanalu rešava se različitim tehni-

kama, pri čemu je veoma bitno upoznati prirodu grešaka koje se javljaju da bi se protiv

njih mogao upotrebiti adekvatan lek. Među značajnije parametre komunikacionog kanala

svakako spada odnos broja pogrešno primljenih bita kroz ukupan broj prenetih bita. Ova

vrednost na englesekom se naziva BER (Bit Error Ratio).

Osnovni cilj rada je da se uradi validacija postojećeg komunikacionog kanala (u pitanju

je FPD Link III kanal nominalne brzine 1,4 Gbps kroz koaksijelni kabel do 15 m dužine,

projektovan za prenos video sadržaja, napajanja i kontrolnih interfejsa u sistemima za

automobilske autopilote). Platforma za validaciju je dostupna i zasnovana na Xilinx Zynq

7030.

U okviru diplomskog rada kandidat će ovladati znanjima projektovanja i verifikacije FPGA

dizajna, upoznaće se sa aktuelnim komunikacionim kanalima velike brzine, za koje će se

pisati drajver u VHDL-u/Verilogu, radiće se validacija kanala u zavisnosti od dužine žične

veze, bodske brzine, okolnih izvora šuma.

TEMA 1.4. Implementacija pakovanja više video tokova u je-dan tok na FPGA platformi.

Prilikom prenosa digitalnih video tokova potrebno ih je grupisati u jedan prenosni tok.

Svaki video tok je vremenski multipleksiran unutar prenosnog toka. MPEG industrijski

standard propisuje programski tok (MPEG Program Stream), korišćen za DVD standard,

u kom se višestruki video tokovi vremenski multipleksiraju pomoću paketa. Svaki paket

sadrži startni kod, indetifikator video toka, dužinu paketa i sam video sadržaj.

Cilj ovog rada je napraviti FPGA komponentu koja sa multikanalnog video toka ulazne AXI

magistrale sa više video tokova kreaira jedan MPEG programski prenosni tok na izlaznoj

AXI magistrali.

98

U okviru diplomskog rada kandidat će ovladati znanjima FPGA dizajna, Vivado razvojnim

okruženjem, protokolom AXI magistrale, pisanjem komponenti VHDL-u/Verilogu, verifika-

cijom istih komponenti, osnovama kodovanja video tokova, FFmpeg video konvertorom...

TEMA 1.5. Implementacija HDMI predajnika na FPGA platfor-mi bez spoljnog čipa fizičkog sloja.

HDMI je standardizovana digitalna sprega za prenos video signala na monitore ili tele-

vizore. Najčešće u slanju video signala, između FPGA i HDMI konektora postoji čip fizič-

kog sloja (PHY), kao na primer ADV7511. Ovaj čip ima razne funkcionalnosti potrebne

za moderne TV uređaje, međutim većina njih nije potreba za prosto prebacivanje slike.

Neophodnost programiranja preko I2C-a dodatno komplikuje HDMI dizajn.

Cilj ovog rada izraditi HDMI predajnik bez čipa fizičkog sloja. Potrebno je napraviti FPGA

modul koji će direktno pobuđivati HDMI konektor sa digitalnim signalima.

Osnovna ideja ovog pristupa se može naći na: http://www.fpga4fun.com/HDMI.html

U okviru diplomskog rada kandidat će ovladati znanjima FPGA dizajna, Xilinx ISE i Alte-

ra Quartus razvojnim okruženjima, pisanjem RTL koda u VHDL-u/Verilogu, osnove HDMI

standarda za prenos slike, upotreba FPGA primitiva (shift-register, DDR IO, DIFF IO...), rad

sa osciloskopom i logčikim analizatorom...

2. Hardver

1110

TEMA 2.1. Automatizacija testiranja uređaja sa touch dispeji-ma pomoću jednostavne robotske ruke i Arduino platforme

Rapidno povećanje broja primena i usluga koje se pružaju na mobilnim platformama je

izazvalo pravu malu industrijsku revoluciju kako u razvoju softvera za mnogobrojne mo-

bilne telefone i tablete tako i u testiranju funkcionalnosti i pouzdanosti različitih uređaja

na kojima novorazvijeni softver može biti instaliran.

Testiranje i potvrđivanja ispravnosti i pouzdanosti rada, te utvrđivanja performansi i kva-

liteta je doseglo obim pri kome angžovanost ljudi značajno utiče na cenu krajnjeg proi-

zvoda, a automatizacija testiranja postaje važna tema u IT industriji.

Osnovni cilj ovog rada je da se ovlada principima automatizacije osnovnih testova apli-

kacija na mobilnim platformama i da se kao primer izradi jednostavna robotska ruka za-

snovana na komercijalno dostupnim komponentama (razvoj mehaničkih delova i arduino

platforme ne ulazi u opseg rada koji čine montaža, povezivanje, oživljavanje i programi-

ranje), a isprogramiran uređaj će biti povezan sa postojećim softverskim okruženjem za

upravljanje automatizovanim testiranjem na personalnom računaru.

TEMA 2.2. Point of load power supply tester

Zadatak sa kojim se inženjeri elektronike uvek iznova susreću u toku svog rada je tzv.

oživljavanje uređaja, podizanje funkcionalnosti i elektronskih sklopova jedan po jedan.

Prvi i nezaobilazni korak u tom procesu jeste verifikacija point-of-load napajanja, lokalnih

izvora napajanja u štampanim kolima, najčešće u niskim naponskim domenima, ispod 5V,

sve do 0,8 V. Današnja kola digitalne elektronike značajnu potrošnju imaju upravo na na-

pajanjima jezgara mikroprocesora i programabilnih komponenti, te stoga postoji potreba

za jednostavnim i jeftinim uređajem koji bi omogućio proveru rada prekidačkih i linearnih

napajanja u elektronskim sklopovima, ne nužno visokih performansi karakterističnih za

laboratorijske merne uređaje.

U okviru ove teme je zamišljena realizacija izvora struje sa tom namenom (current sink),

visokih strujnih mogućnosti i opsega rada u području niskih napona, kontrolisanog sa

personalnog računara (USB ili serijski port), sa mogućnošću preciznog podešavanja stru-

je i očitavanja vrednosti napona napajanja, te prebacivanje odbiraka na PC radi dalje

analize. Sadržaj rada obuhvata kreiranje topologije uređaja, i praktičnu realizaciju, od

izrade električne šeme, preko projektovanja štampane ploče do sastavljanja i oživljavanja

uređaja. Da se omogući relativno brzo savladavanje materije i izrada rada, kompletan

uređaj se projektuje i realizuje u prostorijama grupe za hardver RT-RK uz nadzor i pomoć

inženjera. Moguće je birati željenu platformu za realizaciju, familiju mikrokontrolera ili

neku drugu programabilnu strukturu.

1312

3. Automatizacija životnog prostora

TEMA 3.1. Regulator osvetljenja (dimer) za savremene izvo-re svetlosti (LED, CFL)

Zahtevi za visokom energetskom efikasnošću savremenih izvora svetlosti doveli su do

napuštanja klasičnih konstrukcija sa užarenim vlaknom i prelazak na izvore bazirane na

elektronski upravljanim fluorescentnim lampama (CFL) i svetlosnim diodama (LED). U oba

slučaja sklopovi za napajanje ovih uređaja po pravilu predstavljaju izrazito kapacitivno

opterećenje za elektro-energetsku mrežu, što predstavlja značajnu razliku u odnosu na

termogene sijalice sa vlaknom. Talasni oblik struje napajanja veoma odstupa od prosto-

periodičnog što umnogome otežava projektovanje regulatora osvetljenja (dimera).

Zadatak koji treba realizovati je projektovanje minijaturnog razvojnog sistema na bazi mi-

krokontrolera PIC16F18345 čija je blok-struktura predstavljena gornjom slikom. Razvoj-

ni sistem treba da sadrži priključak za programator PICkit3 i osciloskop, kao i razdvojni

transformator za povezivanje na električnu mrežu. Za razvoj programske podrške će biti

korišćeni Microchipovi razvojni alati (programsko okruženje sa C prevodiocem). Potrebno

je realizovati algoritam detekcije tipa priključenog potrošača (rezistivni, kapacitivni) na

osnovu talasnog oblika struje potrošača.

U sklopu realizacije ove teme, student će se upoznati sa arhitekturom i osnovama progra-

miranja savremenih 8-bitnih mikrokontrolera na primeru PIC16F serije (sa akcentom na

rad u sistemima sa realnim vremenom). Uz asistenciju mentora student će preći celovit

put od crtanja električne šeme razvojnog sistema do njegove pune realizacije i implemen-

tacije. Takođe, biće obrađene osnove elektronskih merenja i principi rada i korišćenja digi-

talnih multimetara, osciloskopa i spektralnog analizatora (merenje konduktivnih smetnji).

1514

TEMA 3.2. Implementacija jednostavnih algoritama za detek-ciju pokreta korišćenjem PIR senzora na savremenim mikro-kontrolerima

Pasivni infracrveni (PIR) senzori se veoma često koriste u sistemima za detekciju pokreta

zahvaljujući jednostavnoj strukturi, relativno maloj potrošnji i zadovoljavajućoj osetljivo-

sti. U elementarnim aplikacijama za detekciju pokreta se mogu upotrebiti jednostavna

sklopovska rešenja na bazi komparatora, ali maksimalni potencijal senzora zahteva ni-

skošumni pretpojačavač, ADC dovoljne rezolucije i algoritam za detekciju pokreta na bazi

digitalne obrade signala (DSP). Srećnu okolnost predstavlja činjenica da relevantni signali

imaju mali propusni opseg (tipično 0.3Hz – 3Hz), pa postoji mogućnost implementacije

DSP algoritma i na 8-bitnim mikrokontrolerima. U okviru saradnje sa Philips Lightning,

u RT-RK je razvijen jedan takav sistem na bazi senzora D205B sa Fresnelovim sočivom

S9004, pretpojačavačem na bazi LMV324S i mikrokontrolerom PIC16F684. Realizovana

je osetljivost na nivou višestruko skupljeg integrisanog senzora NaPiON kompanije Pa-

nasonic, ali zbog ograničenja kao što su: cena komponenti, potrošnja, dimenzije itd. krajnji

potencijali senzora nikada nisu do kraja istraženi.

U okviru rada potrebno je realizovati laboratorijski model baterijski-napajanog nisko-

šumnog pretpojačavača i izmeriti spektralnu karakteristiku šuma senzora u opsegu 0.1Hz

– 100Hz. Na osnovu rezultata merenja konstruisati pogodan pretpojačavački stepen koji

se zajedno sa senzorom, Fresnelovim sočivom i mikrokontrolerom može integrisati na

štampanu ploču. Uz pomoć kolega sa odeljenja za HW potrebno je proizvesti i asemblirati

PCB u formi minijaturnog razvojnog sistema koji omogućava jednostavno reprogramira-

nje mikrokontrolera. Implementirati postojeći algoritam za detekciju pokreta u formi CIC

(Cascaded Integrator-Comb) filtra i izvršiti ispitivanje osetljivosti u laboratorijskim uslovi-

ma. Rezultate uporediti sa prethodno dobijenim.

Realizacijom ove teme student će se upoznati sa arhitekturom i osnovama programiranja

savremenih 8-bitnih mikrokontrolera (sa akcentom na rad u sistemima sa realnim vreme-

nom). Uz asistenciju mentora student će preći celovit put od crtanja električne šeme do

njegove pune realizacije i implementacije. Takođe, biće obrađene osnove linearne elek-

tronike, digitalne obrade signala i elektronskih merenja, kao i principi rada i korišćenja

digitalnih multimetara, osciloskopa i analizatora spektra.

TEMA 3.3. Sistem za niskošumnu akviziciju niskofrekven-tnih analognih signala

Signali učestanosti niže od ~100kHz i amplitude ~1nV se javljaju u velikom broju praktič-

nih slučajeva. To mogu biti signali koje generišu senzori (PIR, mikrofon, HAL itd.) ili signali

koji su produkt prethodne obrade (npr. signal faznog šuma oscilatora nakon uklanjanja

nosioca metodom mešanja). Na kraju šum koji elektronske komponente normalno gene-

rišu u radu (diskretne komponente, pojačavači, naponske reference, regulatori itd.) se u

procesu merenja istog mora tretirati kao koristan signal. Pod akvizicijom takvih signala

se podrazumeva njihovo pojačavanje ultraniskošumnim naizmeničnim pojačavačem viso-

ke ulazne impedanse, konverzija u digitalni format A/D konvertorom visoke rezolucije i

adekvatne brzine odabiranja, i prenos odbiraka u digitalni sistem za obradu (PC) električ-

no-izolovanim komunikacionim kanalom.

Interesantno, funkcionalnost ovakvih sistema se u mnogome preklapa sa savremenim di-

gitalnim audio sistemima gde se standardno upotrebljavaju: A/D konvertori rezolucije 24

bita i učestanosti odabiranja 192kHz, SPDIF digitalni format za prenos podataka i optički

prenos putem plastičnog optičkog kabla. Ovo otvara mogućnost korišćenja komercijalno

dostupnih komponenti (integrisana kola, optičke komponente itd.), uređaja (zvučne kar-

tice) i programske podrške (formati podataka, programi za snimanje i obradu zvučnog

zapisa itd.).

Zadatak koji treba realizovati je projektovanje minijaturnog razvojnog sistema čija je

blok-struktura predstavljena slikom. Ultraniskošumni pojačavači (ULNA) su bazirani na

diskretnim JFET tranzistorima 2SK369 i niskošumnim operacionim pojačavačima. Oscila-

tor (OSC) je integrisani modul 24.576MHz sa veoma malim faznim šumom. A/D konvertori

(ADC) i pripadajući digitalni audio transmiteri (SPDIF XMT.) će biti komercijalne kompo-

nente kompanija (Asahi Kasei, Ti ili Cyrrus). Optički predajnik (TOTX) će biti komponenta

TOTX142L. Napajanje uređaja treba da budu LiPo akumulatori 3.7V/2.2Ah tip 18650. Za

akviziciju podataka na PC računar može se koristiti bilo koja zvučna kartica sa optičkim

1716

prijemnikom kapaciteta 24bit/192kHz.

U sklopu realizacije ove teme, student će se upoznati sa principima rada niskošumnih

analognih i analogno/digitalnih sklopova. Uz asistenciju mentora student će preći celovit

put od crtanja električne šeme razvojnog sistema do njegove pune realizacije i imple-

mentacije. Takođe, biće obrađene osnove elektronskih merenja i principi rada i korišćenja

digitalnih multimetara, osciloskopa i audio analizatora (Audio Precision System II).

TEMA 3.4. GPS Disciplinovani Oscilator (GPSDO)

Sistem za globalno pozicioniranje (GPS) svoj rad zasniva na prostornoj distribuciji i sinhro-

nizaciji niza atomskih časovnika, kako onih orbitalnih (ugrađenih u satelite koji kruže oko

Zemlje), tako i onih u kontrolnom centru (US Naval Office). U stvari diseminacija informa-

cija o protoku vremena je fundamentalna funkcija sistema, a određivanje pozicije prije-

mnika u prostoru je sekundarna. Savremeni GPS prijemnici, ukoliko dobiju signal dovoljne

amplitude iz kvalitetne i dobro postavljene antene, u stanju su da simultano prate i više

od 10 satelita, te da svoj lokalni oscilator permanentno održavaju u sinhronizmu sa GPS

mrežom. Drugim rečima ostvaruje se dugovremenska stabilnost porediva sa atomskim

časovnicima, pri čemu se kratkovremenska stabilnost može ostvariti “disciplinovanjem”

pogodnog temperaturno-stabilnog kvarcnog oscilatora (OCXO) na referentni signal prije-

mnika (PPS, 10kHz) putem fazno-zaključane petlje (PLL).

Zadatak ovog rada je realizacija sistema kao na sledećoj slici. Potrebno je projektova-

ti PLL sklop na bazi integrisanog kola 74HC9046A i odgovarajući delitelj učestanosti

(VHDL opis za Xilinx XC9572XL CPLD), kao i optički-izolovan TTL/RS232 sprežni sklop.

Predviđeni OCXO modul je MV89A. Uređaj treba povezati sa PC računarom serijskom

vezom u cilju prenosa binarnih poruka po Navman standardu. Alternativno, moguće je

koristiti jedan broj komandi po NMEA-0183 standardu. Za ovaj projekat obezbeđene su

sve potrebne komponente uključujući spoljašnju antenu GPS-TMG-26N sa ugrađenim po-

jačavačem (26dB), krovni nosač antene, dugačak koaksijalni kabl RG213 (35m) sa N-ko-

nektorima, Jupiter-T prijemni modul i MV89A OCXO.

U sklopu realizacije ove teme, student će se upoznati sa principima rada GPS sistema.

Uz asistenciju mentora student će preći celovit put od crtanja električne šeme razvoj-

nog sistema do njegove pune realizacije i implementacije. Znanja iz oblasti projektovanja

digitalnih sistema (CPLD) i računarskih komunikacija (serijska sprega) će biti praktično

implementirana. Takođe, biće obrađene osnove elektronskih merenja i principi rada i kori-

šćenja digitalnih multimetara, merila učestanosti i osciloskopa.

1918

4. OBLO Node

TEMA 4.1.Bežično merilo temperature bez baterijskog napa-janja (EnOcean energy harvesting)

U poslednjim decenijama svedočimo neverovatnom razvoju potrošačke elektronike. Sa

druge strane, jedna od najbitnijih komponenti svakog uređaja – napajanje i dalje funk-

cioniše na istom principu kao i pre više od veka. I dalje je to, u principu, jedna posuda

u kojoj se odvijaju hemijski procesi ograničenog veka, tj. baterija. Smanjenjem ukupne

potrošnje električnih uređaja došlo se do tačke gde mogu da se razmatraju alternativni

načini napajanja uređaja. Ovom temom se bavi oblast ,,Energy Harvesting”.

Diplomski rad prikazuje mogućnosti i mane uređaja napajanog pomoću Energy harve-

sting tehnologije. Kao HW platforma se koristi razvojna ploča proizvođača. Razvojna

ploča treba da se koristi kao uređaj koji može da se montira na površine čija temperatura

se meri (na primer kućište PC desktop računara). Preko peltijerovog elementa uređaj do-

bija dovoljno energije da pošalje bežični paket koji nosi podatak o temperaturi. Blokovi

od interesa su: visokoefikasni dc-dc konvertor koji napaja mikrokontroler iz peltijerovog

elementa, mikrokontroler sa senzorom temperature i sa integrisanim radiom, udaljeni

prijemnik sa integrisanim radiom (USB dongla). Princip rada uređaja je jednostavan: kada

se prikupi dovoljno energije šalje se podatak o trenutnoj izmerenoj temperaturi. Prije-

mnik (koji takođe dolazi od proizvođača) se preko USB konektora povezuje na računar.

On treba da primi podatak o temperaturi i pomoću jednostavne aplikacije (od proizvođa-

ča) da ju prikaže na ekranu računara.

Izrada diplomskog rada sa ovom temom pokriva sledeća znanja:

• Teorijska: odrediti koliko energije može da se dobije pomoću datog peltijerevog

elementa i za koji opseg temperature

• Programiranje:

° razvoj aplikacije na mikrokontroleru koja odlučuje kad se šalju uzorci merenja

• Inženjerska:

° ovladavanje razvojnim okruženjem za programiranje mikrokontrolera u C

programskom jeziku

° prikazati sve detalje o bežičnom prenosu podataka (učestanost, protokol,

brzina, ...). U pitanju je visokoefikasni protokol za bežični prenos podataka

osmišljen od strane kompanije EnOcean.

° podešavanje aplikacije na prijemnoj strani za prikazivanje podataka (Dolphin-

View Basic)

2120

Pri izradi diplomskog rada potrebna je hardverska podrška koju obezbeđuje proizvođač:

• komplet koji uključuje prijemnik: https://www.enocean.com/en/enocean_mo-

dules/esk-300/

• predjanik, senzor, DC-DC napajanje: http://www.farnell.com/datas-

heets/1722620.pdf

TEMA 4.2.Aparatura za automatsko testiranje OBLO Living uređaja

Pored dobrog dizajna i realizacije aplikacije veoma bitan faktor kvaliteta svakog uređa-

ja jeste kvalitet testiranja. Metodologija testiranja je oblast koju svaka kompanija koja

drži do kvaliteta svojih proizvoda mora posebno da neguje. U toku ciklusa razvoja jed-

nog OBLO Living uređaja koristi se nekoliko nivoa testiranja (unit, integration, system,

friendly-user-testing). Kao dodatno pojačanje u kvalitetu testiranja uređaja koristi se au-

tomatsko testiranje. Koncept se zasniva na tome da testna aparatura može u potpunosti

da zameni korisnika jednostavnim povezivanjem na korisničku spregu uređaja i testnim

skriptom koji izvršava radnje koje bi inače vršio korisnik. Testiranje se vrši po principu

“black box“ testiranja: na uređaju koji se testira se sa spoljne strane izvršavaju određene

akcije, a istovremeno se posmatra odziv uređaja. Na osnovu odziva se donose odluke o

uspešnosti određenog testa.

Zadatak ovog rada jeste da se od postojeće hardverske platforme dostupne u okviru

kompanije napravi aparatura za automatsko testiranje tako što će se:

• Dizajnirati i implementirati odgovarajuća aplikacija na 8bitnom mikrokontroleru

PIC18F87J60 sa podrškom za Ethernet komunikaciju

• Dizajnirati i implementirati odgovarajući testni skript u Python programskom

jeziku na strani PC računara

Uspešnost realizacije će se tesirati na jednom od uređaja iz OBLO Living palete proizvoda

pod nazivom Scenski Kontroler. Korisnička sprega ovog uređaja se zasniva na LED indi-

kaciji i mehaničkim tasterima. Aparatura za testiranje će biti u stanju da očita stanje LED

indikatora, a isto tako i da simulira pritisak na taster uređaja kratkim spajanjem kontakata

tastera. Pored toga aparatura za testiranje će biti u stanju da uključi i isključi napajanje

celog uređaja pomoću relejnog izlaza. Svim ovim akcijama će rukovoditi testni skript na

PC računaru koji je sa testnom aparaturom povezan sa 10MBit LAN vezom.

U okviru izrade ovog diplomskog rada student će savladati sledeća znanja:

• Teorijska:

° Poznavanje TCP/IP mrežnog protokola za povezivanje aparature sa kontrol-

nim skriptom na računaru

• Programiranja:

° 8bitnog mikrokontrolera u C programskom jeziku

° Python skripting programskog jezika

• Inženjerska znanja:

° Rad u razvojnom okruženju za rad na Microchip PIC18F87J60 mikrokontrole-

ru

° Rad sa razvojnim okruženjem za Python programiranje

Slika 1. Izgled uređaja za automatsko testiranje

2322

TEMA 4.3 Pametna rasveta kotrolisana putem Bluetooth Mesh mreže

Već skoro dve decenije Bluetooth tehnologija je široko rasprostranjena u velikom broju

IT uređaja. Od personalnih računara, mobilnih telefona, pa čak i automobila ne postoji

granica za primenjivost ove tehnologije. Popularnosti Bluetooth tehnologije doprinose

mnogobrojni Bluetooth profili kojima je sa jednog uređaja na drugi moguće prebaciti

dokument ili fotografiju, izvršiti komandu, preneti zvuk u realnom vremenu (telefonira-

ti), slušati muziku itd. Za sve ove slučajeve zajednička stvar jeste da je u pitanju uvek

komunikacija između tačno dva uređaja (point-to-point). Sa pojavom IoT (Internet stvari)

fenomena osobina Bluetooth tehnologije da povezuje samo dva uređaja postaje ogra-

ničavajući faktor. Kako bi prevazišli ove manjkavosti, ali istovremeno ostali kompatibilni

sa Blueooth tehnologijom kompanija CSR je osmislila protokol koji omogućava Bluetooth

uređajima da komuniciraju sa više suseda istovremeno (takozvana mesh mreža) – CSR-

mesh. Jedna od karakterističnih osobina ovakve mreže, pored niske potrošnje, jeste da

se domet jednostavno povećava ubacivanjem međučvorova koji su u stanju da proslede

poruku najbližem sledećem čvoru. Iako CSRmesh protokol nije postao deo zvaničnog

Bluetooth standarda on ima veliki potencijal i pitanje je vremena kada će to postati.

Zadatak ovog rada će biti da se osposobi i ispitaju mogućnosti jedne Bluetooth CSRme-

sh mreže kojom može da se upravlja putem pametnog telefona sa već postojećom demo

aplikacijom proizvođača. Mreža će se sastojati od 3 Bluetooth čvora i jednog pamet-

nog telefona.

U zavisnosti od tipa aplikacije na kontroleru čvora, čvor može da se ponaša kao svetlo,

prekidač ili senzor temperature. Zadatak rada će biti da se na osnovu postojećih primera

od proizvođača implementira aplikacija za svaki tip uređaja.

U okviru izrade ovog diplomskog rada student će savladati sledeća znanja:

• Teorijska:

° Upoznavanje sa Bluetooth 4.0 komunikacionim protokolom

° Upoznavanje sa proširenjem Bluetooth 4.0 protokola – CSRmesh

• Programiranje:

° 8bitnog mikrokontrolera u C programskom jeziku

° Rad sa CSR bibliotekama

• Inženjerska znanja:

° Rad u razvojnom okruženju CSR µEnergy

TEMA 4.4. Podešavanje instalacije pametne rasvete pomoću NFC tehnologije

Moderne tehnologije donose brojne prednosti u oblasti automatizacije kućnih uređaja.

U takozvanim pametnim kućama uređaji ovog tipa pokrivaju brojne oblasti kao što su

rasveta, klimatizacija, alarmni sistemi itd. Brojne prednosti koje ovakvi uređaji donose

sa sobom povlače i povećanje složenosti kod procesa instalacije i održavanja. Jedno-

stavnost i intuitivnost njihovog korišćenja, ne samo u normalnom radu, već i u toku

instalacije znači uvek poen više u odnosu na konkurentska rešenja. Kod uređaja koji

komuniciraju bežičnim putem posebna pažnja se poklanja zaštićenosti podataka što

obično dovodi do korišćenja ključeva za enkripciju podataka. To znači da i proces insta-

lacije mora uključiti sigurnu i brzu razmenu ključeva u sistemu. U zavisnosti od vrste

protokola postoje razni načini za razmenu ključeva i ostalih podešavanja. Nezavisno od

vrste bežičnog protokola, NFC tehnologija u ovoj oblasti može olakšati korišćenje i pove-

ćati bezbednost u toku instalacije.

Zadatak rada jeste da se dodavanje uređaja u instalaciji OBLO Living pametne rasvete

vrši putem NFC tehnologije. Ovaj način podrazumeva da se ključ za enkripciju ZigBee

poruka ne šalje novom uređaju putem ZigBee mreže već putem NFC protokola. Ovaj

pristup ima dve prednosti:

1) Intuitivan proces podešavanja: jednostavnim prinošenjem novog uređaja

centralnom kontroleru ZigBee mreže (OBLO Living Gateway) ili pametnom

telefonu sa odgovarajućom aplikacijom se vrši razmena podataka i dodavanje

uređaja u sistem

2) Povećana bezbednost: slanje ključa putem ZigBee mreže predstavlja

potencijalno slabu tačku u sistemu jer maliciozni korisnik može očitati ovakvu

2524

poruku i iskoristiti je za preuzimanje kontrole nad sistemom

Rad se fokusira na stranu OBLO Living ZigBee uređaja pod nazivom Scenski Kontroler.

Srce ovog uređaja je Texas Instruments mikrokontroler CC2530. Ovaj uređaj će biti

proširen tako da ima dodat NFC čip i antenu (NXP NTAG® I²C). Student ima zadatak da

proširi postojeću aplikaciju na mikrokontroleru CC2530 tako da je u stanju da:

• Vrši I2C komunikaciju – CC2530 ne podržava ovaj protokol. Zbog toga je po-

trebno ulazno/izlazne linije opšte namene (GPIO) iskoristiti za ove potrebe.

• Proširi postojeću aplikaciju mikrokontrolera CC2530 tako da je u stanju da

proces dodavanja u mrežu izvrši koristeći podatke očitane iz NTAG® I²C čipa

Demonstracija uspešnog rada će izgledati tako što će se putem aplikacije na Android

telefonu u NTAG® I²C upisati parametri mreže, zatim će se telefon prineti uređaju. Po

završetku ovog procesa uređaj treba da postane deo ZigBee mreže bez potrebe za

dodatnim podešavanjima.

U okviru izrade ovog diplomskog rada student će savladati sledeća znanja:

• Teorijska:

° Upoznavanje sa NFC komunikacionim protokolom

° Upoznavanje sa ZigBee HA 1.2 standardom

• Programiranje:

° Pisanje programske podrške za I2C protokol

° Programiranje 8bitnog mikrokontrolera CC2530 u C programskom jeziku

• Inženjerska znanja:

° Rad u razvojnom okruženju IAR za CC2530 mikrokontroler

° Rad na logičkom analizatoru prilikom pisanja podrške za I2C protokol

5. Video obrada

2726

TEMA 5.1. Integracija testiranja iOS uređaja u BBT okruženje

Jedna od standardnih funkcionalnosti savremenih uređaja potrošačke elektronike (TV,

STB) je da se integrišu sa ostalim uređajima u kućnom okruženju, pre svega sa pamet-

nim telefonima i tabletima. Stoga se kao deo testiranja funkcionalnosti ovakvih uređaja

nameće i testiranje pravilne integracije sa pametnim telefonima u tabletima, kao i funk-

cionalnosti koje su dostupne zahvaljujući pomenutoj integraciji. Zbog velike rasprostra-

njenosti i popularnosti iPhone i iPad telefona i tableta kompanije Apple, obavezan deo

standardnog testiranja TV i STB uređaja predstavlja i testiranje integracije sa pomenutim

uređajima.

RT-RK je razvio sistem za automatsko testiranje STB-a o kome više detalja možete vi-

deti na web stranicama bbt.rt-rk.com. Ovaj diplomski rad je u domenu proširenja testnog

okruženja kako bi se omogućilo upravljanje aplikacijama koje se izvršavaju na iPhone i

iPad uređajima iz automatskih testnih skripti čime će biti moguća potpuna automatizacija

prethodno opisanih testnih scenarija.

Zadatak rada je implementacija iOS integracione biblioteke koja omogućava kontrolu

aplikacija koje se izvršavaju na iPhone ili iPad uređaju uz oslanjanje na appium bibliote-

ku za automatizaciju testiranja. Deo zadatka je i implementacija demostracione iPhone

aplikacije kojom će se upravljati iz testnog slučaja u svrhu demonstracije funkcionalnosti

sistema.

Slika 1. Blok dijagram integracije Apple uređaja u BBT okruženje

U okviru diplomskog rada kandidat će ovladati osnovama Python programskog jezika i

pisanja automatskih testnih slučajeva u tom jeziku u okviru BBT testnog okruženja. Ta-

kođe, razvoj jednostavne iPhone aplikacije i njena kontrola korišćenjem appium biblioteke

za testiranje su važan deo rada.

TEMA 5.2. Integracija podrške za Freeview Play testiranje u BBT okruženje

Uređaji potrošačke elektronike (STB i TV) najnovije generacije omogućavaju ravnopravno

pregledanja sadržaja koji se emituju preko standardnih kanala digitalne televizije i pre-

ko Interneta. Različiti standardi omogućavaju ravnopravno kombinovanje TV sadržaja iz

različitih izvora, pri čemu je jedan o značajnijih novih standarda Freeview Play, inicijalno

namenjen korisnicima u Velikoj Britaniji, da bi potom bio prihvaćen u Australiji i na Novom

Zelandu, uz najavu prihvatanja i u drugim zemljama. Ovaj standard objedinjuje postojeće

standarde kao što su HTML5, DASH, Smooth Streaming i HLS, DRM, podršku za Compa-

nion Screen i sl.

Jedan od Sistema za testiranje koji je razvijen od strane RT-RK je i RT-Harness, plat-

forma za izvršavanje testnih slučajeva namenjenih HbbTV sertifikaciji. Ova platforma je

razvijena tako da u potpunosti ispuni zahteve propisane HbbTV specifikacijom testnog

okruženja. Budući da se Freeview Play po pitanju rada sa sadržajima koji potiču sa Inter-

neta oslanja na HbbTV standard, cilj ovog rada je da definiše i implementira proširenja

postojećeg testnog okruženja za potrebe izvršenja testova koji su neophodni za Free-

view Play sertifikaciju.

Slika 2. Ekran RT-Harness aplikacije

2928

Potrebno je upoznati se sa Freeview Play standardom i načinom na koji ovaj standard

objedinjuje postojeće standarde digitalne televizije. Takođe, potrebno je upoznati se sa

procesom Freeview Play sertifikacije i zahtevima koje ovaj standard postavlja vezano za

testno okruženje. Potom je potrebno predložiti i implementirati potrebne promene u po-

stojećem RT-Harness okruženju kako bi ono ispunjavalo sve zahteve koje Freeview Play

sertifikaciono okruženje mora ispuniti.

U okviru diplomskog rada kandidat će ovladati znanjima vezanim za HbbTV i Freeview

Play standarde, kao i specifičnim znanjima vezanim za sertifikaciona testna okruženja

i procedure koja ovi standardi propisuju. Takođe, student će imati priliku da učestvuje u

implementaciji jednog takvog okruženja, što podrazumeva rad sa Linux virtuelnim maši-

nama, razvoj serverske podrške u JavaScript (nodejs platforma) i Java programskim jezici-

ma, rad na Web korisničkom okruženju korišćenjem JavaScript jezika i Angular biblioteke,

sprezanje sa uređajima za automatizaciju kroz Python skripting jezik.

TEMA 5.3. Implementacija Web servera na RT-AV4k greber uređaju

RT-RK je među prvima u svetu predstavio svoje rešenje uređaja za grebovanje TV signala

koji podržava 4k rezoluciju, koja predstavlja naredni korak u evoluciji kvaliteta TV slike.

Uređaj za grebovanje koristi se kod testiranja STB uređaja BBT metodologijom, koja se

oslanja na pretpostavku da poznati ulaz na testiranom uređaju daje očekivani izlaz, pri

čemu se kod STB uređaja izlaz predstavlja Audio/video sadržaj na njegovom izlazu koji se

RT-AV4k uređajem preuzima. Glavni delovi uređaja su FPGA koji vrši prihvatanje i obradu

audio/video signala u realnom vremenu, kao i ARM procesora koji upravlja radom FPGA i

ostalih komponenti sistema i obezbeđuje komunikaciju sa PC računarom koji predstavlja

platformu na kojoj se izvršavaju automatski testovi.

U radu je potrebno realizovati implementaciju HTTP Web servera na jednom od ARM jez-

gara uređaja, pri čemu web server nudi REST API funkcije za kontrolu grebovanja, pokre-

tanje algoritama za audio/video analizu, kao i MJPEG prikaz sadržaja aktivnog ulaza u

realnom vremenu. Implementacija bi se oslanjala na postojeće javno dostupno rešenje

web server pisanog u C programskom jeziku, koje bi trebalo pokrenuti na ciljnoj platform

i iskoristiti za kreiranje REST API-ja sa pomenutim funkcionalnostima.

Rad omogućava studentima da se upoznaju sa načinom rada web servera i načinom ra-

zvoja REST API-ja u embedded okruženju. Takođe, kroz rad se studenti upoznaju sa ra-

zvojem C aplikacija na embedded platformi, kao i sa načinima komunikacije i upravljanja u

okruženju koje sadrži više procesorskih jedinica, A/V čipova i FPGA platformu.

Slika 3. RT-AV4k uređaj

3130

6. Napredni sistemi za pomoć vozaču zasnovani na ALPHA AMV platformi

Napredni sistemi za pomoć vozaču i ALPHA AMV platforma

Napredni sistemi za pomoć vozaču (Advanced Driver Assistance Systems - ADAS) pred-

stavljaju skup sigurnosnih sistema koji su dizajnirani da rade zajedno sa ciljem automa-

tizacije i poboljšanja sigurnosti vozila pružajući vozaču osnovne informacije o okolini

vozila i upozoravajući vozača na potencijalne probleme. Osnovni princip rada naprednih

sistema za pomoć vozaču je prikupljanje informacija o okolini vozila sa kamera i senzora

(ultrazvuk, radar, lidar, i sl.) raspoređenih na vozilu (s prednje, zadnje i bočnih strana), ana-

liziranje prikupljenih informacija iz svih izvora i kombinovanju prikupljenjih informacija sa

ciljem povećanja pouzdnosti pojedinih informacija kao i generisanju potpuno novih infor-

macija o okolini vozila. Primer naprednih sistema za pomoć vozaču i ilustracija njihovog

rada dati su na slikama 1 i 2.

Slika 1. Primer naprednih sistema za pomoć vozaču

Slika 2. Ilustrativni primeri rada naprednih sistema za pomoć vozaču

3332

ALPHA AMV (Automotive Machine Vision) je referentna razvojna platforma za razvoj i

implementaciju naprednih sistema za pomoć vozaču (slika 3). Skup ciljnih aplikacija obu-

hvata prikaz okoline vozila, prepoznavanje znakova, praćenje aktivnosti vozača, pomoć

pri vožnji i parkiranju, detekciju objekata u mrtvim uglovima, detekciju napuštanja saobra-

ćajne trake kao i određivanje udaljenosti od drugih automobila i upozoravanje na mogući

sudar. ALPHA AMV razvojna platforma sadrži 3 TDA2x SoC (System on Chip) procesora

firme Texas Instruments (1x ARM Cortex A15 i 2x ARM Cortex M4, 2x C66x Digital Signal

Processor cores (DSP) i 4x Embedded vision Engine (EVE)) kao i dodatnih komponenti

za spregu sa kamerama, računarskom mrežom (Ethernet), monitorom (HDMI), asinhro-

nu serijsku komunikaciju (UART) i alatima za testiranje i otklanjanje grešaka (debugger).

ALPHA AMV razvojna platforma podržava 10 ulaza sa kamera, paralelno izvršavanje više

aplikacija za pomoć vozaču i oslanja se TI Vision SDK razvojno okruženje. TI Vision SDK

razvojno okruženje omogućava kreiranje različitih tokova podataka uključujući prihvat vi-

deo signala, preprocesiranje video signala, algoritme za analizu video signala kao i prikaz

video signala (slika 4). Razvojno okruženje sadrži osnovne softverske drajvere i algori-

tme za analizu i obradu slike.

Slika 3. Alpha AMV referentna razvojna platforma

Slika 4. Primer toka podataka (ulaz, obrada i prikaz) u razvojnom okruženju TI Vision SDK

TEMA 6.1. Detekcija ivica u slici sa kamere

Detekcija ivica u slici je jedna od vrlo važnih metoda obrade slike jer je to neophodni

korak u segmentaciji objekata u slici. Svrha detektovanja naglih promena u osvetljaju je

registrovanje bitnih promena u slici. U idealnom slučaju, kao rezultat detekcije ivica u slici

moguće je dobiti spojene krive linije koje ukazuju na ivice objekta. Na taj način je moguće

bitno smanjiti količinu podataka koji se analiziraju izostavljanjem iz analize podataka koji

su manje relevanti uz očuvanje strukture slike.

Zadatak ovog rada je implementacija algoritma za detekciju ivice na ALPHA AMV razvoj-

noj platformi korišćenjem osnovnih gradivinih elemenata koji su na rapolaganju u okviru

Vision SDK razvojnog okruženja.

U okviru diplomskog rada kandidat će se upoznati sa razvojem C aplikacija na embedded

platformi, načinima povezivanja osnovnih algoritamskih blokova u okruženju koje sadrži

više procesorskih jedinica kao i samom raspoređivanju algoritamskih blokova na odgovo-

rajuće procesorske jedinice.

TEMA 6.2. Prepoznavanje svetlosne saobraćajne signalizacije (semafor)

Detekcija svetlosne signalizacije (i prepoznavanje stanja) je jedan od osnovnih algorita-

ma za pomoć vozaču. Usled usložnjavanja saobraćajne infrastrukture i povećanja broja

vozila pravovremeno uočavanje svetlosne saobraćajne signalizacije postaje teže nego ra-

Slika 1. Primer detekcije ivica u slici

3534

Slika 2. Primer prepoznavanja svetlosne signalizacije

nije čime se skraćuje vreme reakcije vozača. Jedna od posledica tog procesa je sve češća

upotreba algoritama za detekciju svetlosne signalizacije u vozilima. Dodatna upotreba

algoritma je u automatskoj analizi video signala (npr. snimak raskrsnice).

Zadatak ovog rada je implementacija algoritma za detekciju i prepoznavanje stanja (cr-

veno/zeleno svetlo) svetlosne signalizacije (semafor) na ALPHA AMV razvojnoj platformi

korišćenjem osnovnih gradivnih elemenata koji su na raspolaganju u okviru Vision SDK

razvojnog okruženja.

U okviru diplomskog rada kandidat će se upoznati sa razvojem C aplikacija na embedded

platformi, načinima povezivanja osnovnih algoritamskih blokova u okruženju koje sadrži

više procesorskih jedinica kao i samom raspoređivanju algoritamskih blokova na odgova-

rajuće procesorske jedinice.

TEMA 6.3. Prepoznavanje saobraćajnih znakova

Prepoznavanje saobraćajnih znakova je jedan od osnovnih algoritama za pomoć vozaču.

Najčešća varijanta u upotrebi je prepoznavanje znakova ograničenja brzine. Za vreme

vožnje zakrčenim putevima ponekad je teško pratiti sva dešavanja na putu (vozila ispred

i iza kao i vozila koja dolaze u susret) i istovremeno održavati brzinu kretanja vozila u

dozvoljenim granicama. Upotrebom sistema za prepoznavanje saobraćajnih znakova

smanjuje se mogućnost opažanja promene ograničenja brzine ili upozorenja na poten-

cijalnu opasnost.

Zadatak ovog rada je detektovanje znakova za ograničenje brzine na ALPHA AMV razvoj-

noj platformi korišćenjem osnovnih gradivnih elemenata koji su na rapolaganju u okviru

Vision SDK razvojnog okruženja.

U okviru diplomskog rada kandidat će se upoznati sa razvojem C aplikacija na embedded

platformi, načinima povezivanja osnovnih algoritamskih blokova u okruženju koje sadrži

više procesorskih jedinica kao i samom raspoređivanju algoritamskih blokova na odgova-

rajuće procesorske jedinice.

Slika 3. Primer prepoznavanja znaka za ograničenje brzine

Odsek za računarsku tehniku i računarske komunikacije

www.rt-rk.uns.ac.rs

Fakultet tehničkih nauka Univerzitet u Novom Sadu

Radnička 30A 21000 Novi Sad

Srbija

Email za dodatne informacije: diplomski@rt-rk.com