Tema 5. Circuitos Digitales Integrados Comerciales. estimadores tecnológicos.pdf

TECNOLOGÍA DE COMPUTADORES

Tema 5 Circuitos Digitales Integrados Comerciales

Estimadores tecnológicos

TC. Tema 5. Circuitos Digitales Integrados Comerciales. Estimadores Tecnológicos

Contenido

Circuitos Digitales Integrados Comerciales. Estimadores Tecnológicos.

Introducción a la lógica integrada.

Estimación y Evaluación de las propiedades de los Circuítos Integrados (C.I.).

La familia lógica RDL. Análisis y estimación de las características eléctricas.

Lógica Integrada TTL. Estudio de la puerta básica. Configuraciones de salida.

Circuítos Integrados TTL de prestaciones mejoradas.

Otras Familias bipolares: ECL e I2L.

Introducción a la lógica integrada


Concepto de lógica integrada

Un circuito integrado (CI) es aquel en el cual todos los componentes, incluyendo transistores, diodos, resistencias, condensadores y alambres de conexión, se fabrican e interconectan completamente sobre un chip o pastilla semiconductora de silicio.

Una vez construido, el chip se encierra en una cápsula plástica o de cerámica dotada de pines de conexión a los circuitos externos.

http://www.seed-solutions.com/gregordy/Amateur Radio/Experimentation/N2PKVNA/SolderSmall.JPG�


Invención del chip

Jack Kilby-1958


Escalas de integración (I)

SSI.- Significa Small Scale Integration (integración en pequeña escala) Comprende los chips que contienen menos de 13

compuertas.

Ejemplos: compuertas y flip flops. Los Circuitos Integrados SSI se fabrican empleando tecnologías ttl, cmos y ecl. Obviamente los primeros Circuitos Integrados eran SSI .

MSI.- Significa Medium Scale Integration (integración en mediana escala), Comprende los chips que contienen de 13 a 100 compuertas.

Ejemplos: codificadores, registros, contadores , multiplexores, de codificadores y demultiplexores. Los Circuitos Integrados MSI se fabrican empleando tecnologías ttl, cmos, y ecl.


Escalas de integración (II)

LSI.- significa Large-Scale Integration ( integración en alta escala) Comprende los chips que contienen de 100 a 1000

compuertas.

Ejemplos: memorias, unidades aritméticas y lógicas (alu's), microprocesadores de 8 y 16 bits . Los Circuitos Integrados LSI se fabrican principalmente empleando tecnologías i2l, nmos y pmos.

VLSI.- Significa Very Large Scale Integration ( integración en muy alta escala) Comprende los chips que contienen mas de 1000 compuertas

Ejemplos: micro-procesadores de 32 bits, micro-controladores, sistemas de adquisición de datos. Los Circuitos Integrados VSLI se fabrican también empleando tecnologías ttl, cmos y pmos

Estimación y Evaluación de las propiedades de los Circuítos Integrados.


Concepto de familia lógica

Una familia lógica es un conjunto de elementos funcionales (puertas, biestables,…) con el mismo circuito base y tecnología de fabricación

FAMILIAS LOGICAS

MixtasBipolares

TTL

ECL

I2L

Monopolares

pMOS

nMOS

CMOS

BiCMOS


Familias Lógicas: principios fundamentales

En general los diodos y transistores funcionan como conmutadores en dos estados : Corte y Saturación.

La síntesis de cualquier función combinacional precisa de circuitos AND,OR e Inversores o bien circuitos NAND y NOR.

Cada familia lógica corresponde a una forma específica de diseñar los operadores básicos, caracterizándose por un conjunto de parámetros estáticos y dinámicos, junto con otros factores.


Familias Lógicas: Parámetros Básicos

Los parámetros básicos que caracterizan el comportamiento externo de una familia lógica se pueden agrupar así: Características estáticas

Niveles de tensión y corriente de entrada y salida De transferencia Fan-in, Fan-out Margen de ruido que acepta un circuito sin confusión de sus niveles

lógicos Tensión de alimentación y potencia Facilidad de interconexión con otras familias

Características dinámicas

Tiempos de retardo, Tiempos de subida y bajada


Puerta

Io Ii

Vi Vo

H = High L = Low

i = input o = output

Vih, Vil Iih, Iil,

Convenciones de subíndices

Voh, Vol Ioh, Iol


Características estáticas: Niveles de tensión de entrada y salida

Nivel alto de la salida (entrada), VOH (VIH). nivel de tensión considerado como alto para la salida (entrada).

Nivel bajo de la salida (entrada), VOL (VIL). nivel de tensión considerado como bajo para la salida (entrada).

Niveles de tensión indeterminados

Margen de tensión para niveles altos

Margen de tensión para niveles bajos

VH(min)

VH(max)

VL(min)

VL(max)


Características estáticas: Corrientes de entrada y salida

IIH(max) Es la máxima intensidad de entrada cuando existe un “1” lógico a la entrada de la puerta

lógica (P.e. para el CI 74AS04 es de 20μA) IIL(max)

Es la máxima intensidad de entrada cuando existe un “0” lógico a la entrada de la puerta lógica (para el CI 74AS04 es de –0.5mA)

IOH(max) Es la máxima intensidad de salida cuando existe un “1” lógico a la salida de la puerta

lógica (para el 74AS04 es de –2mA) IOL(max)

Es la máxima intensidad de salida cuando existe un “0” lógico a la salida de la puerta lógica (para el 74AS04 es de 20mA)

Ii IoVIL VOH


Característica estática de transferencia

Una de las principales propiedades de un CI es la característica estática de transferencia de voltaje que relaciona el voltaje de salida con el voltaje de entrada en condiciones de baja frecuencia


Características estáticas: Fan-out y Fan-in

Fan-out

número máximo de puertas que se pueden conectar a la salida sin que se degrade la señal de salida.

Fan-in

número máximo de puertas que se pueden conectar a la entrada sin que se degrade la operación de la puerta lógica.


Características estáticas: Fan-out

Fan-out|H = IOH/IIH ; Fan-out|L = IOL/IIL

Ii Io

Ii

Ii

Ii

Ii

Sentido convencional

Sentido real


Características estáticas: Fan-in

El número de entradas a una puerta lógica de una determinada familia es un parámetro conocido como Fan-in

Por ejemplo: una puerta NAND de 3 entradas diríamos que tiene un fan-in de 3

El fan-in de cualquier lógica no es alto. En CMOS una puerta AND tiene una fan-in de 4 como mucho. En TTL el techo está en 8


Características estáticas: Márgenes de ruido

El Ruido es toda perturbación eléctrica indeseada, generada por el propio circuito o por causas externas que se “suma” a las señales eléctricas

Puerta 1+

Puerta 2VI2LVO1L

Voltaje de ruidoVN

VI2L = VO1L +VN


Características estáticas: Márgenes de ruido

MH = VOH-VIH máxima tensión (voltaje) de entrada que se puede superponer al nivel “1” de

salida para que la entrada de la siguiente puerta sea considerada también como 1. ML = VIL-VOL

máxima tensión (voltaje) de entrada que se puede superponer al nivel “0” de salida para que la entrada de la siguiente puerta sea considerada también como 0.

El margen de ruido absoluto, M, se define como el menor de MH y ML.




Ve




Vs

NMH=VOH-VIH

NML=VOL-VIL


Características estáticas: disipación de potencia

La tensión de alimentación y la disipación de potencia son dos características estáticas relevantes de una familia lógica.

La disipación de potencia de una puerta lógica se calcula efectuando la multiplicación de la tensión de alimentación con la media aritmética de la corriente que circula cuando la salida es 1 (ICCH) y la corriente que circula cuando la salida es 0 (ICCL).


Características estáticas: flexibilidad lógica

Ve1 Ve2 Vs

L L L

L H L

H L L

H H H

Vcc

Ve1

Ve2

Vs

R


Características dinámicas: retardos de propagación

El retardo de propagación es el tiempo que tarda en transmitirse un cambio de estado desde la entrada hasta la salida de una puerta estándar de un CI.

Una de las causas principales de los

retardos es el tiempo que tardan los transistores en conmutar de corte a conducción y viceversa.


Características dinámicas: tiempos de propagación

Tiempo de propagación L-H (tplh):

Tiempo de propagación H-L (tphl):

Ambos se definen entre el 50% de la tensión de entrada y el 50% del pulso de salida.

Tiempo de propagación medio = (tplh + tphl)/2


Características dinámicas: tiempos de transición

Los tiempos de transición están asociados a los transitorios originados a las capacidades parásitas

Se definen entre los puntos correspondientes al 10% y 90% de la transición total de la tensión a la entrada de una puerta estándar de un CI, así tendremos:

Tiempo de subida (rise) (tr): tiempo asociado al cambio de tensión entre el 10 y el 90

%, o de estado bajo a estado alto.

Tiempo de bajada (fall) (tf): tiempo asociado al cambio de tensión entre el 90 y el 10

%, o de estado alto a estado bajo.


Características dinámicas: tiempos de transición

La familia lógica RDL. Análisis y estimación de las características eléctricas


Familia lógica RTL

RTL son las iniciales de las palabras inglesas Resistor Transistor Logic.

Es decir es una familia cuyas puertas se construyen con resistencias y transistores bipolares.


RTL: salida a nivel bajo

Si dos entradas están a nivel alto (H-H), suponiendo que este nivel sea de 3v. Tanto Q1 como Q2 estarán saturados si la β es adecuada. Luego VS= VCE(SAT) = 0,2 V

Para que se cumpla lo anterior bastaría que la ganancia de los transistores (β) sea superior a 0,45 (relación entre la corriente de colector y la de base). De esta forma βIB > IC


RTL: salida a nivel bajo

Si una de la dos entradas están a nivel alto (H-L), uno de los transistores se saturará y el otro se cortará.

Luego VS= VCE1(SAT) = 0,2 V


Cuando las entradas se colocan en la combinación L-L, ninguno de los transistores conduce, eso provoca que no circule apenas corriente por la resistencia de 640 y por tanto la tensión de salida será de nivel alto (H): En el caso ideal sería de 3v

RTL: salida a nivel alto


Las siglas DTL vienen de las iniciales de las palabras inglesas Diode Transistor Logic. Es decir estamos tratando con

una familia compuesta básicamente por diodos y transistores (sin olvidar a las resistencias).

Los diodos se encargan de realizar la parte lógica y el transistor actúa como amplificador inversor.

Familia lógica DTL


Cuando una de las entradas (E2) está a nivel logico bajo, el diodo asociado conduce y por tanto el punto P tiene tensión de 0,7v;

esta tensión debido a los diodos D3 y D4 hace imposible que el transistor Q1 conduzca, para hacerlo en saturación debería haber una tensión en P de:.

DTL: salida a nivel alto

X X


El transistor está al corte y, por tanto, la salida a nivel lógico alto (aproximadamente 5v).

DTL: salida a nivel alto


Familia lógica DTL

Cuando ambas entradas están a nivel lógico alto, los diodos D1 y D2 los podemos asimilar a un interruptor abierto y tanto las uniones A-K de los diodos D3 y D4 (VD=0,7v), como la unión B-E (VBE=0,8v) del transistor Q1 están bien polarizadas. La salida estará a nivel lógico bajo

(VCE(SAT)=0.2v), ya que IBβ>IC para β = 100, tal como se desprende de los cálculos indicados

Lógica Integrada TTL. Estudio de la puerta básica. Configuraciones de salida.


La familia estándar TTL

En 1964 Texas Instruments sacó al mercado la primera línea de CI TTL: las series 54/74 series (54 para mayor rango de temperatura); que con el tiempo sería una de las mas usadas

Después muchos otros fabricantes producirían CIs TTL, afortunadamente, con el mismo sistema de numeración permitiendo la intercambiabilidad de componentes

Algunas de las series mas conocidas son: SN74………………Texas Instruments 74 Series

DM74………………National Semiconductor 74 Series

S74…………………Signetics 74 Series


Descripción del inversor TTL

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

Q1

VI

VO


Inversor TTL: análisis para VI = VOL

Q3 en OFF

Q2 en OFF

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VI =0,2v

VO =3,6v

DBE DBC

IB1


Inversor TTL: análisis para VI = VOH

Q3 en SAT

Q2 en SAT

D1

Q4 en OFF

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VI =5v

VO =0,2v

DBE DBC

IB1

VC3=1v

RB =4k

DBE

VCC = 5 v

I C2


Puerta NAND TTL

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VO

AB


La salida Totem-pole

No permite la conexión directa de las salidas de dos puertas TTL diferentes. Cuando las dos salidas tienen niveles lógicos distintos, se establecen caminos de corriente (I1 ó I2) elevada (unos 30mA), que superan ampliamente la IOLMAX(16mA) y que pueden dañar los transistores.


La salida en colector abierto

Permite el cableado lógico directo, eliminando Q4 y D1 (AND cableada).

Se requiere una resistencia externa, denominada de “Pull-up”, para obtener el nivel alto. El valor de Rpull-up es un

compromiso entre velocidad, disipación y fanout.

Valor típico: unos pocos Kohms.

Q3

Q2

RC=1,6k

VCC = 5 v

RE=1k

RB =4k

Q1V

I

VO

Pullup

VCC = 5 v


La salida triestado

Q3

Q2

D1

Q4

RC=1,6k RS=130 Ω

VCC = 5 v

RE=1k

RB =4k

VO

HAB

D

VI

HAB.

Q1

Si HAB=0vVB4=0,7v


La salida triestado

La salida triestado admite la conexión directa de varias salidas entre sí, en configuración de bus, activando sólo una de las puertas e inhabilitando las restantes. Varios dispositivos (A, B, C, D) pueden acceder a un bus bidireccional

(S) en un sistema computador.

Sólo la información de un dispositivo debe aparecer en la salida, mediante la correcta selección (a, b, c, d)


Niveles de tensión y margen de ruido TTL

“1” Lógico

No predecible

“0” Lógico

VIH max

VIH min

VIL max

VIL min

Entrada

5 V

0 V

2 V

0,8 V

VIH

VIL

“1” Lógico

“0” Lógico

No predecible

VOH max

VOH min

VOL max

VOL min

Salida

5 V

0 V

2,4 V

0,4 V

VOH

VOL


Niveles de corriente y fan-out

Fan-out entre 8 y 10

IOHmax= 16 mA

IOLmax= -400 µA

IIHmax= 1,6 mA

IILmax= -40 µA


Retardos de propagación

VsVe

Ve

t

Vs

tpHL tpLH

VsVe

Ve

t

Vs

tpHL tpLH

15ns8nstpHL

22ns12nstpLH

maxtyp

15ns8nstpHL

22ns12nstpLH

maxtyp

Circuitos Integrados TTL de prestaciones mejoradas


Subfamilias TTL: velocidad y potencia

TTL de bajadisipación

(1mW-33ns)

LTTL

TTL Schottky(20mW-3ns)

STTL

TTL de bajadisipación con diodosSchottky (2mW-10ns)

LSTTLTTL de baja

disipación con diodosSchottky mejorada

(1mW-4ns)

ALSTTL

TTL Schottkymejorada

(7mW-1,5ns)

ASTTL

TTL de alta velocidad

(4mW-3ns)

FTTL


Subfamilias TTL: no saturadas

Emplean transistores Schottky, que no se saturan en el estado bajo, debido a una unión Schottky entre colector y base del transistor.


Subfamilias TTL: velocidad vs potencia


Encapsulado comercial

Otras Familias bipolares: ECL e I2L


Lógica de Emisores Acoplados (ECL o Emitter Coupled Logic)

La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de

TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea

ECL se emplea en los supercomputadores CRAY, FUJITSU, NEC

Entre sus características relevantes están: Los transistores no se saturan

Existe poca diferencia entre los niveles lógicos de tensión


Lógica de Emisores Acoplados (ECL o Emitter Coupled Logic)

Q1

RC1

+VCC

Q2

RC2

-VCC

VREFInput

Output1 Output2

RE

VE


Conclusiones sobre ECL

ECL una familia lógica difícil para diseñar un sistema digital.

Debido a la velocidad con la que ECL funciona

Los estrechos márgenes de Ruido

La doble alimentación (positiva y negativa)

Es Costosa

Difícil de interconectar: las salidas no son compatibles con las entradas


Lógica de inyección integrada (Integrated Injection Logic ó I2L)

Q1Input

Output

I0

Q1 SaturadoInput=CA

Output=CC

I0

Input=CCOutput=CA

I0


Comparación de familias: niveles de tensión

Documents

Tema 5. Circuitos Digitales Integrados Comerciales. estimadores tecnológicos.pdf