35
Prozessorstruktur Ulrich Borchert

Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Embed Size (px)

Citation preview

Page 1: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Prozessorstruktur

Ulrich Borchert

Page 2: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Allgemeine Struktur

Prozessor

Core

Architektur

Page 3: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA-Prozessoraufbau

Beispiele Kurzbeschreibungen von PDA

1Intel® PXA270 Prozessor mit 624MHz • 128MB ROM • 128MB RAM • Windows Mobile 2003 Second Edition • CF- und SD/MMC-Slot • Transflektives 3.5"-TFT-Display mit 64k Farben • Auflösung: 240x320 • 802.11b WLAN/Bluetooth 1.2/IrDA/USB/Seriell • Abmessungen (HxBxT): 119.4 x 76.6 x 16.3 mm • Gewicht (inkl. Akku): 164.4g • 1440mAh Li-Ion-Akku

Page 4: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

2

Triband-Handy mit PDA-FunktionKein Simlock - sofort für jedes Handynetz nutzbarBetriebssystem: Windows Mobile 2003 für Smartphone2,2 Zoll Farb-Display: Auflösung 176 x 220, 65.536 Farben Email- & Messaging-Client, Internet Explorer, Java-fähigSynchronisation über ActiveSync (z.B. mit Lotus Notes, Outlook u.a.)Ausklappbare QWERTY-TastaturLeistungsstarker Lithium-Polymer-Akku: Standby bis 100 h, Sprechzeit bis 6 hProzessor: Intel XScale PXA262 (200 MHz) Hauptspeicher: 32 MB, Steckplatz für SD/MMC-KarteDeutsches MenüSchnittstellen: USB, Infrarot, GPRSMaße: 133 x 53 x 23 mm; Gewicht 145gInkl. Headset, Outlook 2002 OEM (engl.), Netzteil, USB-Kabel, AnleitungDeutsches PDF-Handbuch zum Download

Sierra Wireless VOQ Smartphone mit Microsoft Windows Mobile

Page 5: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Intel PXA255 300 MHz Prozessor, 32 MB ROM / 64 MB RAM, 240 x 320 Farb-transflektiver TFT, 65.536 Farben, SD/MMC Kartenslots, Bluetooth, Infrarot, USB 1.1, Lithium-Ion-Akku, Standby: bis zu 350 Std, Betrieb: bis zu 10 Std, Microsoft Windows Mobile Software 2003, 70,6 x 113,1 x 14,1 mm, 125 g

3

Page 6: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA

• Mit PXA wird nicht die CPU selbst bezeichnet sondern ein Modul das als vollständiger Kompaktrechner zu betrachten ist.

• Unterschiede ergeben sich aus dem jeweiligen Verwendungszweck.

• In diesem Modul integriert sind beispielsweise Multimedia- Erweiterungen, Steuerung der I/O Port oder auch das Powermanagement

Page 7: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 255

• Das 200polige Intel Xscale PXA255-Modul ist ein kompletter 32Bit RISC Rechnerkern im SO-DIMM (Small Outline Dual Inline Memory Module) Format von 67.6mm X 67.6mm mit einer Rechenleistung von bis zu 400 MIPS und einer Speicherausrüstung bis zu 128MB SDRAM und 128MB FLASH, die für Betriebssysteme und Anwendungen im Bereich Embedded Systems mehr als optimale Voraussetzungen schafft. Die 144polige Version unterliegt Einschränkungen, hier liegt der Schwerpunkt auf der Nutzung der I/O-Ports und Peripherie.

Page 8: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 255- Daten• Intel PXA255 CPU • 32Bit ARM-V5 Core mit 32+32kB Cache • 200-400MHz, 200-400MIPS • Memory Management Unit • DMA, Interrupt und SDRAM Controller • PCMCIA Controller, 2 Slots • MMC/SD-Card, 2 Karten • 1 x System Timer, 1 x RTC • Power Management • 5 serielle Ports: UART, IRDA, Bluetooth, I2S, AC97 • 2 x SSP/SPI Port • 1 x I2C Interface • 1 x USB 1.1 Client Port • 16-bpp LCD/TFT Controlle

Page 9: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 255- Blockschaltbild

Page 10: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 260 Familie

Beinhaltet

• ein 920 Kbs Bluetooth interface

• Cellular baseband interface für GSM Kommunikation

• USB Client (gewährleistet Datenaustausch mit PC)

• Storage Card support

• Low Power Management

Page 11: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 270 Familie- Blockschaltbild

Page 12: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 270 Familie-Daten (Auszug)

• Large Peripheral Set

USB Host/Client

USB OTG

4-bit SD I/O

MMC/SDCard

Memory Stick

USIM card interface

Keypad controller

  PCMCIA/CF

  ICP

•Enhanced LCD Controller

Page 13: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

PXA 270 Familie-Daten (Auszug)

• Enhanced LCD Controller

• Advanced Camera Interface

• Secure Solution (unterstützt Sicherheitsprotokolle wie SSL, IMEI, VPN

• Fast Access to Wireless Data

• Reduced Power Consumption(=Verbrauch)

Page 14: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Samsung

• Der Aufbau des Prozessor von Samsung (S3C14x Familie) gestaltet sich ähnlich der Intel Familie (Xscale)

Daher sind die Einsatzgebiete ähnlich

Page 15: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Entwicklung der Prozessorfamilien von Samsung

Page 16: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Beispiel S3C2410Blockdiagramm

Page 17: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Beispiel S3C2410Features(Core )

• (ARM926EJ-S CPU )

• 64-way set-associative cache with - I-Cache(16KB) and D-Cache(16KB) Write-through and Write-back cache operation MMU supports MS WinCE, LINUX, Palm OS and Symbian. Internal AMBA bus architecture

Page 18: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Beispiel S3C2410Features(System Manager )

• Little/Big-Endian support Address space : Total 1GB NOR/Strata Flash, ROM, SRAM, and SDRAM NAND Flash Bootloader

Page 19: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Beispiel S3C2410Features (Operating Conditions

Package )

• internal: 1.8V/2.0V External I/O : 3.3V Speed : [email protected] (3.0/3.3V memory interface) [email protected] (3.3V memory interface) Memory Interface : 3.0V/3.3V

• 272 FPBGA 14 x 14

Page 20: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Beispiel S3C2410Features (On Chip )

• Power management : Normal, Idle, Slow & Power-off 4-ch 16 bit PWM ( Pulse Width Modulation), & 1-ch 16-bit timer for OS RTC : 32.768 KHz, alarm interrupt GPIO :117 (multiplexed I/O) 3-ch UARTs 4 ch DMA Controllers 8-ch 10-bit A/D (Max. 500KSPS), including TSP Controller TFT LCD/STN LCD Controller (16bit, 640x480 maximum) 16-bit Watch-dog Timer 1-ch IIC-Bus Interface IIS-Bus Interface Screen Size: up to 640 x 480 2-ch SPI (Synchronous Serial I/O) SD Host/MMC (Multi Media Card) Interface USB Host/Device Interface (1-ch. dedicated host & 1-ch. selective host/device) - 2-ch USB Host Interfaces OR - 1-ch USB Host and 1-ch USB Device Interface (12Mbps) Debug & TEST NAND Flash Controller (4KB internal buffer) 24-ch external interrupts Controller (Wake-up source 16-ch)

Page 21: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Acer N 30

Microsoft Windows Mobile 2003 • Samsung S3C2410 Prozessor mit 266 MHz • 64 MB SDRAM • 32 MB ROM • 3.5" transflektives TFT LCD (65.536 Farben) mit 240x320 Pixel • SD/MMC Slot (SDIO) • IrDA • Bluetooth 1.1

Page 22: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Xscale

• XScale ist Intels Implementation der fünften Generation der ARM-Architektur basierend auf dem ARM-v5TE Befehlssatz ohne Gleitkomma-Befehle. Die XScale-Prozessorfamlie gehört zur Gruppe der RISC-Architekturen. Sie findet vor allem in PDAs, bei portablen DVD-Spielern und im Embedded-Bereich ihre Anwendungsbereiche.

Page 23: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Xscale

• Intel benutzte zunächst die Bezeichnung StrongARM, um damit ihre im Absatz einbrechende Linie von nicht mehr zeitgemäßen RISC-Prozessoren (i860 und i960) zu ersetzen. Der später kreierte Begriff XScale beschreibt nichts anderes als Intels Weiterführung von Prozessoren und Controllern der ARM-Linie.

Page 24: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Xscale-FamilienPXA210Der PXA210 war Intels Einstiegs-XScale, der für Mobilfunkanwendungen vorgesehen war. Er kam zeitgleich mit dem PXA250 im Februar 2002 auf den Markt und war mit 133 oder 200 MHz erhältlich.

PXA25x Die PXA25x-Familie besteht aus dem PXA250 und PXA255.Der PXA250 war Intels erste Generation von XScale-Prozessoren. Es gab die Auswahl aus drei Taktraten: 200 MHz, 300 MHz und 400 MHz. Er kam im Februar 2002 in der Chip-Version A heraus. Aber auch noch die zweite Version B war mit diversen Fehlern behaftet, die mit aufwendigen Bugfixes in der Software korrigiert werden mussten. Der Hauptunterschied war eine verdoppelte interne Bus-Geschwindigkeit (von 100 MHz auf 200 MHz) für schnelleren Datenaustausch und eine niedrigere Betriebsspannung (nur 1,3 V bei 400 MHz) zur Reduzierung der Leistungsaufnahme

PXA26xDie PXA26x-Familie besteht aus dem PXA260 und PXA261-PXA263.Der PXA260 ist ein Stand-Alone-Prozessor mit der gleichen Taktrate wie die PXA25x, aber das Gehäuse ist um 53 % kleiner.Die PXA261-PXA263 sind mit dem PXA260 identisch, aber haben zusätzlichen internen Speicher im Prozessor. 16 MB 16-Bit-StrataFlash-Speicher im PXA261, 32 MB 16-Bit-StrataFlash-Speicher im PXA262 und 32 MB 32-Bit-StrataFlash-Speicher im PXA263. Die PXA26x-Familie kam im März 2003 heraus.

Page 25: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Bulverde• PXA27x (Bulverde)• Die PXA27x-Familie (mit dem Codenamen Bulverde) besteht aus den PXA270- und PXA271-

PXA272-Prozessoren. Diese Familie ist ein riesiger Sprung in der XScale-Prozessor-Familie.• Den PXA270 gibt es in vier verschiedenen Taktraten (312 MHz, 416 MHz, 520 MHz und

624 MHz) und ist ein Stand-Alone-Prozessor ohne integrierten Speicher.• Der PXA271 kann mit bis zu 312 MHz oder 416 MHz getaktet werden und hat 32MB 16-Bit-

StrataFlash-Speicher und 32MB 16-Bit-SDRAM im gleichen Gehäuse.• Der PXA272 kann mit 312MHz, 416 MHz oder 520 MHz getaktet werden und hat einen

integrierten 64MB 32-Bit-StrataFlash-Speicher.• Intel hat bei PXA27x-Familie mehrere neue Funktionalitäten hinzugefügt:• Wireless SpeedStep: der Prozessor taktet sich automatisch herunter in Abhängigkeit von der

Rechenlast, um Strom zu sparen. • Wireless MMX: 43 neue SIMD-Befehle, die den vollen MMX-Befehlssatz enthalten und die

Ganzzahl-Befehle von Intels SSE-Befehlssatz zusammen mit einigen Befehlen, die einzigartig für den XScale sind. Sie werden verwendet, um die Geschwindigkeit beim Kodieren und Dekodieren von Multimedia sowie bei Spielen zu steigern.

• Die PXA27x-Familie wurde im April 2004 auf den Markt gebracht. Zusammen mit der PXA27x-Familie hat Intel den 2700G-Embedded-Graphik-Co-Prozessor herausgebracht

Page 26: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Neuste Generation von Xscale• PXA29x (Monahans)• XScale Monahans PXA29X SODIMM-Modul• Im August 2005 hat Intel den Nachfolger des Bulverde PXA270 Prozessors mit

dem Codenamen Monahans vorgestellt. Der neue Monahans Prozessor wurde mit 1.25 GHz betrieben. Intel gab eine Leistungssteigerung von 25 % gegenüber dem Bulverde Prozessor an (800 MIPS für den 624 MHz PXA270 Prozessor gegenüber 1000 MIPS für den 1,25 GHz Monahans). Der angekündigte Nachfolger des 2700G Grafikprozessors mit dem Codenamen Standwood wurde von Intel abgekündigt. Einige Merkmale des Standwood Grafikprozessors sind bereits in den Monahans Prozessor integriert. Bei Bedarf an zusätzlicher Grafikfunktionalität empfiehlt Intel den Einsatz von Fremdprodukten, wie etwa die Nvidia GoForce Chip-Familie.

Page 27: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM1

• ARM = Acorn Risc Machine

• Völlig neue Architektur (kein Intel Plagiat)

• Basierend auf einem Konzept von Berkeley/Stanford

• Die Entwicklung des ARM1 begann 1983

• Marktreife erlangte er 1985. Getaktet mit einer Frequenz von 4 MHz.

Page 28: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM2

• Der ARM2 kam 1987 auf den Markt

• Betrieben mit 8 MHz war er bei annähernd gleicher Taktung 8 mal schneller als die Konkurrenten Commodore Amiga und Atari

• Er besaß ca. 25000 Transistoren

Page 29: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM3

• 1989 kam der ARM3 auf den Markt• Neu war die Taktung mit 20 MHz und ein 4Kb

großer Cache• Durch den großen wirtschaftlichen Erfolg der

Prozessoren schloß Acon sich mit Apple und VLSI Technology zu einen Joint Venture Unternehmen zusammen (Advanced RISC Machines Ltd.)

• Zu den Lizenznehmern gehören IBM, 3Com, Toshiba, Intel, Infineon, Motorola und Philips

Page 30: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM6-10

• 1991 ARM6 volle 32 Bit Adressierung• 1993 ARM7 weitere eingebaute Funktionen und

ein on board Memory Controller• 1995 ARM 8• 1997 ARM 9 größere Pipeline und getrennter

Datenbus und separate Caches• 1998 (anderen Angaben nach erst 2000) ARM10

mit SOC (Second Order Condition = Bedingung zweiter Ordnung) Integration

Page 31: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM11 und ARM12

• 2002 ARM11

• 2005 ARM12 Beiname Cortex

Page 32: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM Plattformen

Es werden 3 Betriebssysteme unterstützt:• Microsoft WinCE oder Pocket PC• ARM Linux (scaled down Linux)• EPOC (UK-Variante von Psion OS)Seit 1998 verwendet Microsoft diese RechnerarchitekturIntel ist seit Mitte 2000 Lizenznehmer von ARM. Nutzt aber in seinen Prozessoren das Intel Power- Management, einen größeren Cache und verwendet neuere Herstellungstechnologien

Page 33: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM Befehlssatz

Die ARM-CPU verfügt über einen 3-Register Befehlssatz, alle arithmetisch/logischen Befehle akzeptieren also ein Zielregister und zwei Operandenregister. Sie kennt 3 Kategorien von Befehlen:

• Befehle zum Zugriff auf den Speicher (Load/Store)

• arithmetische oder logische Befehle auf Werte in Registern

• Befehle zum Ändern des Programmflusses (Sprünge, Subprogrammaufrufe)

Page 34: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

ARM-RegistersatzDie meisten RISC Rechner haben einen erweiterten Registersatz so auch die ARM CPU. Dem Programmierer stehen 15 „general purpose“-Register zur Verfügung (r0–r14), wobei im Register r13 standardmäßig der Stackpointer gehalten wird und das Register r14 als „Link Register“ benutzt wird, in welchem die Rücksprungadresse bei Prozeduraufrufen (mit BL „branch with link“) gespeichert wird, um später zurück in den Programmzähler geschrieben zu werden (Rückkehr zum aufrufenden Programmcode). Das Register r15 fungiert als Programmzähler (Program Counter, PC). Zusätzlich zu diesen direkt veränderbaren Registern gibt es das Status Register (CPSR, Current Program Status Register), welches die Statusbits und andere Informationen, wie z. B. den momentanten Ausführungsmodus, enthält. (Quelle:Wikipedia)

Page 35: Prozessorstruktur Ulrich Borchert. Allgemeine Struktur Prozessor Core Architektur

Ende