12
Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Embed Size (px)

Citation preview

Page 1: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Page 2: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

• Distribuição dos componentes em relação ao encapsulamento.

Page 3: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

RISC (Reduced Instruction Set Computer)Computador com um Conjunto Reduzido de Instruções

Favorece um conjunto REDUZIDO de instruções com tempo de execução praticamente igual.

CARACTERÍSTICAS• Conjunto reduzido e simples de instruções;• Formatos simples e regulares de instruções;• Opera sempre em registros;• Modos simples de endereçamento à memória;• Uma operação elementar por ciclo máquina;• Uso de pipeline.

Page 4: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

CISC (Complex Instruction Set Computer)Computador com um Conjunto Complexo de Instruções

Executa centenas de instruções complexas diferentes sendo, assim, extremamente versátil.

CARACTERÍSTICAS• Conjunto grande de instruções complexas;• Grande armazenamento de informações no próprio processador;• Reduzir o tamanho do código executável;• Impossibilidade de se alterar alguma instrução composta para se melhorar o desempenho.

Page 5: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Largura de banda (quantidade de bits que podem ser transmitidos ao mesmo tempo)

8 bits, 16 bits, 32 bits, 64 bits, etc

Velocidade da transmissão(em bits por segundo)

10 bps, 100 Mbps, 1 Gbps, etc

CONJUNTO DE LINHAS DE COMUNICAÇÃO QUE PERMITEM A INTERLIGAÇÃO ENTRE DISPOSITIVOS

DESEMPENHO

Page 6: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Barramento do processador : Utilizado pelo processador internamente e para envio de sinais para outros componentes da estrutura computacional.

Barramento de Cache:Dedicado para acesso à memória cache do computador.

Barramento de memória:Responsável pela conexão da memória principal ao processador.

Barramento de Entrada e Saída:Conjunto de circuitos e linhas de comunicação que se ligam ao resto do PC. Possibilitam a expansão de periféricos e a instalação de novas placas no PC.

Page 7: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Assegurar que cada processo (aplicação) tenha o seu próprio espaço de endereçamento;

Impedir que um processo utilize um endereço de memória que não lhe pertença;

Possibilitar que uma aplicação utilize mais memória do que a fisicamente existente.

Page frames: Armazenamento de instruções e dadosBuffer: Tabela com os últimos endereços virtuais e seus

respectivos endereços físicos

Page 8: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

ROMMemória não-volátil que só pode ser gravado/alterada uma única vez. PROM (Programmable Read-Only Memory)

EPROM (Erasable Programmable Read-Only Memory)

EEPROM (Electrically-Erasable Programmable Read-Only Memory)

EAROM (Electrically-Alterable Programmable Read-Only Memory)

Flash CD-ROM, DVD-ROM e afins

Page 9: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

RAMMemória volátil e rápida de gravar.

DRAM (DYNAMIC RANDOM-ACCESS MEMORY - RAM DINÂMICA)

SRAM (STATIC RANDOM-ACCESS MEMORY - RAM ESTÁTICA)

MRAM (MAGNETORESISTIVE RANDOM-ACCESS MEMORY - RAM MAGNETO- RESISTIVA)

Page 10: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Interrupções permitem aos processadores responderem a eventos paralelos.

Processadores permitem que processos dispararem interrupções de software (traps).

Assim, implementa-se uma multitarefa cooperativa.

O processador pára de fazer o que está fazendo para atender o dispositivo que pediu a interrupção.

Pedido de interrupção

(IRQ)

Rotina de serviço de interrupção

(Interrupt handler)

Armazenamento em tabelas na Memória

RAM

Page 11: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Locais temporários onde as informações e dados são armazenados, na CPU, antes e

depois de serem processadas/interpretadas.

Page 12: Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon

Tenham todos uma ótima tarde