Koncept domena informacija
LOGIKA KOLA
VRSTE LOGIKIH SISTEMA
- Sa pozitivnom logikom- Sa negativnom logikom
TEHNOLOGIJE REALIZACIJE
- Bipolarna- Unipolarna
FAMILIJE LOGIKIH KOLA
Diodna logika kola DLOtporno-tranzistorska logika
RTLDiodno-tranzistorska logika DTLLogika kola sa direktnom spregom
tranzistora DCTLTranzistorsko-tranzistorska logika TTLLogika kola
sa emiterskom spregom tranzistora ECL ili ECTL ili CMLIntegrisana
injektorska logika IILMOS logika kolaCMOS logika kola
SPECIFINI LOGIKI SISTEMI
Logika niskih nivoa LLL (Low Level Logic)Logika visokih nivoa
HLL (High Level Logic)Logika visokog praga provodjenja HTL (High
Threshold Logic)
OPTE KARAKTERISTIKE LOGIKIH KOLA
Logika stanja - V(0), V(1) i HZLogika amplituda i prelazna
oblast V(1)-V(0)=DVDirektivnostFaktor grananja ili faktor
opteretljivosti (logiki kapacitet kola)Karakteristika
kvantizacijeKarakteristika prelaznih stanjaLogiko kanjenje i
disipacijaMargine smetnji F(1)=VIV-VUV F(0)=VUN-VINFaktor dobrote
(proizvod logikog kanjenja i disipacije kola ns x mW=pJ)
Margine umova i logiki nivoi TTL familije
Margine umova i logiki nivoi CMOS familijeDiodna logika kola
NI kolo u DTL tehniciNILI kolo u DTL tehniciOsnovna
konfiguracija NI i NILI kola u DTL tehniciYY
Integrisano NI kolo u DTL tehnici sa ulazom za proirenjeY
IpModifikovano NI kolo sa poveanim faktorom grananjaPrenosna
karakteristika modifikovanog NI DTL kola
MSdMSgVu(0)Vu(0)maxVu(1)minVu(1)
Ni kolo u DTL tehnici sa poveanim marginama smetnji HTL (High
Threshold Logic) tipa
Paralelovanje DTL kola
iano IIrcIrcIpZ=A1B1 A2B2
Principijelna ema NI kola u TTL tehniciVieemitorski
tranzistor
Standardno integrisano NI kolo u TTL tehniciNI kolo sa dinamikim
optereenjem i poveanom radnom brzinom
NI TTL kolo sa poveanim marginama uma
Odziv logikog NI TTL kola na impulsnu pobudu na ulazima A i
BPrenosna karakteristika standardnog dvoulaznog NI TTL kola sa
dinamikim optereenjem i poveanom radnom brzinom
Brzo NI kolo
TTL NILI koloTTL I kolo
TTL NI kolo sa otvorenim kolektorom (Open Collector)
Trostatiko TTL NI kolo
Trostatiko TTL NI kolo sa ulazima zatienim od pozitivnih i
negativnih prenapona
Vrlo brzo STTL kolo (Schottky TTL)Schottky tranzistor
ALS TTL NI KOLOECTL LOGIKA KOLA
IeOsnovna konfiguracija kola u ECTL tehniciPraktina realizacija
ECTL kola
Uticaj negativnog napajanja ECTL kola na um
h11e =1k, h21e =100
Nain sprezanja TTL sa ECTL kolima
Nain sprezanja ECTL sa TTL kolimaDCTL LOGIKA KOLA
Dobre osobine:- Rad sa malim naponima napajanja- Velika gustina
pakovanja u bipolarnoj integrisanoj tehniciLoe osobine:- Mala
logika amplituda- Male margine umova- Mala brzina rada zbog dubokog
zasienja TR-aNMOS LOGIKA NMOS invertor sa fiksnimoptereenjem u kolu
drejnaNMOS invertor sa zasienim aktivnim optereenjemNMOS invertor
sa nezasienim aktivnim optereenjem
NMOS invertor sa opteretnim NMOS tranzistorom sa ugradjenim
kanalom Vgg>Vdd+Vt2Prenosne karakteristike NMOS invertora za
razliite vrednosti fiksnog optereenja u kolu drejnapri Vdd=5V
Prenosne karakteristike NMOS invertora sa zasienim aktivnim
optereenjem za razliite vrednosti Kr pri Vdd=5V
Prenosne karakteristike NMOS invertora sa nezasienim aktivnim
optereenjemza razliite vrednosti Kr pri Vdd=5V i Vgg=7V
Prenosne karakteristike NMOS invertora sa NMOS tr-om sa
ugradjenim kanalom kao aktivnim optereenjem za razliite vrednosti
Kr pri Vdd=5V
Realizacija NILI i NI kola u NMOS tehniciDvoulazno NILI
koloDvoulazno NI koloCMOS INVERTORPrenosna karakteristika CMOS
invertora sa gornje slikepri VTO= +/- 1V, Kr=1 i Kr=0.4CMOS
invertor
Vreme kanjenja opadajue i rastue ivice izlaznog impulsa CMOS
invertoraKada se ulaz kola CMOS invertora, optereenim na izlazu
kapacitivnim optereenjem CT, pobuuje povorkom pravougaonih impulsa
sa jednakim trajanjem impulsa i pauze, energija koja se predaje
kondenzatoru u toku jedne poluperiode i potom disipira na
tranzistoru iznosi
CTV2DD/2
Srednja snaga disipacije CMOS invertora data je izrazom
Za f=1MHz (frekvencija povorke pravougaonih ulaznih impulsa)
VDD=5V (napon napajanjainvertora) i CT=0.5pF (koncentrisana
parazitna kapacitivnost na izlazu CMOS invertora) je
CMOS NILI koloCMOS NI kolo
Trostatiki CMOS invertor
Bilateralni CMOS prekida (transmisioni gejt)
PRAKTINA REALIZACIJA ZATITNIH DIODNIH KOLA
DVOSTRUKO BAFEROVANO NI KOLO IZ FAMILIJE 74C SA POVEANIM
STRUJNIM KAPACITETOM I BRZINOM RADA POBOLJANA CMOS LOGIKA KOLA
Trostatiki CMOS neinvertujui bafer
