of 56 /56
Komponente Komponente digitalnih digitalnih sistema sistema Kombinacione komponente Sekvencijalne komponente Konačni automati Memorijske komponente Staza podataka

Komponente digitalnih sistema - es.elfak.ni.ac.rses.elfak.ni.ac.rs/ams/Materijal/3_ Komponente_1.pdf · Demultiplekser •Jedinstveni ulaz usmerava na izlaz izabran selekcionim ulazima

  • Author
    hakien

  • View
    224

  • Download
    0

Embed Size (px)

Text of Komponente digitalnih sistema - es.elfak.ni.ac.rses.elfak.ni.ac.rs/ams/Materijal/3_...

KomponenteKomponente digitalnihdigitalnihsistemasistema

Kombinacione komponenteSekvencijalne komponente

Konani automatiMemorijske komponente

Staza podataka

Arhitektura mikrosistema

Standardne digitalne komponente (moduli) Obavljaju funkcije za koje je uoeno da su korisne za

veliki broj razliitih primena Dostupne su u vidu integrisanih kola ili bibliotekih

komponenti i kao takve spremne za direktnu ugradnju u sistem koji se projektuje

Kombinacione i sekvencijalne komponente

Arhitektura mikrosistema

Standardne digitalne komponente (moduli)

Kombinacione komponente izlazne vrednosti zavise iskljuivo od tekuih

(trenutnih) ulaznih vrednosti. Nakon svake promene ulaznih vrednosti, na izlazu se

javljaju nove izlazne vrednosti sa kanjenjem t koje je neophodno da bi se izraunao novi rezultat.

Ne poseduju osobinu pamenja Aritmetike i logike operacije, kodiranje i dekodiranje

podataka, reorganizaciju podataka ...

Arhitektura mikrosistema

Standardne digitalne komponente (moduli)

Sekvencijalne komponente Sadre memorijske elemente, kao to su le

kola i flip-flopovi. Izlazne vrednosti zavise ne samo od tekuih

ve i od prethodnih ulaznih vrednosti Registarske komponente

prihvatni, pomeraki i brojaki registri memorijske strukture (RAM, FIFO, stek) staze podataka i upravljake jednice

Arhitektura mikrosistema

Kombinacione komponente Sabira sa rednim prenosom Sabira/oduzima Logika jedinica. ALU Dekoder Multiplekser Demultiplekser Koder Komparator Pomera ROM PLA

Arhitektura mikrosistema

Sabira sa rednim prenosom

FA

xi yi

cici+1

si

Arhitektura mikrosistema

Sabira/oduzima

Primer vie-funkcionalnog kola

Arhitektura mikrosistema

Logika jedinica

Primer logike operacije0100101001

OR OR 10011100111101111011

Logike operacije se obavljaju po bitovima - nema prenosa izmeu bitskih pozicija

Arhitektura mikrosistema

Logika jedinica Postoji 16 razliitih logikih operacija:

f7f6f5f4f3f2f1f0 f15f14f13f12f11f10f9f8yixi

10101010 1010101000

11001100 1100110010

11110000 1111000001

00000000 1111111111

m0

m1

m2

m3

S0

S1

S2

S3

S0S1S2S3

si

LU

xi yi

Arhitektura mikrosistema

Logika jedinica

Arhitektura mikrosistema

Aritmetiko-logika jedinica (ALU)

Vie-funkcijsko, kombinaciono kolo koje moe da obavi bilo koju od vie razliitih aritmetikih i logikih operacija nad parom b-bitnih operanada

Broj i sloenost operacija podranih od strane ALU zavise od konkretne realizacije

Tipine aritmetike operacije: sabiranje, oduzimanje, inkrementriranje i dekrementiranje (zasnovane na sabiranju)

Tipine logike operacije: OR, AND, XOR, NOT

Arhitektura mikrosistema

Aritmetiko-logika jedinica (ALU)(jedan nain realizacije)

LE - logiki ekspanderAE - aritmetiki ekspander

AE

x3 y3

FA

f3 f2

c3

f1 f0

LE

a3 b3

x2 y2

FAc2

a2 b2

x1 y1

FAc1

a1 b1

x0 y0

FA c0

a0 b0

c4

AELE AELE AELE

Logike operacije: Obavljaju se u LE pri Y = 0

Aritemtike operacije: X=A, B se modifikuje u AE i sabira sa A.

Arhitektura mikrosistema

Aritmetiko-logika jedinica(primer 4-bitne ALU)

AE

x3 y3

FA

f3 f2

c3

f1 f0

LE

a3 b3

x2 y2

FAc2

a2 b2

x1 y1

FAc1

a1 b1

x0 y0

FA c0

a0 b0

c4

AELE AELE AELE

Aritemetike operacije

Arhitektura mikrosistema

Aritmetiko-logika jedinica(primer 4-bitne ALU)

Aritmetiki ekspander

Arhitektura mikrosistema

Aritmetiko-logika jedinica(primer 4-bitne ALU)

Logike operacije

Arhitektura mikrosistema

Aritmetiko-logika jedinica(primer 4-bitne ALU)

Arhitektura mikrosistema

Dekoder Dekoder n-u-2n Svaka n-bitna ulazna kombinacija

aktivira tano jedan od 2n izlaz

Dekoder 1-u-2

Dekoder 2-u-4

Arhitektura mikrosistema

Dekoder Sa invertovanim izlazima

Realizacija prekidakih funkcija pomou dekodera

ILI ILI

Arhitektura mikrosistema

Koincidentno dekodiranje- realizacija velikih dek. mrea -

Dekoder 8-u-16 pomou dekodera 4-u-16

Bira 1 od 16 grupa od po 16

izlaza

Bira 1 izlaz iz grupe

Arhitektura mikrosistema

Koincidentno dekodiranje

Arhitektura mikrosistema

Hijerarhijsko dekodiranje

Dekoder 4-u-16 pomou dekodera 2-u-4

Arhitektura mikrosistema

Hijerarhijsko dekodiranje

Dekoder 3-u-8 pomou dekodera 2-u1

Arhitektura mikrosistema

Multiplekser Digitalni preklopnik

Vrednost selekcionih ulaza odreuje (tj. bira) jedan od ulaza ija se vrednost, u datom trenutku, prenosi na izlaz

mux

Mux 2-u-1

Arhitektura mikrosistema

Multiplekser Mux 4-u-1

Arhitektura mikrosistema

Multiplekser Mux 8-u-1 pomou mux 2-u-1

Arhitektura mikrosistema

Multiplekser Mux 2xm-u-m

mux

2xm

-u-m

Arhitektura mikrosistema

Multiplekser Realizacija pomou dekodera i logikih kola

Y

D7 D6 D5 D4 D3 D2 D1 D0

S2 S1 S0 Y

0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7

S0

S1

S2

Arhitektura mikrosistema

Multiplekser Realizacija pomou dekodera i tro-statikih bafera

D0

D1

D2

D3

Dekoder3 2 1 0

S0S1

S1 S0 Y

0 0 D00 1 D11 0 D21 1 D3

Arhitektura mikrosistema

Demultiplekser Jedinstveni ulaz usmerava na izlaz izabran

selekcionim ulazima

Realizacija pomou dekodera

Arhitektura mikrosistema

Mux + Dmux = vremenski multipleks

Arhitektura mikrosistema

Binarni koder Binarni koder 2n-u-n

Na izlazu se generie se n-bitni binarni broj koji ukazuje na indeks ulaza ija je vrednost 1.

Aktivan najvie jedan ulaz Funkcija suprotna funkciji dekodera

Arhitektura mikrosistema

Binarni koder

Koder 4-u-2

Arhitektura mikrosistema

Binarni koder

Primer primene

0 1 2

345

6

7 y2

y1

y0

w0w1w2

w3w4w5w6w7

y2

y1

y0

Arhitektura mikrosistema

Prioritetni koder Prevazilazi ogranienje binarnog kodera da

najvie jedan ulaz sme biti aktivan Svakom ulazu je dodeljen prioritet, a izlaz

kodera, interpretiran kao binarni broj, ukazuje na indeks aktivnog ulaza najvieg prioriteta.

Najnii prioritet

Najvii prioritet

Aktivan je barem jedan ulaz

Arhitektura mikrosistema

Prioritetni koder

Princip realizacije

Arhitektura mikrosistema

Prioritetni koder Hijerarhijska realizacija - prioritetni koder 8-u-1 pomou kodera 2-u-

1 i multipleksera

Arhitektura mikrosistema

Prioritetni koder

Primer primene - izbor signal prekida

prio

ritet

ni k

oder

4-

u-2

Arhitektura mikrosistema

Komparator magnitude Univerzalni komparator

Poredi dva n-bitna pozitivna cela broja X i Y i generie tri binarna rezultata:

G (X>Y), E (X=Y) L (XY

X

Arhitektura mikrosistema

Komparator magnitude

4-bitni komparator

Arhitektura mikrosistema

Komparator magnitude

8-bitni komparator pomou 4-bitnih komparatora

Arhitektura mikrosistema

Komparator magnitude

Komparator pomou sabiraa (oduzimaa)

5- 7

0101- 0111

0101+ 10010 1110

X < Y

7- 5

0111- 0101

0111+ 10111 0010

X > Y

5- 5

0101- 0101

0101+ 10111 0000

X = Y

X:Y:

n-bitni sabira

y1 y0

c0c4 1

y3 y2x1 x0x3 x2

E (X=Y)

L (XY)

Arhitektura mikrosistema

Iterativna komparatorska mrea4-

bitn

i ko

mpa

rato

r

Ako je X=Y, odluivanje se preputa narednom (viem) modulu

Arhitektura mikrosistema

Hijerarhijska komparatorska mrea

>

=inace

lgjeakoG

01

=

=inace

lgjeakoE

01