F

výsledky

Pridelovanie instrukcii na vykonanie

Distribučná sieť

Pole procesorov

Arbitracna siete

Pamäť inštrukcii

Prideľovanie výsledkom inštrukciám

Výber a príprava týchto inštrukcií

Klasifikácia podľa spracúvaných informácií univerzálne počítače signálové počítače (DSP digital signal procesing) jazykové procesory databázové počítačové systémy

Klasifikácia podľa spôsobu riadenia- počítače riadené tokom inštrukcií

o control flowo program

- Počítače riadené údajmio data flow

o Data driven Platné údaje na výstupe voľný výstup

Pamat programov a udajov

Procesor

Pamat programov

Procesor

Pamat udajov

Počítače riadené požiadavkami- demand driwen

Rozdelenie podľa spôsobu pamatania programov a udajov

Princetonska archytektura

Harvadrská

D

BC

A

E

Tok požiadaviek

Tok údajov

Uo Max

Ui MaxU

0 1 0t

Zakazane pasmo

Y1X1

Lopamäť

2 Logická úroveň a stavba Počítačových systémov

2.1 Logické obvody- dvojhodnotové premenné

= Log 0 –fals-low-L

=log 1 – true – high –H

Zobrazenie

X={(000)(001)(010) (011) (100) (101) (110) (111)}

Y={(00) (01) (10) (11)}

- vstupné slovo

- výstupné slovo

- Správanie obvodov

X

YnXn

X2Y

Vstupy

Vstupné kanály

Vystupy

Vystupné kanály

2m2n

f:X Y

- Štruktúra obvodov

1. Analýza štruktúra =>správanieNejednoznačná

2. Systém –správanie + logické členy-nejednoznačná

Kritériá optimálnosti Rýchlosť Cena

3. Simulácia- Funkčná - Časová

4. Diagnostika- Detekcia- Lokalizácia

Rozdelenie logických obvodov:

- podľa reakciea. kombinačnéb. sekundárne

- podľa činnosti v časea. asynchrónne b. synchrónne (synchronizačná premenná)

- podľa spôsobu implementácie:a. pevná funkciab. programovateľná funkcia

2.1.1 Kombinované logické obvody- asynchrónne- diskrétny dynamický systém

k obrazku hore ten s tymi kuceravymi zatvorkami

y1=f1(x1,x2,...,xu)

ym=fm(x1,x2,...,xu)

počet všetkých logických funkcíí = 22n

neuplne definovaná logická funkcia ~> X=(0 1),0,1

počet kombinácií vzrastie 32n

f : {0,1 }n→ {0,1 }

f : {0,1 }n→ {0,1 , x }

2.1.1.1 Spôsoby zápisu B funkcií

Boole (boolovské premenné) Pravdivostná tabulka

X1 X2 X3 Y1 Y2

0 0 0 0 0 X1 0 0 1 0 02 0 1 0 0 03 0 1 1 1 14 1 0 0 0 05 1 0 1 1 16 1 1 0 1 17 1 1 1 1 X

Číselný zapis„I“ →y1 = D(3,5,6,7)

„0“ →y1 = K(0,1,2,4)

„I“ →y2 = D(3,5,6(0,7))

„0“ →y2 = K(1,2,4(0,7))

Vektorový zápis y1 =(00010111)

mapový zápis mapa

o Karnaugh 2n štvorčekov Gray-ov cyklický kód

0 0 2 3 1 04 6 7 X 5 X

y1

0 0 20 31 1 040 61 7 1 5 1

- y1=x1 ∙ x2+ x1 ∙ x3+x2 ∙ x3

y2

0 X 20 31 1 040 61 7 X 5 1

1

&

Výraz- Logický výraz- Bulovský výraz[+, ,-]∙- Vyjadruje kedy ma hodnotu 1!- Všeobecne vyjadrenie susedov- y1=x1 ∙ x2 ∙ x3+x1 ∙ x2 ∙ x3+ x1 ∙ x2 ∙ x3+x1 ∙ x2 ∙ x3- y2=x1∙ x2 ∙ x3+x1 ∙ x2∙ x3+x1 ∙ x2 ∙ x3- 2s s-stupen konfiguracie

2.1.1.2 B funkcie s jednou Premennoun=1→22

n

→4

Y0=0 y1=1 Y2=X Y3=!(X)

2.1.1.3 B funkcie s doma premennýmin=2→22

n

→16

x1 x2 f 0 f 1 f 2 f 3 f 4 f 5 f 6 f 7 f 8 f 9 f 10 f 11 f 12 f 13 f 14 f 150 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 10 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 11 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 11 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

f 0=0 f 3=x1 f 5=x2 f 10=x2 f 12=x1 f 15=1

Logický súčin [And,A,I,AI]f 8=x1∙ x2

Logický súčet [Or,alebo]f 14=x1+ x2

1

&&

M2

M2

&

&

Negácia logického súčtu [Nor,ani] (Peircenova)f 1=x1 ∙ x2=x1+x2=x1↓ x2

Negácia logického súčinu [Nand](Seferova)f 7=x1+ x2=x1 ∙ x2=x1↑x2

Neekvivalentná (nerovnoznačná)[XOR]f 6=x1 ∙ x2+x1 ∙ x2=x1+x2

- Súčet Modulo 2- Suma modulo 2- Exclusive OR- Len dve vstupné premenné

Ekvivalencia (rovnoznacnost)[xnor]f 9=x1 ∙ x2+x1 ∙ x2=x1≡ x2

Inhibiciaf 2=x1 ∙ x2 –znabrana

x1∨→x2

f 4=x1 ∙ x2 –znabranax2∨→x1

1

1

Implikaciaf 11=x1+x2

x1→ x2

f 13=x1+x2 x2→ x1

n>2- Špeciálne funkcie

o Majoritná (n=5 Apollo aspoň 3 počítače museli mať rovnaký výsledok)o Prahová (Prah)o Symetrická

2.1.1.4 Boolovský výraz (b-výraz)- Retazec

o premenné a ich negácieo logické operátoryo zátvorky

Logický výraz – (a+b )|→ } ( x1 ∙ x2+x3 ) Booleanský výraz – a+ [bc ( a+cd )+ce ]¿- Čo je všetko výraz

1. Premenné2. Ak A je výraz tak aj Aje výraz3. Ak A a B sú výrazy tak aj A+B je výraz

2.1.1.5 Boolovská algebraDef: Booleanský výraz je šestica

B= {B(n) ,+, ∙,−,0 , I }

+, ∙ bitove operátory

B(n ) množina všetkých B-výrazov

−¿ Unarna operacia

0,1 – unárne operatory

Pre Booleansku algebru platia tieto ekvivalencie1. a+b=b+a komutatívnosť

a ∙b=b ∙a2. a+(b+c)=(a+b)+c –asociatývnosť

a ∙ (b ∙ c )=(a ∙b) ∙ c3. a ∙ (b+c )=a ∙b+a ∙ c-distributývnosť

a+b ∙c=(a+b ) ∙(a+c )!!!4. a ∙a ∙a…∙a=a

a+a+a…+a=a5. a+b+c=a ∙b ∙ c – demorganove pravidlá

a ∙b ∙ c=a+b+c6. a=a-pravidlo o zdvojenej negacií7. a+a=1- pravidlo o komplemente

a ∙a=08. a+1=1 – agresívnosť

a+0=0 9. a ∙1=a

a+0=a10. (a+b ) ∙ ( a+b )=b - spojovanie !!!

(a ∙b )+ ( a∙b )=b11. a+a ∙b=a - pohltenie

a ∙ (a+b )=a12. a+a ∙b=a+b !!!

a ∙(a+b)=a∙b

2.1.1.6 Normálne formy Boolovských výrazov- elementárny súčin - x1 ∙ x2 ∙ x3

o rád –počet počet písmen 3- Elementárny súčet - x1+ x2+x3

o Rád – 3

1. Disjunktívna (súčtová) normálna forma (DNF)

f =∑i

qi

Logický súčet

2. Konjugtíva normálna forma (KNF)

f =∏j

hj

Logický súčin

A. Úplná DNF (ÚDNF)-ÚKNF- Obsahuje súčiny (súčty) s r=n- JEDINÁ

- ÚDNF- y1=x1 x2 x3+x1 x2 x3+x1 x2 x3+x1 x2 x3- ÚKF- y1=(x1+x2+ x3)( x1+x2+x3 ) (x1+x2+x3)(x1+x2+x¿¿3)¿

ÚDNF f →demorgan

B. Skrátené formy Booleanských výrazov SDNF SKNF- JEDINÁ- Aplikácia pravidiel spojovania a pohltenia (všetkých možností) na ÚDNF ÚKNF- Vynímanie pred zatvorku z ÚDNF a ÚKND vzorcov- SDNF: y1=x1 x2+x2 x3+x1x3- SKNF: y1=x1+x3¿ ( x2+x3 ) (x1+x2)

C. Iredundantná DNF (IDNF) –IKNF- Nedá sa redukovať počas písania- Viacero IDNF (IKDF)

D. Minimálna DNF (MDNF) MKDF- Najmenší počet písmen zo všetkých- viacero

Príklad:

ÚDNF: g= x1 x2 x3+ x1 x2 x3+x1 x2 x3+x1 x2 x3+ x1 x2 x3+ x1 x2 x318

SDNF: g= x2 x3+x1 x2+x1 x3+x2 x3+x1 x2+x1 x312

IDNF: g= x2 x3+x1 x2+x1 x36

g= x2 x3+x1 x2+x1 x36

D

C

B

A M2&

1

11

&

2.1.2 Analýza logických obvodov- správanie + štruktúra logických členov

o FUNKCIE Mapy výraz...- JEDNOZNAČNÉ !!!

2.1.3 Syntéza logických kombinačných obvodov- Správanie sa + súbor typov logických členov (kritéria optimálnosti - (rýchlosť, cena,

diagnostikovaťeľnosť))= štruktúra- Nejednoznačnosť (možnosť vytvorenia veľkého množstva)

Postup:

- hľadá sa skupina výrazov, ktoré zodpovedajú danej skupine B-funkcií m>1- DNF(disjunktívne normálové formy) alebo KNF↓ MDNF !!

Algoritmizovateľné

2.1.3.1 vyjadrovania IDNF (IKNF) z mapy- Implikant funkcie → súčin (ma hodnotu 1 tam kde ma aj funkcia hodnotu 1)- Prostý implikant → súčin-

x1 x2 x3−nie je prostý implikant

x2 x3− je prostý implikant

- Implikant funkcie → súčet- Protý implikant → súčet

SDNF-Všetky PISKNF všetky PI

IDNF←MDFPravidelna konfigurácia

1. Obsahuje 2sštvorčekov s – stupeň konfigurácie 2. Každý štvorček v konfigurácií musí mať práve s susedných štvorčekov

Pokritie- Najmenej- Najväčšie- Každý bod pokryje aspoň jedenkrát

Príklad:MDNF:

f =x1 x4+x1 x3+x2 x3 x4 (7 )

f =x1 x4+x1 x3+x2x1 x3 (7 )

&

&

&

&

&

1

1

MKNF:

f=(x1+x3 ) (x1+x3+ x4 )(x1+ x2+x4) (8 )

f=(x1+x3 ) (x1+x3+ x4 )(x2+x3+x4) (8 )

Hľadanie minimálnej skupiny DNF:- Minimálny počet rôznych súčinov

f 1=x2x3+x1 x2x3+x1 x2 x3+x1 x2 x3f 2=x2 x3+x1 x2 x3+x1 x2 x3+x1 x2 x3

KNFNF OR/AND

PNFNF NOR/NOR

NF AND/NOR

NF NAND/AND

DNFOF AND/OR

SNFNF NAND/NAND

NF OR/NAND

NF NOR/OR

2.1.3.2 Zmiešané normálové formy+∙−¿ ↓ ↑Or and not NOR NANDDvojstupnové obvody (najrýchlejšie)

= negácia vstupných premenných

= neohraničený počet vstupov logických členov !!!

DNF KNF

Príklad:Poznámka: A=↓ A=↑ A

DNF : y=ab+cd+e →NF∧¿∨¿

SNF : y=(a↑ b ) ↑(c ↑d )↑e

´ab+c d+e=ab ∙ cd ∙ e

NF NOR/OR:

Poznámka: A+B=A ↓ B=A ∙B

y= (a↓b )+ (c↓d )+e

NF OR/NAND:

Poznámka: A ∙B=A ↑B=A+B

y= (a+b )↑(c+d)↑e

&

& &

KNF: y= (a+b )(c+d)e NF OR/AND

DNF: y= (a↓b )↓(c↓d)↓e

ND NAND/AND: y= (a↓b )↓(c↓d)e

NF AND/NOR: y= (a ∙b )↓ (c ∙d ) ↓e

1

1 1

1

1 &

2.1.4 Sekvenčné logické obvody- Synchrónne (h)- Asynchrónne

- S pevnou funkciou- S programovateľnou funkciou

STAV ← história

Správanie Konečný →DeterminovanýAutomat

2.1.4.1 Konečný automatDef: Pätica(šestica)

A=( X ,Y , p , v)

A=( X , S ,Y , p , v , s°)

X – množina vstupov

Y – množina výstupov

S – množina stavov

p – prechod funkcie

p :S× X →S

S= (SO , S1)

X=( XO , X1)

S× X ({S0 , X0 } {S0 , X1 } {S1 , X 0 } {S1, X1 })

v – výstupná funkcia

Moore v : S→Y

Mealy v :X × S→Y

s0 – výstupná funkcia

ySLOV

ySLOV

2.1.4.2 Spôsoby zápisu automatov1. Prechová tabuľka

Príklad 1:

S= {1,2,3 }

X={00,01,10,11}

Y= {0,1 }

p :S× X →S

v : S×X →S

Príklad 2: (Moore) – pomalší o krok

p :S× X →S

v : S→Y

S= {1,2,3,4 }

X={0,1 }

Y= {0,1 }

2. Prechodové grafy

Príklad 1:

Príklad 2.:

2.1.5 štruktúra syntéza synchrónnych sekvenčných obvodov

Model SSO:K- kombinačná časť SSO

P - pamäťová časť SSO

- Minimálny počet Prekladacích obvodov v „P“

X

Preklápacie obvody (synchrónne)

Vnútorný

1

0

1

10/1

01/1

01/1

00/011/0

1 2

3

00/0

10/0

X1/1

11/010/1

00/1

1/0 2/1

4/0 3/1

00

0

1

K

P

Y

Vonkajší

Preklápacie obvody (synchrónne)

Vnútorné premenné

1

1

- Minimálny počet logických členov v „K“- Maximálna operačná rýchlosť

2.1.5.1 Synchrónne preklápacie obvody-základ → asynchróny PO-SR

S - set

R - reset

S ∙R !¿

Q

PO−S R

funkcia správania sa

TS

R

Q

Q

pamatové

Q

1

1

S

R

Q

1

1

S

R Q

2.1.4.2 Spôsob zápisu automatov

Synchrónny PO-SR

synchrónny PO-D

Synchrónny PO-T

Q1

1

S

R

&

&

S

R

h

Q

TD

C

Q

Q

TT

C

Q

Q

Synchrónny PO-JK

Univerzálny

2.1.5.2 Postup pri syntéze SSOPO-SRPO-JKPO-TPO-D

A- Abstraktná syntéza!!!- Slovný opis správania sa ↓ ← Stavy

AUTOMAT

B- Štruktúrny syntézaAutomat +po+ Logické členy

↓Štruktúra K

TJ

KC

Q

Q

P

2.1.5.3 PríkladKontrolór kódu

PO-JK, NAND

Legálne 0,1,2,3,4,5

Nelegálne 6,4

x1 x2 x30 0 0 0

1 0 0 12 0 1 0

3 0 1 14 1 0 05 1 0 1

6 1 1 07 1 1 1

A. Abstraktný systém

- Definovanie stavovo graf ← Rozhodovací automat

S

X /0

0 /0

X /01/1

1/00 /0

KKx y

h

y=0

y=1

A

B C

S0=A

D

X XA B C 0 0

B D D 0 0C D D 0 1D

S= { A ,B ,C , D }

B. Štruktúra syntézya) Kódovanie stavov

o kódovanie nutných (stavových) premených (=PO)|s|≤2k min

kmin=?

|s|=4→kmin !¿2

φ : S→ {0,1 }k

- Kódovacia mapa:

A ... 00

B ... 10

C ... 11

D ... 01

Dvojitý ekvivalent:KK B

X X00 10 11 0 001 01 01 0 011 01 01 0 101 00 00 0 0

Mapy budiacich funkciík - map

n+k – premenných

Mapy výstupných funkcií Fk - map

n+k – premenných

y=z 1Z 2 x

Mapy budiacich funkcií

Z1=D1=¿

Z2=D2=¿

y=¿

PO-JK

Mapy budiacich funkcií PO:Inverzná prechodová funkcia PO

2k máp n+k premenných

z→ Z J K0→0 0 X0→1 1 X1→0 X 11→1 X 0

J K

0→0=¿ 0 00 ¿ ¿

X ¿

0→1=¿ 0 11 ¿ ¿

X ¿

1→0=¿ 1 10 ¿ ¿

1¿

1→1=¿ 0 01 ¿ ¿

0¿

NF ↑↑:

J 1=Z2

K 1=1

J 2=x+Z1→x ↑Z1

K 2=Z1

y=Z1 ∙ Z2 ∙ X →(Z ¿¿1↑Z2↑ X)↑¿

TJK

TJK

&

J

KC Z2

Z1J1

K 1

TJ

KC

J2

K 2

Z1Z2

X

&

&Z1

X

y

Hlavná pamäť

VSTUP VÝSTUP

Procesor

Prepojovacie kanály

3. Hlavné podsystémy digitálnych počítačov - Von Neuman – SISD

o Sériové – riadené tokom inštrukciío Jednoprocesorové počítače

3.1. Prepojovací systém počítača- Prepojenie jednotlivých častí počítača

o čítanie inštrukcií z pamätio čítanie údajov z pamätio zápis do pamätío ...

Prepojovacie kanály

Zbernice

- Nevýhoda naraz môžu komunikovať iba dvaja. Zbernicu dostáva ten s vyššou prioritou- Zariadenie musí byť pripravené na odpojenie zo zbernice- Vysielač – prijímač (master slave)

Procesor Hlavná pamäť Vstup Výstup

Zbernica počítača

Riadiaci signál

Trojstavové hradlá

3.1.1. Rozdelenia zberníc

- Rozdelenie podľa spôsobu riadeniaA. Single – masterB. Multi-master

V každom čase zbernicu riadi iba jedno zariadenie

- Podľa synchronizácie prenosuC. Synchronizované zbernice

Spoločný jeden zdroj synchrónnych impulzov Zariadenie s rovnakou rýchlosťou

D. Asynchrónne zbernice Zariadenia s nerovnakou rýchlosťou Čaká sa na prenos (ďalší údaj sa posiela až po dostaní správy o prijatí predošlého)

- Rozdelenie podľa časového multiplexuE. Multiplexové zbernice

Význam, druh prenášanej informácie sa mení s časomÚdajAdresaRiadiaca

F. Nemultiplexované zbernice

- Rozdelenie podľa tvaru prenášaných údajovG. Paralelné zbernice

Naraz sa prenáša viacbitový výraz Viac vodičov pravdepodobnosť poruchy Vysoká rýchlosť

H. Sériové zbernice Bit po bite Nižšia rýchlosť Vyššia spoľahlivosť

I. Sériovo paralelné zbernice Posiela viacero malých sérií, ktoré sa na konci spájajú

3.1.2. Štruktúra typickej počítačovej zbernice

- Charakteristika:o Paralelnáo Asynchrónnao Nemultiplexovaná

- Sekvencieo adresováo údajováo riadiaca

Adresová – adresy- Nadriadený generuje adresy

o procesoro DMA

- Pamäťová bunka- Vstupno-výstpné zariadenia

Údajová- Inštrukcie (HP→P)- Údaje (HP→P;P→HP)

Riadiaca- Povely – nadriadený

o (čítanie zápis)- Žiadosti – podriadený

o (pridelenie zbernice)

Signálové sledy- Časové priebehy

o Dodržaťo P – HPo P – VV

3.2. Základné koncepcie procesora

- Procesor o základná časť počítača (SISD)o Hlavná riadiaca autorita

- Inštrukciao Kód operácieo adresa operácie

HP- Hlavná Pamäť- program – postupnosť inštrukcií- výber inštrukcie z HP [PC] P-rogram C-ounter (programové počítadlo)- prenos informácie medzi podradenými časťami počítača

Podľa vykonávanej funkcie

- univerzálne procesory- problémovo orientované procesory

UP - číselné a nečíselne operácie- riadenie ostatných častí počítača- to tvorí program HP

inštrukčný súbor –„ÚPLNÝ“ – „BOHATÝ“

- CISC- RISC- NISC – bez inštrukcií riadiace slová NOVÉ

Dôležité činitele

- efektívnosť

- rýchlosť

POP:- Vykonávajú špeciálne funkcie- Programové prostriedky- Vstupno-výstupné procesory- Numerické koprocesory (386, 486)- Grafické procesory- Logické procesory

KO A

3.2.1. Hlavné časti procesora- operačná časť – operácie s operandmi- riadiaca časť

o vyber inštrukcieo dekódovanie inštrukcieo zabespečenie vzkonania RČ

3.2.1.1. Operačná časť procesoraa. Aritmeticko-logická jednotka (ALJ,ALU)

- Aritmetické- Logické- Iné

Sčítanieb. Registre zápisníková pamäťc. Komunikačné obvody

Medzi registrové obvody

3.2.1.1.1. Aritmeticko-logická jednotka- Operácia sčítanie- Operácia odčítanie- Operácia násobenie- Operácia delenie

Si

C i−1C i

a ib i

príznaky

operandy

Inštrukčné povelyinštrukcie

výsledky

OČ

RČ

operandmi

Paralelná dvojková ščítačka !!!

∑n

A

B

n

n

Vstupný prenos

C0///=0C=Sn

S

∑

Sériová dvojková sčítačka

Logické operácie- Funkčné jednotky

- Dvojfunkčná jednotka

.....

A ∑Z

B

S

TD

C

a i

b i

c i

c i−1

f

x y

z

n n

n

& 1

Mx

& 1

Mx

& 1

Mx

Multiplexor

Postupy- Aritmetické operácie- Násobenie a delenie 2n

- Posúvacie obvodyo logický posun

Vlavo vpravo

..........

.........

o kruhový posun Vľavo Vpravo

o aritmetický posun Vľavo Vpravo Okrem znamienka

....n nnn

nnnn

Údajové vstupy

Mx

F

F

0

1

RRiadiace vstupy

Mx

n

z

x

výber

Predikáty(príkazy)- Dvojhodnotové funkcie

o logické kombinačné obvody Nad jedným operandom

[=0;>0;<0; ...]

Príklad:

„=0“ P ( x )=1↔ x=0

Nad dvomi operandmi [x>y;x<y;x≤y;x=y;...]

Príklad:

P ( x , y )=1↔x= y

Prepojovacie obvody- Spájajú štruktúrne prvky operačnej časti

o medzi registrové prenosya. Multipexory a a demultiplexory

N

Z

V

C

Mz

Mz

Mz

1

1 0Mx

A B C D

0 10 1

X y

ALU

Z

R1

R2

M 3M 2

M 1

WRB WRC WRDWRA

DI - vstupný údajový kanál

DO - výstupný údajový kanál

Radiace vstupy ALJ

b. Zbernicové Vysielač

i. Prijímač 1ii. Prijímač 2

iii. ... Trojstravový radlo

RDC

A B DC

TMP 1 TMP 2

N

Z

V

C

X y

ALU

Z

R1

R2

DIRDA WRA RDB WRB WRC RDD WRD

Interná údajová zbernica

WRT1 WRT2

DO

3.2.1.2. Riadiaca časť procesora- Uskutočňuje

o výber inštrukcie → IRo dekódovanie inštrukcieo vykonávanie inštrukcie (operácia)o Riadenie okolia

Inštrukčný cyklus- 6 fáz1. Výber inštrukcie z pamäte – IF (instruction fetch)2. Dekódovanie inštrukcie – D (decode)3. Výpočet adresy operandu – OA (operand adress)4. Výber operandov (z pamäte, ...) – OF (operand fetch)5. Vykonanie operácie – EX (execution)6. Zápis výsledku (do pamäte, do vśtupného zariadenia) – S (store)

3.2.1.2.1. Formát inštrukcie- Inštrukcia → Príkaz pre procesor

Počet adries: nula adresové

Jedno adresové

Dvoj adresové

Inštrukčný cyklus- Procesory

o 1 formát (rovnaká dĺžka)o viac formátové

KO A

Kód operácie adresy

KO

KO A

KO A1 A2

KO PO A

3.2.1.2.2. Typy inštrukcií- Presunové inštrukcie

o presun údajov Register → register Register → memory Memory → register Register → InOut InOut → register Memory → memory InOut → memory Memory → InOut

- Výpočtové inštrukcieo aritmetické operácieo logické operácieo iné

- Skokové inštrukcieo podmienenéo nepodmienenéo skok do podprogramuo návrat z podprogramu

Zásobník → LIFO (last in first out) (FIFO opačne)- Riadiace inštrukcie

3.2.1.2.3. Spôsoby adresovanie operandovAdresovanie V inštrukcií V registri V pamäti

implicitné

Registrové operandZásobníkové Adresa OperandNepriame Adresa Operand

explicitnéPriame Adresa OperandNepriame Adresa 1 Adresa 2bezprostredné OperandRegistrové Adresa registra operandNepriame registrové Adresa registra Adresa OperandIndexové Adresa index. registra Index operandBázovo-regstrové Bázový register

Indexovy registerBázová adresa index

operand

3.2.1.2.4. Riadiaca časť pevnou funkciou- Synchrónny sekvenčný obvod

o Štruktúra

3.2.1.2.5. Mikroprogramovateľná riadiaca jednotka- synchrónny systém – vykonáva mikroprogram

Špecializovaný procesor ↓Postupnosť mikroinštrukcií

- zmeny mikroproramuo mikroprogamové emulácie

RA - register adresy mikroprogramu

RMI – register m inštrukcií

ARL – adresovacia a riadiaca logika

T – transformačná časť

Príznak - Kód logickej podmienky

RInštrukcie Príznaky externé signály

Povely pre operačnú časť a okolie

YX

ARL RA

Pamäť mikroprogramu

povel

T

RMIADM

Y

Xh1

h2

Interné povely

YY IAdresaPríznak

príznak Y

YY IAdresa 1Príznak Adresa 2

YDAdresa 1Príznak DAdresa 2H Y I

3.2.2. CISC, RISC a NISC procesory- Klasifikácia podľa inštrukčných súborov

o Procesory CISC (complex instruction set computer) 1970 – 1980 –drahá a pomalá pamäť Výkonné inštrukcie Princípy realizácie inštrukcie

1 inštrukcia = n mikroinštrukcii- Procesory RISC (reduced instruction set computer)

o do konca 80 rokovo operácie

Pamäť programu RISC ≅ 2 × pamäť programu CISC

Program Counter

Pamäť

Programu

Program Counter

Pamäť

Programu

Pamäť

Programu

ALJ

Pamäť

údajov

Program Counter

Pamäť

Programu

IR

Dekódovanie

ALJ

Pamäť

údajov

- Procesory NISCo riadiace slovo → bez dekódovania

Riadiace slová – 2÷3 x dlhšie ako inštrukcie ale každé riadiace slovo 2÷3 inštrukcií RISC

3.2.3. Zvyšovanie výkonnosti Procesorov Parameter Možnosti

o zdokonalenie technológie do 3,2GHz o zdokonalenie organizácie spracovania informácií

3.2.3.1. Výpočty v pohyblivej rádovej čiarke- Špeciálne procesory → Numerické koprocesory

3.2.3.2. Predvýber a predspracovanie inštrukcií- Zbernica – využitie → výber a dekódovanie

VYKONANÁ

VÝBEROVÁ

3.2.3.3 Prúdové spracovanie Inštrukcií

6 taktov spracúvania

3×6 =8 taktov

PC Pamäť údajov

ALJPamäť

programu

Univerzálny Koprocesor

pamäť

Numerický koprocesor

inštrukcie stav údaje

Inštrukcie údaje

FÁZA

IF D OA OF EX S

IF D OA OF EX S

IF D OA OF EX S

IF D OA OF EX S

1 takt

2 takt

3 takt

HAZARDY

HONFLIKTY

- Údajová nezávislosť- Riadiaca nezávislosť

3.2.3.3. Paralelné vykonávanie inštrukcií

- Údajová nezávislosť- Riadiaca nezávislosť

3.2.4. Prerušovací systém procesora- Prioritný → Externá udalosť- -operačný systém

Register žiadostí o prenesenie

IF D OA OF EX S1.

IF D OA OF EX S2.

Proces 1

Proces 2

Prerušenie

Počas procesu jedna prišla žiadosť na vykonanie procesu 2 (ktorý ma vyššiu prioritu)

Prerušenie procesu 1 vykonanie procesu 2

Po vykonaní pokračovanie v Procese 2

P0 ...P1 Pn

M 0 ...M 1 M n

Prioritný obvod

PA0

Register žiadostí o prerušenie

Maskovací register

Akceptované prerušenia

3.2.4.1. Klasifikácia prerušení- Podľa zdroja maskovacích signálov

A. Externé – „okolie“ procesora alebo počítača nesúvisia s práve vykonávaným programom

B. Interné – súvisia s práce vykonávaným programom- Podľa toho, kedy prerušenie môže nastať

A. Asynchrónné a. Súvisiace s vykonávanými inštrukciamib. Kedykoľvekc. Možno zakázať

B. Synchrónnea. Súvisia s vykonávaným programomb. Nemožno zakázať

- Podľa toho či preruš možno alebo nemožno zakázaťA. Maskovateľné

a. Externéb. Asynchrónne

B. Nemaskovateľnéa. Mimoriadne dôležité udalosti

- Pri synchrónnych prerušeniachA. Softvérové – špeciálne riadiace inštrukcie

B. Výnimka (exeption)Pri vykonávaní inštrukciíIF→ „KO neznámy“

Špeciálna adresa

3.2.4.2. Operácie prerušenia 6 krokov

1. Prijatie požiadavky na prerušenie- Udalosť

→ dokončenie práve vykonávanej inštrukcie

→ obsluha prerušenia2. Odloženie stavu procesora

- Zásobník – PC- Hniezdenie prerušaní

3. Zisťovanie zdrojov prerušenia- Prerušovací vektor adresa začiatočnej inštrukcie obslužného programu

4. Vykonanie obslužného programu prerušenia5. Obnovenie pôvodného stavu procesora6. Pokračovanie vykonávania prerušeného programu

3.3. Pamäťový podsystém počítača- Uloženie programov a údajov (práve používané i archivácie)

3.3.1. Hierarchická organizácia pamäťového podsystému počítača

3.3.2. Rozdelenie pamätí

Spôsob prístupu k informácií

1. Pamäte s primárnym prístupom – DAM (direct access memory) (RAM - Random Access Memory)

2. Pamäte so sekvenčným prístupom – SAM (Sequentila Access Memory)3. Pamäte s asociatívnym prístupom – CAM (Counter Access Memory)

- kľúč

- Využíva sa v cash

Možnosti čítania a zápisu

1. Pamäte pre čítanie a zápis – RWM (Read Write Memory)- Energeticky závislé- Energeticky nezávislé

2. Pamäte iba pre čítanie – ROM (Read Only Memory)

Procesor Pamäť

Registre Procesora

Vyrovnávacia pamäť CASH

Hlavná pamäť

Vonkajšie pamäťe

Rast kapacity Rast ceny Rast rýchlosti

kľúč

- Používateľ - Výrobca

3. Dĺžka uchovaného slova- Pamäte s bitovou organizáciou- Pamäte so slovnou organizáciou

o slabika (byte)4. Tvar prenášaných údajov

- Sériové pamäte- Paralelné pamäte (číta sa cele slovo naraz)

5. Organizácia pamäťových buniek- Polovodič- RWM

I. Statické pamäte –SRAM- Preklápací obvod

o TTLII. Dynamické pamäte – DRAM

- Parazitná kapacita

Obnovovanie obsahu (refresh)

3.3.3. Hlavná pamäť- Program- Údaje DAM RWM Statické / Dynamické – SRAM, DRAM Slovne organizované Paralelná

3.3.3.1. Pripojenie hlavnej pamäte k zbernici počítača (počítača)- Adresová- Údajová- riadiaca

sekvencia

Procesor

DC

XModul

K-1

Modul

Kn

AZÚZMRMW

Ú AÚ A

CSWROE

CSWROE

k

...

AM AVM

- DC – dekodér- -čip select- Output enable

3.3.3.2. Komunikácia procesora s hlavnou pamäťou- Signálové sledy

3.3.4. Vyrovnávacia pamäťRýchle Rýchle Pomalé

- CAM

Nekonzistencia Informácií (Udaj vo VP kopírovať hneď do HP)

- Zápis späť (copy-back) (až po tom ako sa riadok stane neaktuálny)- Zápis cez vyrovnávaciu pamäť (okamžité prepisovanie)- Výber riadku

o LRU (least recently Used) – riadok, ktorý bol najdlhší čas nepoužitýo LFU (least frekvently used)– najmenej často využívaný riadok

Adresová zbernica

Údajová zbernica

Memory Read

Memory write

Zápis čítanie

Platný údaj

Platná adresa

01

0

Procesor Vyrovnávacia pamäť

Hlavná

pamäť

CASH Riadok

Adresa údaj

kľúč Inštrukcia

Platný údaj

Platná adresa

Refresh Refresh

3.3.5. Vonkajšie pamäte- Archivácia- Prechodné uchovávanie informácií počas výpočtu- Častá komunikácia keď sa nezmestí cela operácia do HP

3.3.5.1. Diskové pamäte- magnetické - optické- opto-magnetické

Disky obsahujú aj viac diskov každý disk ma svoju hlavičku ktorá ho číta

DVD – špirála

3.3.5.2. Páskové pamäte- Magnetické

- Cievkové – SAM - Kazetové - RAM

Hlavná pamäť

Vonkajšia pamäť - RWM

- SAM

VV

- CD

Používané v PC 2 vrstvy

8 bytov a 1 paritný

Parita hovorí či je počet 1-notiek párny alebo ne

Pozdĺžna a priečna parita

3.3.6. Správy a ochrana hlavnej pamäte- Absolútna adresa – AZ- Fyzický pamäťový priestor – HP → FPP- Logický pamäťový priestor – Program + údaje → LPP- Rozpracovanie viacerých programov aby bol procesor stále využívaný- Potrebná správa pamäte

Potrebnosť správy pamäte:7. LPP > FPP

- Virtuálna pamäť → rýchla vonkajšia pamäť (pevná – HDD)8. Viac používateľov – viac programov v HP

- Dynamická relokácia (premiestňovanie údajov v čase)- Rôzne Absolútne adresy

9. Prístupové práva – najdôležitejšia operácia zápisu (zápis na nepovolenú časť pamäte) OCHRANA HW+SW jednotka memory management unit MMU

3.3.6.1. Virtuálna pamäťExistencia rýchlej vonkajšej pamäte

1) Segmentovanie2) Stránkovanie

10. Segmentovanie- Program a údaje

o rozdelenia bloky → Segmenty11. Segment – program12. Segment – podprogram13. Segment – údaje

Logická adresa ← program

Deskriptor: 1. Bázová adresa segmentu (base)

- Začiatok segmentu2. Veľkosť segmentu (limit)

- offset < Limit - ochrana 3. Atribúty (vlastnosti) segmentu (attributes)

a. Informácia o prítomnosti segmentu v HPb. Informácia o type segmentu (iba čítanie, čítanie a zápis)

FPP = LPP

Selektor posunutie

Logická adresa

offset

HP

Logická adresa

Tabuľka deskriptorov segmentov

c. Informácia o privilegovanej úrovni segmentu14. Adresa segmentu vo vonkajšej pamäti

Absolútna adresa → báza +posunutie

Relatívne adresovanie

Externá fragmentácia

15. StránkovanieHP – úseky s rovnakou dĺžkou → stránky (stránkové rámy)

Výpadok prúdu KONEC

HP HP