Click here to load reader

Keysight W1717 SystemVueハードウェア・デザイ ... すれば、VHDL/Verilog コードを生成できます。XilinxのVirtex-4-7 およびZynq7000 FPGA 用に、 SystemVue

  • View
    2

  • Download
    0

Embed Size (px)

Text of Keysight W1717 SystemVueハードウェア・デザイ ... すれば、VHDL/Verilog...

  • Keysight W1717 SystemVueハードウェア・デザイン・キット デジタル信号処理システムのアルゴリズムから実装まで

    Data Sheet

  • W1717 SystemVueハードウェア・デザイン・キット(HDK)は、W1461 SystemVueコア環境に追加するハードウェア・ デザイン・フロー・パーソナリティーで、通信システムや航空宇宙/防衛システムのデジタル信号処理(DSP)アルゴリ ズムの設計と検証を高速化します。システム設計やアルゴリズム開発でベースバンドモデルを短時間で作成して、RFモ デル、テスト機器、規格リファレンス、その他の信号や条件に対する性能をシステムレベルで検証できます。

    W1717 HDKではモデルベースのデザイン手法によってFPGAのプロトタイプを迅速に作成でき、これをメインストリー ムのデザイン/検証フローに容易に統合できます。さらに、論理合成可能な固定小数点モデルライブラリが付属し、基 本的なフィルターから現実的な通信用物理層デザインまで、さまざまなサンプルデザインが用意されています。

    概要

    図1. W1717ハードウェア・デザイン・キットは、固定小数点ライブラリ、VHDL/Verilogコード生成、およびインタフェースを 一般的なベンダーのツールとプラットフォームに追加します。

    システムレベル 浮動小数点

    固定小数点 アーキテクチャー

    RTLの 生成

    HDLコードの生成

    VHDL/Verilog 合成されたFPGAイメージ アクティブなシミュレーション接続

    RTL co-simラッパー

    アルデック Riviera-PRO

    Mentor Questa

    ModelSim

    ファイル階層、ライブラリ、 ビジュアライゼーション、デバッガー、 ポリモーフィックco-simモデル

    ベンダー IP、HQ合成

    Altera Quartus

    Stratix IV、V Cyclone IV

    Xilinx Vivado Virtex 4、5、6、7

    Zynq 7000

    GUIによるベンダーツールへの自動 ハンドオフ

    HIL

    ML-605(Virtex6) VC-707(Virtex7)

    Keysight T&M

    M9703A/B U5303A

  • 03 | Keysight | W1717 SystemVueハードウェア・デザイン・キット - Data Sheet

    主な特長

    デザインと検証の生産性

    SystemVueを利用して、システムレベルのモデル開発/検証をハードウェアのデザイン/検証フローに統 合できます。固定小数点シミュレーションライブラリにより、ターゲットを実装しなくてもハードウェア に類似した効果を予測して、論理合成可能な階層RTLレベルのビットトゥルーでサイクルアキュレートな Verilog/VHDLを生成できます。これにより実装への道筋が得られ、アルゴリズムから固定小数点、さらに、 RTL、ハードウェアのインスタンス化に至るまで、ポリモフィックなモデル・ベース・デザイン・フロー 向けの検証ラッパーを作成できます。SystemVueコア環境には、外部ハードウェア記述言語(HDL)シミュ レータやハードウェアとのコ・シミュレーション機能が標準で付属しています。

    図3. HDKの高速なハードウェア・デザイン・フローにより、性能と生産性が向上します。

    図2.

    ・ 固定小数点モデル ・ ビットトゥルー性能

    W1462

    ハードウェア・ デザイン・ キット

    ・ RTLコード生成 ・ ビットファイル

    ・ デバイスドライバー ・ ハードウェア・コ・シミュ レーション・テストベンチ

    Sy st

    em Vu

    e FP

    G A

    Ar ch

    ite ct

    W1717

    HDL シミュレータ

    FPGA/ ASIC HW

    アクティブな HIL/測定器

    デザイン 再利用

    フロー統合

    システム レベル検証

    高速 シミュレーション

    生産性

  • 04 | Keysight | W1717 SystemVueハードウェア・デザイン・キット - Data Sheet

    固定小数点デザイン

    アルゴリズムのデザイン/解析フローでは、信号処理アルゴリズムと固定小数点演算の専用ハードウェア をマッピングする作業が不可欠な場合があります。HDKに装備されているハードウェア・デザイン・パー ツを使用すれば、固定小数点システムの構築、シミュレーション、解析が行えます。下位レベルの論理エ レメントから、フィルターや高速フーリエ変換(FFT)などの高度な信号処理パーツまで、45種類以上の関 数ライブラリが用意されています。

    固定小数点と浮動小数点の相互変換パーツを使用して、固定小数点コンポーネントと他のSystemVueブ ロックを接続できます。ハードウェア・デザイン・パーツには、ダイナミックレンジ、オーバーフロー、 アンダーフローに関する情報を自動的に収集する機能もあります。これらのパーツを固定小数点解析テー ブルに表示すれば、システムを容易に最適化できます。

    SystemVue HDKは、規格に準拠したIEEE 1666 SystemC固定小数点データ型をサポートしています。

    図4. 固定小数点汎用プリミティブモデルを使用したサイクルアキュレートなLMS転置アダプティブフィルターの デザイン。

  • 05 | Keysight | W1717 SystemVueハードウェア・デザイン・キット - Data Sheet

    論理合成可能なHDLコードの生成

    SystemVueのHDLコード生成機能を使えば、スケマティックデザインからハードウェアへの移行 が容易になります。論理合成可能な固定小数点パーツのみを使用してSystemVueサブ回路を構成 すれば、VHDL/Verilogコードを生成できます。XilinxのVirtex-4-7およびZynq7000 FPGA用に、 SystemVueはクロックを構成してユーザーのHDLデザインをリセットする機能を備えており、さ らに、Vivadoプロジェクトのセットアップとビットファイルのダイレクト作成も可能です。また、 AlteraのCyclone IV/Stratix IV/Stratix V FPGA用にも、Quartus Ⅱプロジェクトのセットアップ とプログラミングファイルのダイレクト作成機能を備えています。

    シミュレーション

    VHDL/Verilogコ・シミュレーション

    SystemVue HDLコ・シミュレーション機能により、HDL、VHDL、Verilogで表現されたコンポー ネントを、他のSystemVueコンポーネントと同じスケマティックでシミュレートできます。この 統合機能により、デザインの柔軟性が向上し、HDL生成など、SystemVueの他の機能が補強され ます。

    また、HDLコ・シミュレーションでは、ユーザーの既存HDLコードをシステム・レベル・シミュレー ションに組み込んで、ローカルの論理合成可能な固定小数点プリミティブと統合できます。HDL コードジェネレーターが、ユーザーのHDLコードと他のハードウェア・デザイン・パーツを接続 して、デザイン全体のHDLコードを生成します。その後、Xilinx/Alteraの自動実装フローを実行し て、プログラミングファイルを作成します。

    通信製品のすべての部分を1つの統合環境でデザインできるので、複数のデザインチーム間の不整 合から生じるデザインエラーを防ぐことができます。HDLデザインを用いたコ・シミュレーション には、既存のHDL IPを新規のデザインに容易に組み込むことができ、SystemVueの生成HDLを用 いたコ・シミュレーションも可能です。SystemVueは、Mentor ModelSim/QuestaまたはAldec Riviera-PRO HDLシミュレータとも容易に統合できます。統合は2つのシミュレーションモード で可能で、SystemVueのユーザーインタフェースから直接シミュレーションを行う方法と、階層 HDLプロジェクトを作成する方法があります。これにより、外部開発環境と緊密に連携してデバッ グを実行できます。

    ハードウェア・コ・シミュレーション

    SystemVueのハードウェア・イン・ループ(HIL)コ・シミュレーション・エンジンにより、FPGA ハードウェアを動的に使用して、マルチスレッドソフトウェア環境における演算作業を高速化でき ます。これにより、アクセラレータハードウェアを一度に1つのスレッドからしか利用できないと いう従来のボトルネックを、事実上、回避できます。このエンジンは、実装ハードウェアだけでな く、Virtex-6/7上のダイナミック・パーシャル・リコンフィギュレーションも利用して、FPGAハー ドウェアに機能や測定を実装できます。キーサイトの広帯域デジタイザファミリーM9703A/Bお よびU5303Aでは、プログラミングおよびランタイムシミュレーションとの接続もサポートされて います。これにより、リアルタイムTest&Measurementパーソナリティーをシミュレーションで プロトタイプ化し、カスタム測定パーソナリティーとして使用することができます。

    ハードウェ