Integrisana Kola

Embed Size (px)

DESCRIPTION

kratak opis integrisanih kola

Text of Integrisana Kola

INTEGRISANA KOLA

Sta su integrisana kola? Integrisano kolo (eng. IC) je sloeno elektronsko kolo sastavljeno iz mnotva elemenata i elektronskih kola objedinjeno na jedinstvenoj podlozi i spremno za ugradnju u sloenije sisteme ali kao jedinstvena komponenta.Podela integrisanih kola prema stepenu integracije elektronskih komponenata koje se u njima nalaze:

SSI kola Sklopovi malog stepena integracije.

Prvi sklopovi SSI pojavili su se 1964. godine koji su imali nekoliko komponenata na cipu. Vec tada je predvidjeno da ce se broj komponenata na cipu godisnje udvostrucavati.

Brzi razvoj elektronske tehnologije u razvoju integrisanih sklopova potvrdio je predvidjanja razvoja elektronskih komponenata.

SSI ip obino sadri od dva do est nezavisnih logikih kola, od kojih se svako moe koristiti pojedinano, kao to je navedeno u prethodnim odeljcima. Slika prikazuje emu uobiajenog SSI ipa sa etiri logika NI kola. Svako od ovih kola, ima dva ulaza i jedan izlaz, to znai da postoji ukupno 12 noica. Tu je i noica za napajanje (Vcc) i jedna za uzemljenje (GND), to imaju svi ipovi. Na ipu se pored prve noice obino nalazi urez kako bi se lake uoila njegova orijentacija.

MSI kola Sklopovi srednjeg stepena integracije.Ovi sklopovi su se pojavili 1968. godine i oni su sadrzali do 100 komponenata na cipu.

U ovom periodu primene racunara veliki uticaj na razvoj elektronskih komponenata imali su razvojni programi svemirskih istrazivanja. U tim programima minijaturizacija komponenata je jedan od veoma znacajnijih zahteva.

LSI kola Sklopovi visokog stepena integracije.Ovi sklopovi su se pojavili 1971. godine i oni su sadrzali do 10 000 komponenata na cipu.

Dalji razvoj sklopova velikog stepena integracije isao je ubrzanim tempom.

VLSI kola Sklopovi vrlo visokog stepena integracije.Ovi sklopovi sadrze do 100 000 elektronskih komponenata na cipu.

Dalja tendencija razvoja elektronskih sklopova usmerena je na ostvarenje vise miliona komponenata na cipu.

ULSI kola Sklopovi ultra visokog stepena integracije.Ovi sklopovi sadrze po nekoliko miliona elektronskih komponenata na cipu.

Ugradnja integrisanih kola se obino vri lemljenjem. Ovo predstavlja znaajno temperaturno optereenje za kolo. Proizvoai dozvoljavaju lemljenje pri temperaturama od 250 C 300 C u vremenskom trajanju od10s -60s. Pri mainskom lemljenju integrisanih kola definie se temperaturni profil koji dato kolo moe da izdri. Tendencija u razvoju integrisanih kola je da se dimenzije ipova smanjuju, a da se sve vie elektronskih komponenata pakuje na svakom. To poveava njihov kapacitet, a smanjuje cenu (Moorov zakon: broj tranzistora na ipu se udvostruava svakih 18 meseci).Proizvodnja integrisanih kola Proizvodnja integrisanih kola zahteva stalni nauni i tehnoloki napredak. Mnoge fiziarske laboratorije u svetu su angaovane na poboljanju izrade integrisanih kola.

Proizvodnja integrisanih kola zahteva stalni nauni i tehnoloki napredak. Mnoge fiziarske laboratorije u svetu su angaovane na po boljanju izrade integrisanih kola. Tehnoloki proces izrade integrisanih kola je vrlo sloen i zahtevan. Atmosfera i istoa prostorije u kojoj se ovaj proces ostvaruje, moraju biti strogo kontrolisani. Cena po jedinici proizvoda izrade je, meutim, niska jer se istovremeno izrauje veliki broj kolana jednoj ploici substrata koja se zatim see na pojedina integrisana kola. Ta kola se zatim smetaju u keramiko ili plastino zatitno kuite sa izvedenim elektrinim kontaktima. Pouzdanost rada integrisanih kola je postignuta time to su svi elementi povezani meusobno ve tokom proizvodnje bez naknadnog lemljenja. Postoji vie naina za izradu integrisanih kola. Ovde je ukratko opisan tzv. foto-litografski postupak.

Elektrina ema ostvarenog kola je prikazana na slici. Prvi element A1 koji je vezan izmeu prikljuka 1 i zajednikog kontakta K, sasatoji se od P i N dela to ini diodu D. Drugi element A2 koji je vezan izmeu prikljuka 2 i zajednikog kontakta K je poluprovodnik P tipa koji ima svoju unutranju otpornost te predstavlja otpor R. Trei element A3 je NPN tranzistor(Tr) iji su izvodi 3,4 i kontakt K. etvrti element A4 izmeu kontakata 4 i 5 ima izolator (SiO2) pa prema tome predstavlja kondenzator C.

Kasnjenje logickog kola Sva logika kola u naim razmatranjima moemo smatrati idealnim jer se signal na izlazu pojavljuje odmah im se dovede signal na ulaz. U realnosti se signal na izlazu ne pojavljuje odmah jer postoji kanjenje logikog kola (engl. gate delay) zbog vremena prostiranja signala i vremena obavljanja prekidake funkcije. Najee vrednosti kanjenja su izmeu 1 i 10 ns.

Slika (a) prikazuje kanjenja jednog logikog invertora pri pobudom sa idealizovanim ulaznim signalom (pravougaoni signal). Nakon pojave skoka u ulaznom signalu do promene logikog nivoa izlaza dolazi tek posle proteklog vremena kanjenja. U realnosti (slika (b)) nije mogue obezbediti idealni pravougaoni signal na ulazu digitalnih kola. Umesto toga, signali koji se dovode na ulaze se dobijaju iz prethodnih stepena koji su veoma slini posmatranom invertoru. U tom sluaju, kanjenje se rauna kao proteklo vreme izmeu preseka signala sa linijom koja predstavlja polovinu logike amplitude ili napona napajanja.

Pored unutranjih kanjenja kod integrisanih kola postoje jo i kanjenja na vodovima.

Ovo je posebno izraeno kod vodova tampanih elektrinih kola ali se ne smeju zanemariti ni kod LSI, VLSI integrisanih kola jer se na unutranjim vezama izmeu pojedinih blokova javljaju znaajna kanjenja.

Kanjenja se ne smeju smatrati konstantnim veliinama. Zbog odstupanja izmeu pojedinih primeraka u serijskoj proizvodnji, zbog odstupanja u naponu napajanja, temperaturi i u drugim veliinama, proizvoai u katalokim podacima navode intervale kanjenja umesto konkretnih vrednosti. Na vremenskim dijagramima se intervali crtaju na nain koji je prikazan na slici. Kod analize uticaja kanjenja treba uzeti u obzir najnepovoljniji mogui sluaj.

Posledice kanjenja: hazardi Posledice kanjenja , mogu biti i privremene ili trajne greke u funkcionisanju ureaja. Greke koje nastaju zbog kanjenja se nazivaju hazardima jer su nepredvidive i imaju tetne posledice. Statiki hazardi Statikim hazardom nazivamo kratkotrajne pojave impulsa na izlazu nekog logikog kola pod uticajem promene u vrednosti ulaznih signala u intervalu kada vrednost logike funkcije izlaza treba da bude sve vreme konstantna.

Dinamiki hazardi Dinamiki hazardi se javljaju prilikom promene logikog nivoa izlaza digitalne mree. Pojava viestrukih promena u logikom nivou izlaza pre ulaska u novo stanje ukazuje na postojanje dinamikog hazarda u datom kolu.

Funkcionalni hazardi Funkcionalni hazard je jedna druga nepoeljna pojava u digitalnim mreama. Javlja se kada vrednost dve ili vie ulaznih promenljivih se menjaju priblino istovremeno.

Zavisnost kanjenja od napona napajanja

Pravac razvoja je decenijama bio snienje napona napajanja kako bi se smanjili gubici i kanjenja. Meutim, kola koja su projektovana za iri opseg napona napajanja imaju manja kanjenja kada su prikljuena na vee napone napajanja (slika). Na dijagramu su nacrtane krive kanjenja pojedinih familija za deklarisane opsege napona napajanja prema katalokim podacima.

Buducnost integralnih kola Smanjenje dimenzija tranzistora. Poveanje povrine ipova. Smanjenje potronje elemenata. Poveanje performansi elektronskih sistema. Nove tehnologije izrade tranzistora (plastini tranzistori, organske materije, molekularni elementi, optike tehnologije, ...). Pronalazak novih elektronskih kola koja e nadoknaditi usporavanje tehnolokog napretka. Upotreba nanocevcica u proizvodnji integrisanih kola.