Integrazioni Slide SEP - STiDuEunina.stidue.net/Sistemi Elettronici Programmabili/Materiale/Altro 2011...molecolare diretto. Considerando una lastra di Area A e spessore L, le cui

1

Sistemi Elettronici Programmabili Prof. Ettore Napoli

INTEGRAZIONI ALLE SLIDE Per segnalare eventuali errori o fare delle aggiunte scrivere a: Luca Nardone [email protected]

Appunti dall'Area Download della "Compagnia del Pazzo" - www.cdp-r.com @ [email protected] Studio! =)

2

CAPITOLO 1 IL PACKAGE.......................................................................................................................................... 3

DEFINIZIONE E FUNZIONALITÀ........................................................................................................................................ 3 CARATTERISTICHE.......................................................................................................................................................... 3 CLASSIFICAZIONE ........................................................................................................................................................... 3 DISSIPAZIONE DI POTENZA.............................................................................................................................................. 4 RICHIAMI DI TERMODINAMICA ED ELEMENTI DI TRASMISSIONE DEL CALORE [FACOLTATIVO] ....................................... 4

Conduzione................................................................................................................................................................ 5 Convezione ................................................................................................................................................................ 6 Irraggiamento ........................................................................................................................................................... 6

EFFICIENZA TERMICA E CARATTERISTICHE DEI PACKAGE............................................................................................... 7 LIVELLI DI INTERCONNESSIONE ...................................................................................................................................... 9

Livello 1: Connessione Die-Package ........................................................................................................................ 9 Wire Bonding ..........................................................................................................................................................................9 Tape Automated Bounding (TAB) ........................................................................................................................................10 Solder Bump Bonding ...........................................................................................................................................................10

Livello 2: Connessione del Package alla Printed Circuit Board (PCB) ................................................................. 11 Through Hole mounting Technology (THT) .........................................................................................................................11 Surface Mounting Technology (SMT)...................................................................................................................................11 Plastic Leaded Chip Carriers (PLCC)....................................................................................................................................12

CAPITOLO 2 ARRAY LOGICI PROGRAMMABILI.............................................................................................. 13 STRUTTURE PAL .......................................................................................................................................................... 13 SPLD............................................................................................................................................................................ 13 SPLD STANDARD 22V10.............................................................................................................................................. 13 ALTERA CLASSIC.......................................................................................................................................................... 14

Macrocella di uscita................................................................................................................................................ 14 Output Enable/Clock Select...................................................................................................................................................15 Asynchronous Clear...............................................................................................................................................................16 Feedback Select .....................................................................................................................................................................16

Protezione dell’IP (Intellectual Property) .............................................................................................................. 17 Modelli di Timing.................................................................................................................................................... 17


3

Capitolo 1 - Il Package

1.1 Definizione e funzionalità Il package è il supporto meccanico del chip, che consente di collegare ad esso i segnali di I/O e le alimentazioni. Inoltre il package si occupa di dissipare il calore generato dal circuito e protegge il chip dall’ambiente. In sostanza è l’involucro che ingloba e protegge i chip e ne consente la connessione con l’esterno. Le prestazioni del package giocano un ruolo fondamentale nelle performances di un circuito, poiché il package ha un forte impatto sui ritardi del chip (mediamente un 50% dei ritardi di un circuito dipende dal package in cui è inserito). Di conseguenza, per evitare un degrado inaccettabile di prestazioni, è preferibile che i package abbiano basse induttanze, capacità e resistenze, e un’impedenza caratteristica alta, per adattarsi all’impedenza di uscita del chip.

1.2 Caratteristiche Tra le caratteristiche fondamentali che deve possedere un package ci sono quelle relative alle prestazioni meccaniche, ovvero la capacità di rimuovere il calore generato dal chip, e la qualità delle connessioni tra chip e package e tra package e board, che ne determinano l’affidabilità e la robustezza. Altre caratteristiche importanti sono il costo, principalmente imputabile ai materiali di cui il package è costituito, e le dimensioni, che in generale crescono all’aumentare del numero di pin richiesto per il chip, che aumenta a sua volta con la complessità dei circuiti che in esso sono integrati.

1.3 Classificazione I package possono essere classificati in base al materiale costruttivo, alle caratteristiche termiche e al numero di livelli di interconnessione. I materiali più comuni sono plastici e ceramici, i primi sono più economici rispetto ai secondi, ma hanno caratteristiche termiche inferiori. L’allumina, ovvero l’ossido ceramico di alluminio (Al2O3), conduce il calore meglio dell’ossido di silicio e del polymide, del 30% e del 100% rispettivamente. Il coefficiente di espansione1 dell’allumina è molto simile a quello dei materiali usati per l’interconnessione, il suo svantaggio principale è che, essendo un isolante, ha una costante dielettrica elevata che incrementa le capacità di interconnessione. I materiali plastici, ovvero i polimeri, sono materiali dalla struttura relativamente porosa, che consente l’assorbimento o il trasporto di molecole d’acqua e di ioni. Questo rende i materiali plastici poco affidabili per l’incapsulamento di circuiti che devono lavorare in condizioi critiche, poiché possono causare fluttuazioni delle tensioni di soglia o fare da catalizzatori della corrosione dei metalli. Per questo motivo, per i circuiti integrati che richiedono involucri ermetici, vengono usualmente impiegati materiali ceramici. Principalmente Allumina (Al2O3), ossido di Berillio

1 Cioè quanto un materiale si espande all'aumento della temperatura


4

(BeO), e Carburo di Silicio (SiC). Quest’ultimo, ma anche gli altri due, ha un coefficiente di espansione termica vicino a quello del silicio, per cui genera meno stress tra il blocco e il substrato al variare della temperatura. Ha inoltre una buona conduttività termica, che lo rende un buon dissipatore di calore che può essere saldato direttamente al blocco di silicio. La sua elevata costante dielettrica, però lo rende indesiderabile come substrato per le interconnessioni.

1.4 Dissipazione di potenza La rimozione del calore generato dai circuiti assume un ruolo sempre più rilevante con l’aumentare della scala di integrazione dei circuiti stessi. Difatti la temperatura è un parametro critico per il funzionamento dei dispositivi elettronici, poiché molti meccanismi di rottura sono da essa esacerbati (correnti di perdita nei diodi, elettromigrazione, hot electrons). Oltretutto l’usura dei circuiti dipende dalla temperatura secondo la l’equazione di Arrhenius, che stabilisce una proporzionalità logaritmica tra la durata del ciclo di vita dei dispositivi elettronici e l’inverso della temperatura: Equazione di Arrhenius:

( )1−= bTAL ε • L: durata attesa della vita • A: costante relativa al metallo • ε: emissività2 • b: una costante legata alla costante di Boltzmann • T: temperatura assoluta, Kelvin

L’equazione di Arrheius stabilisce che la vita di un dispositivo è dimezzata per ogni 20° di aumento della temperatura.

1.4 Richiami di termodinamica ed elementi di trasmissione del calore [Facoltativo]

L’energia termica è l’insieme delle energie cinetiche e potenziali associate ai moti degli atomi, delle mlecole e degli altri corpi microscopici all’interno di un corpo. L’energia interna, quando viene trasferita, si chiama calore, e assume il simbolo Q. Il calore è l’enegia che viene trasferita dal sistema all’ambiente circostante (o viceversa) a causa della differenza di temperatura esistente tra di essi. La capacità termica C di un oggetto è la costante di proporzionalità tra una certa quantità di calore e e la differenza di temperatura che questo calore produce nell’oggetto.

( )if TTCTCQ −=Δ=

2 La emissività di un materiale (di solito indicata con ε) è la frazione di energia irraggiata da quel materiale rispetto all'energia irraggiata da un corpo nero che sia alla stessa temperatura. È una misura della capacità di un materiale di irraggiare energia. Un vero corpo nero avrebbe un ε = 1 mentre qualunque oggetto reale ha 0 < ε < 1.


5

La capacità termica per unità di massa è detta calore specifico, che non si riferisce all’oggetto ma al materiale di cui esso è fatto. Lo stato di un sistema termodinamico è definito dalla terna (T,p,V) [temperatura, pressione,volume]. Il passaggio del sistema da uno stato all’altro è detto processo termodinamico. Nel passaggio del sistema da uno stato all’altro, esso può cedere o assorbire energia dall’ambiente, compiendo su di esso un lavoro L positivo o negativo, rispettivamente. Il primo principio della termodinamica afferma che la variazione di energia interna di un sistema è pari alla differenza tra il calore trasferito al sistema e il lavoro che il sistema compie sull’ambiente

dLdQdELQE −=⇒−=Δ intint

Il trasferimento di calore tra un sistema e il suo ambiente può avvenire attraverso tre meccanismi: conduzione, convezione e irraggiamento.

1.4.1 Conduzione La conduzione è la trasmissione di calore che avviene in un mezzo solido liquido o gassoso dalle regioni di più alta temperatura a quelle con temperatura minore per contatto molecolare diretto. Considerando una lastra di Area A e spessore L, le cui superfici vengono mantenute alle temperature T1 e T2 con T1>T2 vale la seguente: Legge della conduzione di Furier

LTTkAQ 21 −

=•

Si defnisce resistività termica di una lastra di spessore L, la quantità k

L=ρ . Per cui

ρ21 TTAQ −

=•

Se si vuole porre la relazione in una forma più generale e meno restrittiva si consideri un solido isotropo al cui interno esiste una distribuzione di temperatura T= T(x,y,z,t). E’ possibile pensare che in ogni istante esiste una superficie immaginaria che, all’interno del corpo, connetta tutti i punti afd uguale temperatura: tale superficie è detta superficie isoterma. Si definisce flusso termico, l’energia termica che fluisce nell’unità di tempo per area unitaria di superficie. Poiché il solido è isotropo il flusso termico nel punto generico P


6

avrà direzione normale all’isoterma per esso passante. Esso avrà inoltre direzione orientata verso le isoterme a temperatura inferiore, mentre il suo modulo sarà proporzionale al gradiente della temperatura nella direzione di n. In termini scalari:

nTkq n ∂

∂−=

•

1.4.2 Convezione Si ha quando un fluido (come l'acqua o l'aria) entra in contatto con un corpo la cui temperatura è maggiore di quella del fluido stesso. Aumentando di temperatura, il fluido a contatto con l'oggetto si espande e diminuisce di densità, generando moti convettivi in cui il fluido caldo sale verso l'alto e quello freddo scende verso il basso (convezione naturale). Legge della convezione di Newton

( )fic TThq −=•

In cui ch è detto conduttanza unitaria per convezione, e non è una proprietà del mezzo , bensì la costante di proporzionalità tra il flusso convettivo e la differenza di temperatura solido-fluido, che dipende da svariati fattori, come la velocità relativa del fluido e parametri caratterizzanti la particolare geometria del sistema.

1.4.3 Irraggiamento Fisicamente l'irraggiamento consiste nell'emissione di onde elettromagnetiche generate dagli atomi e molecole eccitati dall'agitazione termica, che si diseccitano emettendo fotoni di lunghezza d'onda proporzionale alla loro temperatura. Per questo tipo di trasferimento non è richiesta la presenza di un mezzo materiale: avviene anche attraverso il vuoto; i raggi

solari ne sono un esempio. La potenza •

Q emessa da un corpo per irraggiamento elettromagnetico dipenbde dalla sua superficie emissiva A e dalla temperatura assoluta T di questa superficie, ed è data da:

4ATQ σε=•

in cui σ è detta costante di Stefan-Boltzmann ed è uguale a ( )42-8105,6703 KmW ⋅⋅ ed ε è l’emissività della superficie considerata che può assumere valori compresi tra 0 e 1.

1.4.4 Trasmissione del Calore nei sistemi elettronici Nei circuiti a larga scala di integrazione (VLSI) bisogna tenere in conto tutte le modalità di trasmissione del calore (conduzione, convezione e irraggiamento), sia in regime di convezione naturale che in quello di convezione forzata, che gioca il ruolo principale nel raffreddamento dei sistemi di questo tipo. Il problema differenziale della distribuzione della


7

temperatura può essere risolto applicando le leggi della conservazione dell’energia e le equazioni che descrivono la trasmissione del calore per conduzione, convezione e irraggiamento. Le condizioni iniziali del problema sono costituite dalla temperatura iniziale o dalla sua distribuzione, mentre le condizioni al contorno dipendono dal processo, adiabatico, isotermico o altro. I parametri fisici del materiale e la conducibilità termica, il calore specifico, il coefficiente di espansione termica, e i coefficienti di trasmissione del calore, possono essere espressi in funzione della temperatura. La trsmissione del calore internamente a un corpo solido o in un liquido o un gas stagnanti avviene per conduzione ed è descriutta nei termini dell’equazione di Furier. Nel caso monodimensionale di una lastra piana di superficie A e spessore L e conducibilità termica k costante su tutto il volume ,a differenza ∆T risultato da una conduzione di calore Q in direzione normale alla superficie può essere espressa in termini di resistenza termica θ

kAL

QT

=Δ

=θ

Analogamente al caso della resistenza elettrica, si può estendere la legge di Furier a una serie di lastre piane poste a contatto in una struttura lineare e calcolare la resistenza

complessiva come: ∑=

=n

i ii

i

AkL

1θ

Le due relazioni precedenti descrivono la trasmissione del calore dal punto di vista statico. Qualche volta è necessario tenere in conto degli effetti del transitorio. Quando si verifica un flusso termico dall’ambiente verso un volume solido causandone l’innalzamento della temperatura, questo accumula energia termica analogamente a una capacità che si carica in corrispondenza di una variazione di tensione ai suoi capi. Il tempo necessario affinchè la temperatura di un solido cambi è finito se finita è la variazione di temperatura tra il solido e l’ambiente. Il flusso di calore Q necessario a provocare un innalzamento di temperatura ∆T in un tempo ∆t è dato da:

tTC

tTvpcQ p Δ

Δ=

ΔΔ

= θ

in cui:

P è la densità del mezzo pc è il calore specifico del mezzo

θC è la capacità termica

1.5 Efficienza termica e caratteristiche dei Package L’efficienza termica di un package è data dalla sua resistenza termica, e dalla capacità di trasferire il calore dal package al mezzo di raffreddamento. La resitenza termica del package


8

fa parte di quelle informazioni fornite all’utente dal costruttore del package stesso, che ne descrivono le caratteristiche. In particolare, chi fabbrica package per dispositivi elettronici, fornisce all’utente finale una serie di valori di resistenza che descrivono il comportamento del package in termini di conduzione del calore per ognuno degli scenari applicativi.

• θJA resistenza giunzione-ambiernte • θJC resistenza giunzione-case • θJB resistenza giunzione-board • θCA resistenza case-ambiente • θCS resistenza case-dissipatore • θSA resistenza dissipatore-ambiente

Questi valori sono necessari per valutare l’effettiva efficienza di un package all’interno dello scenario in cui viene impiantato, ovvero se questo riesce a garantire una corretta dissipazione del calore che soddisfi i requisiti termici del circuito. Se si denota con TJ-max la temperatura di rottura del dispositivo, con TA la temperatura dell’ambiente in cui esso lavora, e con dP la potenza dissipata dal circuito, in assenza di dispositivi di dissipazione deve valere la seguente:

MAXd TJTAPJA <+⋅θ Esempio: L’obiettivo dei produttore è quello di raggiungere Tj-max<85°C Il modulo è progettato per lavorare a una temperatura dell’ambiente di massimo 45°C Una FPGA XCV300 in un package FG456 ha una θJA = 16,5 °C/Watt e θJC = 2,0 °C/Watt Posto che il circuito XCV300 abbia una dissipazione di potenza di 2,0 Watt. La temperatura massima raggungibile dal blocco può essere calcolata come:

( ) CTJ °=⋅+= 780,25,1645 L’obiettivo del produttore di mantenere la temperatura al di sotto degli 85°C in questo caso è soddisfatto. Esercizio: Calcolare la resistenza termica accettabile per un dispositivo elettronico che dissipa una potenza di 8W, affinchè questo non superi, in un ambiente a 50°C, la temperatura di 100°C.

KCTJKCTA

WP

MAX

d

16,37310016,32350

8

=°==°=

=

⇒−

<⇒<+⋅d

MAXMAXd P

TATJJATJTAPJA θθ


9

WKJAW

KKJA 25,68

16,32316,373<⇒

−<⇒ θθ

1.6 Livelli di interconnessione La connessione dei circuiti integrati (Die) con il resto del sistema può avvenire su più livelli. Nei calcolatori di vecchia generazione questi erano incapsulati in un package che costituiva il primo livello di interconnessione. Successivamente questo package veniva inserito in un circuito stampato che lo interconnetteva con altri package contenenti altrettanti circuiti integrati a formare una scheda. Le schede erano successivamente inserite in una board; più board erano interconnesse attraverso gate cables a formare i computer. In passato la gerarchia dei livelli di interconnessione era più complessa rispetto a oggi, in cui un’elevata scala di integrazione consente di eliminare molti livelli di packaging, aumentando le performance, i costi e l’affidabiltà dei computer. La direzione ideale è quella di integrare tutti i circuiti su un singolo blocco di silicio. L’approccio tradizionale prevede una strategia di interconnessione a due livelli. Il chip viene inserito in un package che contiene, oltre all’alloggiamento per il circuito, anche lo spazio per realizzare le connessioni con i pin che collegano il package con la board, che costituisce il secondo livello. Il trend attuale è quello di cercare di rimuovere i primo livello di interconnessione e montare i circuiti integrati direttamente sulla board.

Livello 1: Connessione Die-Package

Wire Bonding E’ un meccanismo di interconnessione in cui il lato passivo del chip è attaccato al modulo con un materiale adesivo, mentre la connessione del lato attivo allo stesso modulo è realizzata tramite fili d’oro, alluminio o rame, molto conduttivi.

Figura 1: Wire Bonding

Figura 2: Contatti in oro per Wire Bonding


10

Svantaggi:

1. I fili sono collegati in serie 2. E difficile evitare i cortocircuiti per un gran numero di pin 3. I Fili hanno un’induttanza elevata (5nH) e, a causa della loro vicinanza, si verificano

fenomeni di induttanza mutua 4. Fenomeni parassiti sono difficili da prevedere

Tape Automated Bounding (TAB) Questo approccio prevede la stampa del pattern metallico di interconnessioni tra il chip e la board, su un film polimerico multistrato. Questa pellicola viene poi posizionata al di sotto del “bare die” (il chip nudo, non incapsulato) in modo tale che i tracciati di metallo (sulla pellicola polimerica) corrispondano con le placche di interconnessione del chip, e i punti di connessione vengono saldati.

Figura 3: Pattern metallico su film polimerico

Solder Bump Bonding Le “solder Bumps” sono piccole sfere di saldatura che contattano le placche di connessione del chip, e che vengono successivamente usate per l’interconnessione chip-substrato. Questo metodo realizza connessioni elettriche con piccolissime induttanze e capacità parassite. Inoltre i punti di connessione sono distribuiti su tutta la superficie del chip piuttosto che essere confinati nella periferia, come accade nel wire bonding e specialmente nel TAB. Il risultato è che l’area di silicio è sfruttata meglio, è possibile prevedere un numero maggiore di punti di interconnessione, e le linee di interconnessione sono più corte. Gli svantaggi includono il possibile incremento della resistenza termica, la difficoltà di ispezionare le sfere di saldatura, e gli errori dovuti alla differenza di espansione termica tra il chip e il substrato.


11

Figura 4: Solder Bonding

Livello 2: Connessione del Package alla Printed Circuit Board (PCB)

Through Hole mounting Technology (THT) Questa tecnica di montaggio prevede che le connessioni siano realizzate mediante fori passanti da parte a parte, successivamente metallizzati, in cui vengono inseriti i pin dei dispositivi. Questa tecnica è anche detta “tecnica tradizionale”.

Figura 5: Throug Hole Mounting

Tipologie di Package THT

• Dual In-line Package (DIP) • Pin Grid Array (PGA)

Surface Mounting Technology (SMT) Surface mount technology (tecnologia a montaggio su superficie) in elettronica indica una tecnica di assemblaggio in cui i componenti elettronici sono applicati superficialmente su un circuito stampato, senza necessità di foratura come è invece richiesto nella tecnica tradizionale. I componenti costruiti secondo le specifiche SMT sono definiti Surface mounting device (SMD).


12

Questa soluzione offre diversi vantaggi: Notevole riduzione delle dimensioni dei componenti e quindi minori dimensioni degli apparati. Massima automazione e velocizzazione delle procedure di montaggio. Nessuno scarto dovuto alla necessità di taglio dei reofori eccedenti. I componenti possono essere montati su entrambe le facce del circuito stampato. Tipologie di Package SMT

• Small Outline Package (SOP) • Quad Flat Pack (QFP) • Plastic Leaded Chip Carriers • Leadless Ceramic Chip Carriers (LCCC) • Chip Scale Package (CSP) • Ball Grid Array (BGA) • Column Grid Array (CGA) • Flat Chip Package (FCP)

Plastic Leaded Chip Carriers (PLCC) E’ un package per circuiti integrati in materiale plastico a quattro file di J-lead. I PLCC possono essere quadrati o rettangolari. La forma J della pinnatura richiede uno spazio sulla board minore che nel caso dei gull-lead, ed è una versione meno costosa dei leadless chip carriers, che sono un alloggiamento con contatti piani invece che pin connectors, disposti su ogni lato. I PLCC sono adatti per il Surface Mounting, oppure possono essere insertiti in un socket a sua volta montanto sulla board con Through Hole Technology, nel caso debbano essere rimossi e scambiati dall’utente.

Figura 6: PLCC

Figura 7: PLCC su soket


13

Capitolo 2 - Array Logici Programmabili

2.1 Strutture PAL Per un approfondimenti si rimanda a “Elettronica Digitale” – Paolo Spirito Cap.12

2.2 SPLD Acronicmo di (Simple Programmable Logic Device) è sostanzialmente un dispositivo con bassa complessità i cui collegamenti vengono realizzati con: Microfusibili EPROM Technology (MOS con floating Gate e iniezione di hot electrons) Flash EPROM Nel primo caso il dispositivo è programmabile una volta sola, nel secondo caso è possibile sprogrammare tutto il chip, non i singoli MOS, esponendolo a radiazione ultravioletta, nel terzo caso è possibile effettuare una cancellazione a blocchi. La struttura è composta da matrici di AND e OR che permettono di realizzare funzioni mediante OR di mintermini; l’implementazione di funzioni sequenziali può essere realizzata con SPLD in cui sono implementati dei moduli Flip-Flop.

2.3 SPLD standard 22V10 Il PALCE22V10 è una realizzazione standard di un PAL, con tecnologia CMOS FLASH, calcellabile elettricamente e riprogrammabile, da cui si possono ricavare fino a 22 ingressi e 10 uscite (in realtà le combinazione possibili sono quelle comprese tra 21 ingressi e 1 uscita, e 12 ingressi e 10 uscite) E' organizzato con una architettura a somme di prodotti (AND-OR) e macrocelle di uscita. Le macrocelle programmabili permettono di definire l'architettura di ogni uscita individualmente. Ognuna delle 10 uscite puo essere programmata come "combinatorial" o "register" ed anche la polarita' puo' essere stabilita. Ogni potenziale uscita puo' essere posta nello stato di alta impedenza mediante un proprio termine prodotto (AND). In tal modo ogni potenziale uscita puo' venire configurata come ingresso o come segnale bidirezionale controllato dal proprio termine prodotto. In modo "register" l'uscita del flip-flop e' riportata all'insieme dei segnali disponibili agli ingressi dei termini prodotto. In modo "combinatorial" l'uscita combinatoria, o se disabilitata lo stato del piedino di I/O, viene riportato all'insieme dei segnali disponibili agli ingressi dei termini prodotto. La PAL 22V10 presenta 5 coppie di somme di termini prodotto, partendo da 8 termini prodotto per uscita con incrementi di 2, fino a raggiungere i 16 termini prodotto. Sono presenti due termini prodotto per generare le funzioni di reset asincrono e preset sincrono per i flip-flop delle macrocelle; tali termini prodotto sono comuni a tutte le macrocelle. Il dispositivo viene automaticamente resettato all'accensione.


14

2.4 Altera Classic Sono dispositivi EPROM-based che riducono il consumo di potenza senza sacrificare le performance. I dispositivi di questa famiglia sono testati per funzionare in packages con finestre trasparenti e possono essere cancellati mediante esposizione ai raggi UV. Consentono di implementare funzioni espresse come somme di mintermini per un massimo di 8 termini prodotto, attraverso una struttura a due piani programmable-AND/Fixed-OR. I flip-flop del registro di uscita possono essere programmati singolarmente per funzionare in modalità D, T, SR o JK o eventualmente essere bypassati per consentire operazioni in modalità combinatoria. Inoltre le macrocelle di uscita possono essere clockate individualmente, oppure attraverso un clock globale, o ancora da un qualsiasi input risultante dal piano AND. L’architettura di programmazione proprietaria messa a disposizione da Altera, consente di programmare i dispositivi affinchè funzionino sia in logica 0 attiva sia in logia 1 attiva.

Macrocella di uscita La novità introdotta da Altera consiste in due termini prodotto aggiuntivi disponibili per ogni uscita (macrocella di uscita), oltre agli 8 collegati al piano OR: Output Enable/Clock Select (OE/CLK) Asynchronous Clear


15

Output Enable/Clock Select Questo ulteriore dispositivo di controllo programmabile fornisce due ulteriori modalità di funzionamento: Mode 0: l’uscita OE è collegata alll’uscita della porta AND, di conseguenza il buffer tristate è pilotato dal mintermine che essa implementa. Il Clock è collegato al clock globale. Mode 1: Il buffer di uscita è sempre abilitato, e il flip-flop può essere abilitato da un clock generato dal termine prodotto. Questa modalità consente ai flip-flop di essere individualmente clockati da una combinazione qualsiasi dei segnali di ingresso al piano AND.


16

Asynchronous Clear I flip-fplop vengono resettati automaticamente durante il power-up del dispositivo. In ogni caso è possibile farlo anche quando il dispositivo è acceso pilotando opportunamente la porta AND Asyncronous Clear.

Feedback Select Esistono più tipologie di feedback messi a disposizione dai dispositivi della famiglia Altra Classic. Uno di questi è il feedback globale, in cui l’uscita della macrocella (Q), oppure il segnale del pin di I/O, vengono riproposti in ingresso a tutti i termini prodotto del piano AND per la realizzazione della logica in due passi. Un’altra tecnica prevede quello che si definisce feedback quadrante, ovvero l’uscita della macrocella (Q), o il segnale del pin I/O, tornano a un quadrante del piano AND programmabile e possono raggiungere solo alcune macrocelle. Una terza tipologia è detta Dual Feedback in cui l’uscita della macrocella (Q) torna in ingresso alle macrocelle dello stesso quadrante, mentre il pin di I/O torna in ingresso a tutte le macrocelle.


17

Protezione dell’IP (Intellectual Property) I dispositivi della famiglia Classic contengono un security BIT programmabile che controlla l’accesso ai dati programmati all’interno dell’Array. Quando questo BIT è programmato, non si può risalire al design proprietario implementato nel dispositivo e non è possibile copiarlo. Questa caratteristica fornisce un elevato livello di design security poiché i dati contenuti nella configurazione sono invisibili. Il BIT di security che controlla questa funzionalità viene resettato solo se il dispositivo viene cancellato.

Modelli di Timing Le temporizzazioni della famiglia di dispositivi possono essere analizzate attraverso strumenti di simulazione, oppure grazie ai modelli di timing messi a disposizione direttamente dalla casa produttrice. Le informazioni di temporizzazione dei segnali possono essere derivate dal modello e dai parametri del particolare dispositivo. I parametri di temporizzazione esterna rappresentano i ritardi pin-to-pin e possono essere calcolati come somma dei parametri interni. Un modello di Timing per la famiglia Altera Classic è il seguente:


18


Documents

Integrazioni Slide SEP - STiDuEunina.stidue.net/Sistemi Elettronici Programmabili/Materiale/Altro 2011...molecolare diretto. Considerando una lastra di Area A e spessore L, le cui