Impulsna elektronika - Usmeni (Milomir Šoja i koautori)

VLASTIMIR HRŠUM MARKO PRAVDIĆ

Ova skripta je posvećena našem najboljem, najdražem, najcjenjenijem, jedinom, univerzalnom, kralju, caru, gospodinu doktoru, poštovanom profesoru Milomiru Šoji koji nas je svojom harizmatičnom pojavom, odličnim pristupom, i naravno rum pločicama, inspirisao na ovaj i mnoge druge poduhvate i projekte….

Ova skripta je napravljena sa ciljem da olakša pripremanje ispita iz predmeta Impulsna elektronika koji slušaju studenti III godine Elektrotehničkog fakulteta u Istočnom Sarajevu, na odsjeku za automatiku i elektroniku. Skripta se najvećim dijelom oslanja na materijal koji je izložen u sjajnim prezentacijama čiji je autor profesor Milomir Šoja, koji se kao osnovni materijal koristi na Elektrotehničkom fakultetu u Istočnom Sarajevu. U skripti se nalazi većina odgovora na pitanja koja dolaze na ispitu iz predmeta Impulsna elektronika, međutim, za lakše razumijevanje i usvajanje gradiva iz predmeta, poželjno je proučiti pomenute prezentacije. Takođe se preporučuje i druga literatura, pomenuta na posljednoj stranici skripte.

Ukoliko ova skripta pomogne korisnicima iste pri izučavanju, razumijevanju i polaganju predmeta Impulsna elektronika, kao mali znak zahvalnosti, korisnici gore pomenute skripte neka (u obližnjoj kafani) plate pivu autorima (Marko Pravdić, Vlastimir Hršum), a ako neće jednu, onda dvije.

Naravno, možete platiti pivu i profesoru.

UNIVERZITET U ISTOČNOM SARAJEVUELEKTROTEHNIČKI FAKULTET

ODSJEK ZA AUTOMATIKU I ELEKTRONIKU

IMPULSNA ELEKTRONIKA

Vlastimir Hršum Marko Pravdić

ISTOČNO SARAJEVO, maj 2012. godine

Familije integrisanih kola 1. Definicija i osnovne osobine logičke familije digitalnih integrisanih kola (u opštem slučaju). Tipovi logičkih familija i njihove najosnovnije karakteristike.

Logička familija: Grupa digitalnih krugova sa približno istim karakteristikama. Više komponenti koje realizuju tipične logičke krugove, izabrane tako da obezbjeđuju što bolje ulazne i izlazne karakteristike.Bipolarni krugovi: Brži od MOS, ali većih dimenzija (na poluprovodničkom kristalu) i troše više snage. RTL (Otpornik-tranzistor logika) DTL (Dioda-tranzistor logika) TTL (Tranzistor-tranzistor logika) ECL (Emiterski spregnuta logika) IIL (Integrisana injekciona logika)MOS krugovi: Manji i troše manje energije od bipolarnih, ali su generalno sporiji PMOS (P-kanalna MOSFET) NMOS (N-kanalna MOSFET) CMOS (komplementarna MOSFET)

2. Karakteristike logičkih familija (na osnovu kojih se porede različite familije).

- Ulazni i izlazni logički (naponski) nivoi- Imunost na smetnje (margina šuma)- Izlazna opteretivost logičkog kola (Fenaut)- Kašnjenje signala kroz logičko kolo

3. Definicija ulaznih i izlaznih logičkih nivoa familije logičkih kola. Naponski nivoi logičkih stanja

Maksimalne i minimalne vrijednosti napona u stanju log 0 i 1 (VOH.max/min, VOL.max/min, VIH.max/min, VIL.max/min)

4. Imunost na smetnje (margina šuma) logičke familije (u opštem slučaju).

Osjetljivost kola na smetnje koje mogu izazvati aktiviranje prekidačkog elementa (promjenu logičkog stanja) Statička imunost na smetnje (dinamička) (VOHmin - VIHmin ,VIlmax - VOLmax )

5. Izlazna opteretivost logičkog kola.

Fenaut (izlazna opteretivost) - broj standardnih opterećenja (srodnih logičkih kola) na izlazu, bez narušavanja normalnog rada.

6. Definicija kašnjenja signala kroz logičko kolo.

Kašnjenje signala po logičkom kolu Vrijeme od dostizanja određene vrijednosti napona na ulazu do dostizanja te vrijednosti na izlazu.

Marko Pravdić Vlastimir Hršum4

Familije integrisanih kola

- kašnjenje kod prelaza 1 u 0

- kašnjenje kod prelaza 0 u 1


Familije integrisanih kola 7. Od čega zavisi brzina rada (maksimalna radna frekvencija) logičkog kola?

Zavisi od vremena kašnjenja signala, od vremena uspona i pada, kao i od disipacije.

8. Od čega zavisi potrošnja (snaga gubitaka, disipacija) logičkog kola?

Zavisi od vremena uspona i pada, kao i od prekidačke frekvencije

9. Polarizacija nekorišćenih ulaza logičkog kola.

Izbjegavanje parazitnih signala koji ometaju rad kola - spajanje ulaza koji se ne koriste na (+VCC,,GND).

10. Osnovna ćelija TTL logičke familije. Šema, sklopovi, način rada. Ulazni i izlazni logički (naponski) nivoi i margina šuma za napon napajanja 5 V.



11. Osnovna ćelija TTL logičke familije sa otvorenim kolektorom na izlazu.

invertor

12. Osnovna ćelija TTL logičke familije sa izlazom sa tri stanja u slučaju da je ulaz za omogućavanje (dovođenje ćelije u treće stanje) aktivan log1/log0.




Familije integrisanih kola 13. Principi gradnje TTL logičke familije sa malom potrošnjom, odnosno velikom brzinom rada.

- TTL sa malom potrošnjom (L) - Veoma brzi TTL (H/F) - Kao standardni TTL, svi otpori 10 puta veći - Potrošnja ≈ 10 puta manja (tipično 1 mW/gejt) - Manja brzina (kašnjenje ≈ 33 ns/gejt ) - Kao standardni TTL, svi otpori manji - Potrošnja povećana (tipično 22 mW/gejt) - Veća brzina (kašnjenje ≈ 6 ns/gejt )

14. Šotki TTL logička familija. Šema i karakteristike osnovne ćelije.

Kod standardnog TTL tranzistori u zasićenju - kašnjenje kod isključenja - povećana vremena kašnjenja i prekidanja - Šotkijev tranzistor radi na granici zasićenja - smanjeno kašnjenje kod isključenja - smanjena vremena kašnjenja i prekidanja

15. MOS logičke familije. Osnovne karakteristike MOS prekidača i tipovi MOS logičkih familija.

MOSFET: radi prirodno kao “normalno isključen (OFF) naponski upravljani prekidač” (idealan za digitalne krugove)UKLJUČENJE (ON): UG > UTH

ISKLJUČENJE (OFF): UG < UTH (napon praga)NAPON PRAGA - odlična zaštita od neželjenog okidanja (smetnji)ULAZNA IMPEDANSA - izuzetno velika (male struje = mala disipacija) => veliki stepen integracije

16. PMOS logička familija. Šema osnovne ćelije i karakteristike familije.



17. NMOS logička familija. Šema osnovne ćelije i karakteristike familije.

18. CMOS logička familija. Šema osnovne ćelije i karakteristike familije.

CMOS logička kola dobijaju se proširivanjem osnovnog invertorskog kola. Za svaki dodatni ulaz dodaju se dva komplementama tranzistora. Formiranje mreže je dualan proces – serijskoj vezi NMOS odgovara paralelna veza PMOS, i obrnuto.

Karakteristike: - veoma mala potrosnja - komplementarni par tranzistora – struja teče između + i GND samo za vrijeme prekidanja - potrošnja raste sa frekencijom - veoma veliki imunitet na šumove - veliki opseg promjene napona napajanja - veliki fenaut


Familije integrisanih kola 19. Šema i način rada I, NI i NILI kola realizovanih u SMOS tehnici.


Familije integrisanih kola 20. Pravila za sintezu CMOS logičkih kola.

Pravila za sintezu CMOS logičkih kola (garantuju min. broj tranzistora po logičkoj funkciji i zanemarljivu struju u svakom statičkom stanju) Kolo se sastoji od N MOS i P MOS tranzistorskih mreža Mreže su dualne - serijskoj vezi N MOS odgovara paralelna veza P MOS, i obrnuto Tačka spoja mreža je izlaz kola. Broj tranzistora u svakoj mreži jednak je broju ulaza logičkih kola (m), tako da je ukupan broj tranzistora 2 m. Svakom ulazu pridružuje se jedan par SMOS tranzistora U NI/NILI kolima svi N MOS vezani serijski/paralelno, a P MOS paralelno/serijski

21. Transmisioni gejt. Šema i osnovne osobine.

Protivfazno upravljanje - oba tranzistora uključena (Riu = 10 Ω - kΩ) ili isključena (Riu = 100MΩ -1000MΩ). Mogućnost provođenja struje u obje strane (bilateralni, obostrani prekidač). Kontrola analognih signala (analogni prekidač)

22. RealizacijaCMOS logičkih kola sa izlazom sa tri stanja.




Familije integrisanih kola 23. Ulazni i izlazni logički (naponski) nivoi kod CMOS logičkih kola u poređenju sa TTL.


Familije integrisanih kola 24. Povezivanje različitih logičkih familija u opštem slučaju i na primjeru TTL i SMOS.

Komponente koje se povezuju moraju biti kompatibilne – amplitude napona/struja log 0 i log 1 na izlazu moraju biti takve da ih sledeća komponenta ispravno prepozna na ulazu

25. BiCMOS logička familija. Šema osnovne ćelije i njene karakteristike. Šema i način rada ćelije sa poboljšanim gašenjem.

Zahtjevi za većom brzinom i manjom potrošnjom kontradiktorni. Najbolja kombinacija - ulazne karakteristike kao MOS, a izlazne kao bipolarni, spoj kao CMOS invertor (mala potrošnja).

Osnovne prednosti CMOS integrisanih kola nad bipolarnim imegrisanim kolima su mala disipacija i velike margina šuma. Osim toga, CMOS kola imaju manju površinu, manje parazitne kapacitete, veću ulaznu otpornost, mogucnost provođenja struje u oba smera. Međutim, i bipolarna integrisana kola imaju niz prednosti od kojih je najvažnija sposobnost da pobuđuju velika kapacitivna opterećenja. Bipolarna kola takođe nude veći strujni kapacitet po jedinici površine, bolje osobine u linearnom režimu, bolju usklađenost karakteristika i manju osetljivost na varijacije proizvodnog procesa




Bulova algebra

1. Tabele istine osnovnih logičkih funkcija (I, ILI, NI, NILI, isključivo ILI, isključivo NILI).

ILI (OR) I (AND)

X Y F X Y F0 0 0 0 0 00 1 1 0 1 01 0 1 1 0 01 1 1 1 1 1

NILI (NOR) NI (NAND)

X Y F X Y F0 0 1 0 0 10 1 0 0 1 11 0 0 1 0 11 1 0 1 1 0

ISKLJUČIVO ILI (EXOR) ISKLJUČIVO NILI (EXNOR)

X Y F X Y F0 0 0 0 0 10 1 1 0 1 01 0 1 1 0 01 1 0 1 1 1

Bulova algebra

2. Kriterijumi za konstrukciju digitalnih logičkih elemenata.

Pomoću digitalnih logičkih elemenata se realizuju Bulove funkcije. Pri konstrukciji elemenata voditi računa o:- mogućnosti i ekonomičnosti realizacije elemenata pomoću fizičkih komponenti- mogućnosti proširenja na više od 2 ulaza- osnovnim osobinama binarnih operatora (komutacija, asocijacija)- sposobnosti elemenata da samostalno,ili zajedno sa drugim elementima, realizuju bulove funkcije

3. Standardni digitalni logički elementi.

Standardni digitalni logički elementi su: - prenos, NE, I, ILI, NI, NILI, isključivo ILI, isključivo NILI, ekvivalencija.

4/5. ILI. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

X Y F0 0 00 1 11 0 11 1 1

Bulova algebra

6/7. I. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

8/9. NE. Tabela istine. Simbol. Realizacija pomoću tranzistora. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

X Y F0 0 00 1 01 0 01 1 1

X F0 11 0

Bulova algebra

Bulova algebra

10/11. PRENOS. Tabela istine. Simbol. Realizacija pomoću tranzistora. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

12/13. NILI. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

14/15. NI. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

16/17. ISKLJUČIVO ILI. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

X F0 01 1

Bulova algebra

Bulova algebra

18/19. ISKLJUČIVO NILI. Tabela istine. Simbol. Osnovna pravila. Realizacija pomoću tranzistora/dioda. Proširenje ulaza. Vremenski zadati ulazi. Nacrtati izlaz.

ISKLJUČIVO ILI/NILI

20. Realizacija osnovnih logičkih funkcija pomoću NILI.

Bulova algebra

21. Realizacija osnovnih logičkih funkcija pomoću NI.

22. Pozitivna i negativna logika. Dualnost logičkih funkcija.

Napajanja

Napajanja

1-7. Izvori za napajanje elektronskih kola. Izlazni napon u idealnom i realnom slučaju. Izraz za promjenu izlaznog napona u funkciji ulaznog napona, struje opterećenja i temperature. Definicija faktora stabilizacije. Definicija izlazne otpornosti. Definicija temperaturnog koeficijenta. Definicija naponskog faktora stabilizacije. Definicija opteretnog faktora stabilizacije. Definicija faktora korisnog dejstva.

DC izvori se široko koriste u Ee. Ovdje se misli na sekundarne izvore namjenjene za napajanje elektronskih kola. Uglavnom se radi o naponskim izvorima (u idealnom slučaju izlazni napon nezavisan od opterećenja i ulaznog napona – unutrašnji otpor 0). Ulaz im može biti naizmjenični (AC) ili jednosmjerni (DC). Izlaz ima određeni stabilan naponski nivo (standardno: 1; 1.2; 1.5; 2.5; 3; 3.3; ±5; ±10; ±12, ±15, 24, 48 V) i odgovarajući strujni kapacitet. Postoje linearni/prekidački, sa i bez galvanske izolacije, sa jednom ili više izlaza, odvojeni ili integrisani sa elektronikom koju napajaju itd. Izlazni napon treba biti konstantan pri (dozvoljenim) promjenama ulaznog napona, opterećenja i temperature. Realno postoji promjena izlaznog napona (Δvout) koja se može izraziti u obliku:

Δvin, Δiout, ΔT predstavljaju promjenu ulaznog napona, struje opterećenja i temperature. Koeficijenti Fs, Rout, ST

pokazuju koliki je relativni uticaj pomenutih veličina na ulazni napon. Svako od koeficijenata ima svoje ime, a definišu se na sledeći način:

Faktor stabilizacije

Izlazna otpornost

Temperaturni koeficijent

Naponski faktor stabilizacije (line regulation) – izražava se u %/V

Opteretni faktor stabilizacije (load regulation) – izražava se u %/A

Faktor potiskivanja brujanja (ripple rejection)

- peak to peak (pp) – znači „od vrha do vrha“

Faktor korisnog dejstva

Napajanja

8/9. Na slici je principijelna blok šema linearnog stabilizatora napona. Objasniti funkciju pojedinih elemenata. Izvesti izraz za izlazni napon.

Linearni integrisani DC/DC stabilizatori napona služe za napajanje elektronskih kola i sklopova stabilisanim naponom. Ulazni napon im je ispravljeni mrežni napon, napon akumulatora, a izlazni napon treba biti što manje zavisan od promjena ulaznog napona, opterećenja i temperature. Radi se o kolima koja rade u linearnom režimu sa negativnom povratnom spregom koja obezbjeđuje konstantan izlazni napon.

Osnovni elementi linearnog stabilizatora dati su na blok šemi. To su:- TS - serijski tranzistor,- IBQ - strujni izvor za pretpolarizaciju tranzistora,- kolo povratne sprege,- VREF - izvor referentnog napona.

Serijski tranzistor preuzima promjene ulaznog napona i obezbjeđuje potrebnu struju opterećenju. Kolo za pretpolatizaciju je izvedeno kao strujni generator koji daje početnu baznu struju serijskom tranzistoru u trenutku uključenja. Povratna sprega se sastoji od pojačavača greške na kome se poredi napon otporničkog djelitelja (spojen na izlazni napon) sa referentnim naponom. Ako dođe do promjene ulaznog napona to će izazvati promjenu bazne struje serijskog tranzistora i stabilizaciju izlaznog napona.

U stacionarnom stanju su naponi na ulazima pojačavača greške jednaki i važi:

Na osnovu prethodne jednačine izlazni napon je jednak:

Napajanja

10. Šta predstavlja blok šema na slici? Objasniti funkciju pojedinih elemenata. Izvesti izraz za izlazni napon.

Na slici je prikazan fiksni pozitivni stabilizator sa 3 izvoda.Najpoznatija kola ovog tipa su 78uHH. Oznaka u je slovo, koje obično određuje tip kućišta i strujni kapcitet, dok je HH broj koji odgovara izlaznom naponu. Struje se kreću od nekoliko stotina mA do nekoliko A, a najčešće vrijednosti izlazih napona su: 5, 6, 8, 12, 15, 18, 24, mada se mogu sresti i druge vrijednosti.

Stabilizatori iz serije 78uHH se sastoje od sledećih blokova:- napajanje,- start,- referentni napon,- termička zaštita,- pojačavač greške,- strujna zaštita,- serijski tranzistor,- povratna sprega.

Napajanja

Kod snažnih integrisanih kola, kao što su stabilizatori i pojačavači snage, zbog velike struje tranzistora dolazi do zagrijavanja silicijuma. Maksimalna temperatura p-n spoja je 175ºC. Da ne bi došlo do temperaturnog prekoračenja, snažna integrisana kola imaju ugrađenu internu termičku zaštitu. Zadatak ove zaštite je da ograniči struju serijskog tranzistora, kako ne bi došlo pregrijavanja ili, u krajnjem slučaju, da pri maksimalno dozvoljenoj temperaturi isključi uzrok koji je doveo do pregrijavanja tranzistora. Termički se štiti serijski transistor, jer je na njemu najveća disipacija. Kolo za termičku zaštitu čine: TT1 i TT2, RT1 i RT2, i DTZ. Otpornici RT1 i RT2 se biraju tako da pri normalnim radnim temperaturama tranzistor TT2 je isključen. Sa porastom temperature, raste napon na emiteru tranzistora TT1. Pad napona na otporniku RT2 biće toliki da uključi transistor TT2. uključenjem tranzistora TT2 oduzima se dio pobudne struje serijskog tranzistora, pa se njegova struja emitera (struja potrošača) smanjuje, a samim tim i disipacija.

Strujnim ograničenjem stabilizator se štiti od pretjerane disipacije koja bi mogla dovesti do pregrijavanja kola i do njegovog oštećenja. Najveća disipacija je na serijskom tranzistoru TS2 jer kroz njega praktično sva struja opterećenja. Za struje opterećenja koje su manje od I0CL pad napona na otporniku RSC nije dovoljan za uključivanje tranzistora TCL. Kada struja I0

poraste na vrijednost I0CL, pad napona na otporniku RSC je dovoljan da se uključi tranzistor TCL. Uključenjem tranzistora TCL

oduzima se dio te pobudne struje serijskog tranzistora i uspostavlja se povratna sprega kojom se obezbjeđuje da izlazna struja ne prelazi dozvoljenu granicu ni u najgorem slučaju – kratkom spoju.

Integrisani stabilizatori opšte namjene

Integrisani stabilizatori opšte namjene imaju veći broj vanjskih izvoda (8-10), što u kombinaciji sa vanjskim elementima omogućava konstruisanje različitih tipova stabilisanih izvora napona. Ulazni i izlazni napon mogu se mijenjati u širokim granicama. Najčešće se radi o stabilizatorima manjih snaga (izlazna struja do nekoliko stotina mA), obično bez termičke zaštite. U slučaju većih izlaznih struja treba dodati snažni tranzistor izvana.

Integrisani stabilizatori sa 3 izvoda (three-terminal)

Postoje integrisani stabilizatori sa 3 izvoda sa pozitivnim i negativnim, fiksnim ili podesivim naponom. Rade se u standardnim kućištima kao i tranzistori, a funkcije strujne i termičke zaštite su ugrađene. Jedan od priključaka je za ulazni, drugi za izlazni napon, a treći je zajednički (na masi) ili služi za podešavanje.

Dvojni prateći integrisani stabilizatori (dual-tracking)

Napajanja

Ovaj tip stabilizatora daju na izlazu pozitivni i negativni napon, koji su jednakih amplitude (prate jedan dugog). Pogodni su za napajanje operacionih pojačavača ili nekih drugih sklopova koji zahtijevaju bipolarno napajanje.

Napajanja

11. Šta predstavlja blok šema na slici? Koje elemente treba dodati da šema postala funkcionalna? Dodati potrebne elemente i izvesti izraz za izlazni napon.

Na slici je blok šema stabilizatora sa 3 izvoda i mogućnošću podešavanja izlaznog napona. Pomoću fiksnih stabilizatora sa 3 izvoda moguće je, dodavanjem vanjskih komponenti, realizovati stabilizatore sa podesivim izlaznim naponom. Njihov izlazni napon zavisi od struje napajanja stabilizatora, koja se mijenja sa promjenom ulaznog napona i sa promjenom izlazne struje, što kvari karakteristike stabilizatora. Zbog toga su razvijeni stabilizatori sa mogućnošću podešavanja izlaznog napona kod kojih je uticaj struje napajanja na izlazni napon zanemariv. To je postignuto tako što struja napajanja unutrašnjuh blokova sprovedena na izlazni priključak, a posebno je izveden priključak za podešavanje (ADJ) čija struja je fiksna.

12/13. Na slici je dat linearni regulator sa podesivim izlaznim naponom.Izvesti izraz za izlazni napon.

Napajanja

14. Nacrtati šemu strujnog izvora realizovanog pomoću integrisanog linearnog stabilizatora sa konstantnim izlaznim naponom. Izvesti izraz za izlaznu struju.

15. Nacrtati šemu naponskog izvora realizovanog pomoću integrisanog linearnog stabilizatora sa konstantnim izlaznim naponom, koja omogućava napajanje potrošača većom strujom od struje integrisanog stabilizatora. Izvesti osnovne relacije koje su važne za izbor elemenata kola.

16. Nacrtati šemu naponskog izvora realizovanog pomoću integrisanog linearnog stabilizatora sa konstantnim izlaznim naponom, koja omogućava napajanje potrošača većom strujom od struje integrisanog stabilizatora i ima zaštitu od prevelike struje opterećenja. Izvesti osnovne relacije koje su važne za izbor elemenata kola.

Napajanja

Napajanja

15. Nacrtati (jednu) šemu naponskog izvora realizovanog pomoću integrisanog linearnog stabilizatora sa konstantnim izlaznim naponom, koja omogućava rad sa većim ulaznim naponom od standardnog napona napajanja integrisanog stabilizatora.

16. Nacrtati šemu za napajanje elektronskih kola sa pozitivnim i negativnim naponom, pomoću integrisanih linearnih stabilizatora sa konstantnim izlaznim naponom. Primarni izvor je mreža, a za prilagođenje napona koristiti transformator.

17. Nacrtati električnu šemu naponskog izvora sa mogućnošću digitalnog biranja izlaznog napona.

Napajanja

18. Nacrtati šemu kola za napajanje elektronskog potrošača manje snage, sa mrežnog napona, sa prilagođenjem nivoa pomoću kondenzatora.

19. Nacrtati šemu kola za napajanje elektronskog potrošača manje snage, sa mrežnog napona, sa prilagođenjem nivoa pomoću kondenzatora. Na izlazu kola je paralelni linearni stabilizator, realizovan diskretnim komponentama.

20. Nacrtati šemu kola za napajanje elektronskog potrošača manje snage, sa mrežnog napona, sa prilagođenjem nivoa pomoću kondenzatora i jednostranim ispravljanjem.

21. Nacrtati šemu kola za napajanje elektronskog potrošača manje snage, sa trofaznog mrežnog napona, sa prilagođenjem nivoa pomoću kondenzatora.

Napajanja

22. Nacrtati šemu kola za formiranje negativnog napona za napajanje, od pozitivnog. Objasniti način rada.

Napajanja

23. Nacrtati šemu kola za formiranje povećanog (dvostrukog) napona za napajanje. Objasniti način rada.

24. Nacrtati šemu kola za napajanje elektronskog potrošača manje snage, sa trofaznog mrežnog napona, sa prilagođenjem nivoa pomoću kondenzatora. Na izlazu kola je paralelni linearni stabilizator, realizovan diskretnim komponentama.???????

Linearna integrisana kola

1. Nacrtati blok šemu trostepenog linearnog integrisanog kola (LIK) i objasniti funkciju pojedinih elemenata.

Kod trostepenog LIK ulazni stepen je u vidu jednostavnog diferencijalnog pojačavača (DP) sa emiterskom spregom. Zbog malog pojačanja DP, sledeći stepen urađen je kao pojačavač napona (PN), koji radi u režimu malih signala. Zbog povećanja jednosmjernog nivoa trebalo je ubaciti specijalni stepen za pomak potencijala iz pozitivnog u negativno područje, da bi se dobio veliki izlazni signal. Pomak nivoa i formiranje izlaznog signala radi pojačavač amplitude signala (PA), koji radi u režimu velikih signala. Praktično svi LIK se završavaju emiterskim sljedilom koje praktično ne doprinosi pojačanju,

ali određuje opteretne sposobnosti. Uvođenjem kompenzacione kapacitivnosti CC ostvaruje se osnovni cilj, a to je stabilnost pojačavača pri maksimalnoj povratnoj sprezi. Međutim, vrijednost kapacitivnosti kondenzatora CC

je toliko velika da CC zauzima najveću površinu na čipu. Značajniji problem je nastajanje novog ograničenja pojačavača, pod imenom slew rate ili maksimalna brzina odziva

2. Nacrtati blok šemu dvostepenog linearnog integrisanog kola (LIK) i objasniti funkciju pojedinih elemenata.

Ulazni stepen dvostepenog LIK ostvaruju funkciju i ulaznog DP i naponskog pojačavača malih signala PN. Stepen za pojačanje amplitude PA ostvaruje pojačanje reda 105 pri naponu napajanja 15 V. Na izlazu je emitersko sljedilo, EC. Specifičnost dvostepenog LIK je ugradnja u integrisano kolo kondenzatora za kompenzaciju frekventne karakteristike, koja obezbjeđuje stabilnost pri zatvorenoj petlji negativne povratne sprege.

3. Navesti koji elektronski sklop se nalazi na ulazu linearnog integrisanog kola (LIK) i nabrojati njegove osnovne osobine.

Na ulazu LIK je uvijek je diferencijalni pojačavač sa osobinama: - dobra stabilnost,

- mogućnost spajanja jednog stepena sa drugim bez korišćenja sprežnih kondenzatora, - male greške pojačanja jednosmjerne komponente,. - veliku ulaznu otpornost,

- malu ulaznu struju, - veliki CMRR, - mali naponski i strujni offset.

Jedna od najvažnijih karakteristika DP - mogućnost davanja na izlazu malih diferencijalnih signala za relativno velike istofazne ulazne signale.


4. Navesti koji elektronski sklop se nalazi na izlazu linearnog integrisanog kola (LIK) i nabrojati njegove osnovne osobine.

Izlazni stepen predstavlja pojačavač snage sa sledećim osobinama:- sposobnost davanje velike izlazne struje i napona,- mala izlazna otpornost,- mala disipacija snage u stanju mirovanja,- naponsko pojačanje ≈1,- dobra linearnost i stabilnost.

Najčešće korišćen spoj u izlaznom stepenu prikazan je na slici (komplementarni pojačavač snage u klasi AB). Kada je moguće zanemariti prelazna izobličenja, baze komplementarnih tranzistora se spajaju u zajedničku tačku.

Komplementarni pojačavač snageu klasi AB

Zaštita pojačavača od preopterećenja

U slučaju kratkog spoja na izlazu, struje kroz tranzistore TNPN i TPNP

počinju da rastu. U isto vrijeme, raste i pad napona na otpornicima RE1 i RE2. Tranzistori T2 i T3 počinju da provode struju. Zbog toga se struje baza tranzistora TNPN i TPNP smanjuju, a time se smanjuje i struja potrošača. Na ovaj način se uspostavlja kolo negativne povratne sprege, tako da struja potrošača IP, ne pređe maksimalno dozvoljenu struju IPmax. Otpornici RE1 i RE2, zbog svoje male vrijednosti otpornosti, neznatno utiču na vrijednost pojačanja komplementarnog para, u normalnim uslovima, ali i temperaturno stabilišu komplementarni par.


5. Diferencijalno pojačanje linearnog integrisanog kola (LIK).

Naponsko pojačanje AD (differential open-loop voltage gain): Definiše se kao odnos izlaznog i diferencijalnog ulaznog napona (diferencijalni ulazni napon je razlika napona na neinvertujućem i invertujućem ulazu LIK). Praktično je jednako proizvodu pojačanja svih stepeni koji čine OP.

Idealno , realno se AD kreće od nekoliko desetina hiljada do milion.

6. Ulazna diferencijalna otpornost linearnog integrisanog kola (LIK).

Ulazna diferencijalna otpornost Rin.d (differential input resistance): Definiše se kao otpornost između ulaznih

priključaka LIK. Idealno . Kod realnih LIK (sa otvorenom povratnom spregom) Rin.d se nalazi u

opsegu od nekoliko stotina kΩ do nekoliko MΩ (bipolarni ulaz), odnosno nekoliko desetina do nekoliko stotina GΩ (FET ulaz). Ulazna otpornost LIK sa negativnom povratnom spregom je znatno veća od Rin.d.

7. Izlazna otpornost linearnog integrisanog kola (LIK).

Izlazna otpornost Rout (output resistance): Sa izlazne strane LIK izgleda kao naponski izvor sa

unutrašnjom otpornošću Rout. Idealno , a realno iznosi nekoliko Ω do nekoliko stotina Ω (otpornici za

ograničenje struje).Izlazna otpornost LIK sa negativnom povratnom spregom je manja od Rout.

8. Frekventna karakteristika linearnog integrisanog kola (LIK).

Frekventni odziv/karakteristika (frequency response): Radi se o zavisnosti naponskog pojačanja LIK od frekvencije. Postoje amplitudna (AF) i fazna (FF) frekventna karakteristika, koje su zavisne i jednoznačno povezane, pa je najčešće dovoljno poznavati samo AF. Frekventna karakteristika je dosta nestabilna, zbog velikih tolerancija parazitnih kondenzatora i strujnih pojačanja tranzistora. To može dovesti do oscilacija, pogotovo ako je broj pojačavačkih stepeni veći. Stabilnost se postiže kompenzacijom frekventne karakteristike (modifikacija sa ciljem sprečavanja oscilacija ili postizanja optimalnih performansi za određenu primjenu). Osim stabilnosti, svrha kompenzacije može biti smanjenje osjetljivosti na šumove ili poboljšanje odziva u prelaznom režimu. Kompenzacija može biti vanjska ili unutrašnja (u većini slučajeva). Unutrašnja se postiže dodavanjem kondenzatora između ulaza i izlaza (internog) naponskog pojačavača. Zbog integratorskog efekta, ovaj kondenzator dominantno utiče na frekventnu karakteristiku.

9. Frekventni propusni opseg linearnog integrisanog kola (LIK).

Frekventni propusni opseg : Definiče se na dva načina:

- Propusni opseg za jedinično pojačanje (unity gain bandwidth): Opseg frekvencija u kome LIK ima

pojačanje veće od 0 dB (na graničnoj frekvenciji fT pojačanje je tačno 0 dB).

- Propusni opseg (gain bandwidth): Opseg frekvencija u kome pojačanje LIK ne padne za više od 3 dB

u odnosu na pojačanje za jednosmjerni signal AD (na prelomnoj frekvenciji fP pojačanje padne za tačno 3 dB).


10. Brzina odziva linearnog integrisanog kola (LIK).

Brzina prebacivanja/odziva SR (slew-rate): Predstavlja maksimalnu brzinu promjene izlaznog napona LIK pri skokovitoj pobudi na ulazu, a da pri tome ne nastanu izobličenja veća od dozvoljenih. Ograničenje brzine odziva vezano je za postojanje unutrašnjih kapacitivnosti (kompenzacione kapacitivnosti CC ), i konačnih vrijednosti struja njihovog punjenja i pražnjenja. Brzina odziva usko je vezana sa AF (amplitudno frekventna) karakteristikom LIK. Izražava se u V/μs i za većinu OP se kreće u opsegu 0.5 do 3 V/μs, a kod veoma brzih OP može da dostigne čak nekoliko hiljada V/μs.

11. Vrijeme smirivanja linearnog integrisanog kola (LIK).

Vrijeme smirivanja ts (settling time): Definiše se kao vrijeme potrebno da izlazni napon LIK, pri skokovitoj pobudi na ulazu, dostigne svoj krajnji nivo (90, 99, 99.9%). Vrijeme smirivanja zavisi od AF karakteristike. U slučaju eksponencijalnog odziva, poslije vremena τ izlazni napon dostiže 63% krajnjeg nivoa, poslije 2.3τ dostiže 90%, poslije 4.6τ dostiže 99% i poslije 6.9τ dostiže 99.9% krajnjeg nivoa.

12. Struja polarizacije linearnog integrisanog kola (LIK).

Struja polarizacije ib (input bias current): Ulazna struja polarizacije definiše se kao srednja vrijednost struja koje ulaze u invertujući i neinvertujući ulaz LIK, pri ulaznom i izlaznom naponu jednakom nuli. Zbog nemogućnosti realizovanja dva potpuno identična tranzistora, to ni ulazne struje polarizacije ne mogu biti iste.

Kod bipolarnih LIK ulazne struje polarizacije ib+ i ib- su obično u granicama 10 do 100 nA, odnosno 1 do 10 pA kod LIK sa FET.

13. Strujni ofset linearnog integrisanog kola (LIK).

Struja razdešenosti/strujni ofset ios (input offset current): Definiše se kao razlika struja polarizacije pri kojoj je

izlazni napon jednak nuli: Kod bipolarnih LIK strujni ofset iznosi 10 do 20% ib. Promjena

strujnog ofseta sa temperaturom naziva se strujni temperaturni drift (klizanje). Strujni offset definišemo kao struju koju treba dovesti između ulaznih priključaka tako da se ulazne struje diferencijalnog pojačavača izjednače pri V1=V2 (VOS=0).

14. Naponski ofset linearnog integrisanog kola (LIK).

I ovdje, zbog nemogućnosti potpunog uparenja tranzistora, napon na izlazu operacionog pojačavača (VIOS) neće biti jednak nuli kada su ulazni naponi jednaki. Naponski offset Vos (napon razdešenosti) (input offset voltage): Definiše se kao napon koga treba dovesti na ulaze LIK da bi izlazni napon bio jednak nuli. Napon ofseta je mali jednosmjerni napon kod bipolarnih OP, a kod FET OP imaju veći napon ofseta od bipolarnih, tipično nekoliko desetina mV. Polaritet napona i struje ofseta nisu unaprijed određeni i razlikuju se od primjerka do primjerka iste vrste LIK. Kod nekih LIK je izraženija struja (visokoimpedantni), a kod drugih napon ofseta (niskoimpedantni). Za kompenzaciju napona ofseta koriste se korekcioni krugovi, koji mogu biti vanjski i unutrašnji. Zbog postojanja napona i struje ofseta, realni LIK se može posmatrati kao kao kombinacija idealnog LIK i generatora struje i napona ofseta. Osim strujnog postoji i naponski temperaturni drift (drift), koji predstavlja promjenu napona ofseta sa temperaturom. Ta promjena može biti veoma složena, a obično se izražava u μV/°S.


15. Faktor potiskivanja zajedničkog signala linearnog integrisanog kola (LIK).

Faktor potiskivanja zajedničkog signala CMRR (Common Mode Rejection Ratio): LIK treba da pojača diferencijalni ulazni signal (diferencijalni napon AD), a da potisne signal koji je zajednički za oba ulaza (AS). Kad su oba izlaza kratko spojena izlaz bi trebao da bude jednak nuli, ali kod realnog LIK to nije slučaj zbog pojačanja zajedničkog signala. Ako pojačanja od oba ulaza do izlaza nisu jednaka, na izlazu se pojavljuje signal greške proporcionalan zajedničkom ulaznom signalu. CMRR se definiše kao odnos vrijednosti zajedničkog ulaznog signala i signala greške, (kvantitativno odražava koliko pojačavač pojačava razliku ulaznih napona nezavisno od njihove srednje vrijednosti). Izlazni napon realnog LIK sadrži i komponentu proporcionalnu zajedničkom ulaznom signalu:

Zajednički signal se ne javlja u slučaju da je jedan od ulaza OP uzemljen (invertujući spoj), a javlja se kod neinvertujućeg i diferencijalnog spoja. Idealno (jer je AS =0 ), a realno iznosi 80 - 100 dB.

16. Nacrtati simbol operacionog pojačavača (OP). Objasniti značenje pojedinih priključaka.

Operacioni pojačavač (OP) predstavlja linearni integrisani jednosmjerni pojačavač (LIK) sa mrežom operacione povratne sprege.

Najvažniji priključci svakog OP su: - VNIN: neinvertujući ulaz, - VIN: invertujući ulaz, - V+: + napajanje (keramički kondenzator 0.1 μF prema GND), - V-: - napajanje (keramički kondenzator 0.1 μF prema GND), - VOUT: izlaz.

Ulaz u OP je diferencijalni, između neinvertujućeg i invertujućeg ulaznog priključka, izlaz je nesimetričan i mjeri se prema nultom potencijalu (GND) napajanja. OP pojačava razliku ulaznih napona i to tako što ne okreće znak izlaznog napona ako je napon između neinvertujućeg i invertujućeg priključka pozitivan, a u obrnutom slučaju okreće znak. Napajanje OP je jednosmjerno, u najvećem broju slučajeva simetrično, pozitivno i negativno (bipolarno). U nekim slučajevima moguće je i nesimetrično napajanje (različite amplitude pozitivnog i negativnog napona), a takođe postoje i OP koji su predviđeni za rad sa samo pozitivnim (jednostranim, unipolarnim) napajanjem. OP koji su predviđeni za jednostrano napajanje najčešće dobro funkcionišu kada su napajani bipolarno, dok OP koji su predviđeni za bipolarno napajanje obično ne mogu dobro da rade sa unipolarnim napajanjem (ili imaju znatno degradirane karakteristike).

17. Nacrtati simbol operacionog pojačavača (OP). Navesti osobine idealnog OP i pravila koja se primjenjuju kod analize kola sa OP.

Idealni OP: Čini ga idelni LIK sa povratnom spregom od idealnih elemenata. Njegove osobine su:

- beskonačno veliko pojačanje ,

- beskonačno velika ulazna otpornost ,

- beskonačno mala izlazna otpornost ,- beskonačno veliki frekventni propusni opseg,- beskonačno mali faktor potiskivanja (CMRR→∞)

- strujni i naponski ofset su jednaki nuli


Iz navedenih osobina slijede dva pravila koja se primjenjuju kod analize sklopova sa OP:- struje koje teku u OP se zanemaruju,- ako postoji negativna povratna sprega napon između ulaznih priključaka jednak je nuli.


Operacioni poja čavači

1. OP sa negativnom povratnom spregom. Nacrtati šemu i izvesti izraz koji, u opštem slučaju, povezuje izlazni i ulazni napon. Primjeniti dobijeni izraz na slučaj invertujućeg pojačavača.

Uz pretpostavku da se radi o idealnom OP (

) može se smatrati da u OP ne teče struja, a

da je razlika potencijala između neinvertujućeg (+) i invertujućeg (–) ulaznog priključka praktično jednaka nuli, tako da važi:

2. Nacrtati šemu invertujućeg sumatora napona, realizovanog sa OP. Izvesti izraz koji, u opštem slučaju, povezuje izlazni i ulazne napone.

Jedna od najpoznatijih i najvažnijih funkcija koju je moguće ostvariti na bazi invertujućeg pojačavača je sumator. Izlazni napon ovog sklopa je proporcionalan sumi napona koji su preko odgovarajućih otpornika dovedeni na – ulazni priključak, pri čemu je znak izlaznog napona suprotan znaku sume ulaznih.

Relacije koje slijede pokazuju vezu između izlaznog i ulaznih napona invertujućeg sumatora:

3. Nacrtati šemu invertujućeg pretvarača struje u napon (I/U), realizovanog sa OP. Izvesti izraz koji povezuje izlazni napon i ulaznu struju.

Elektronski sklop na bazi OP, koji ulaznu struju pretvara u napon (I/U), prikazan je na slici. Ulaznu struju i izlazni napon povezuje relacija:

Minimizacija uticaja struje polarizacije postiže se ako se između + ulaznog priključka i mase veže otpornik R2 čija je otpornost jednaka R1.


4. Nacrtati šemu diferencijatora napona, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.

Diferencijator je elektronsko kolo koje nad ulaznim naponom vrši funkciju diferenciranja, tako da je izlazni napon proporcionalanje izvodu ulaznog (sa suprotnim znakom). Realizacija diferencijatora sa OP je prikazana na sledećoj slici.

Ulazna struja je data izrazom:

Ista struja protiče kroz otpornik R, pa se za izlazni napon dobija (relacija koja povezuje ulazni i izlazni napon)

5. Nacrtati šemu invertujućeg integratora napona, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.

Elektronski sklop na bazi OP, čiji je izlazni napon proporcionalan integralu ulaznog napona, prikazan je na sledećoj slici. Kod integratora se u povratnoj sprezi nalazi kondenzator, dok je između ulaznog napona i – ulaznog priključka spojen otpornik.

Ulazna struja je data izrazom:

Ista struja protiče kroz kondenzator. S obzirom da su struja kroz kondenzator i napon na kondenzatoru povezani diferencijalnom relacijom:

Između izlaznog i ulaznog napona postoji zavisnost:

gjde je početni napon na izlazu (kondenzatoru).

6. Nacrtati šemu invertujućeg PI regulatora/kompenzatora greške, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.

Funkcija prenosa PI regulatora je:


KP i KI su proporcionalno, odnosno integralno dejstvo/pojačanjePI regulatora.


7. Nacrtati šemu neinvertujućeg pojačavača napona, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon. Na osnovu dobijenog izraza napisati uslove koje trebaju ispuniti elementi povratne sprege da bi kolo radilo kao sljedilo napona. Nacrtati šemu sljedila napona i navesti njegove osnovne osobine i primjenu.

Sljedilo predstavlja pojednostavljeni neinvertujući pojačavač kod koga je pojačanje jednako 1, odnosno kod koga je izlazni napon jednak ulaznom.

8. Nacrtati šemu neinvertujućeg sumatora napona, realizovanog sa OP. Izvesti izraz koji, u opštem slučaju, povezuje izlazni i ulazne napone.

Zavisnost izlaznog napona od ulaznog dobije se pomoću relacija koje slijede:

9. Nacrtati šemu neinvertujućeg integratora napona, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.

U ovom slučaju je veza izlaznog i ulaznog napona sledeća:


10. Nacrtati šemu neinvertujućeg PI regulatora/kompenzatora greške, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.


11. Nacrtati šemu snažnog neinvertujućeg pojačavača napona, realizovanog sa OP.

12. Nacrtati šemu nesimetričnog diferencijalnog pojačavača, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.

Izlazni napon je moguće dobiti superpozicijom izlaznih napona neinvertujućeg i invertujućeg pojačavača:

13. Nacrtati šemu simetričnog diferencijalnog pojačavača, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazni napon.


14. Nacrtati šemu simetričnog diferencijalnog pojačavača, realizovanog sa OP. Osnovne osobine i primjena diferencijalnog pojačavača.

Vjerovatno najvažnija primjena simetričnog diferencijalnog pojačavača je za mjerenje napona/struje. Radi se, u stvari, o prilagođenju mjerenog napona/struje na nivo napona koji odgovara upravljačkoj elektronici i svođenju na potencijal upravljačke elektronike. Mjereni napon/struja mogu da „plivaju“ u odnosu na potencijal upravljačke elektronike, odnosno da budu na potpuno različitom potencijalu (obično neki visoki napon). To je moguće zahvaljujući osobini simetričnog diferencijalnog pojačavača da odlično potiskuje zajedničku komponentu ulaznih napona koja se ne pojavljuje u izlaznom naponu. Principijelna šema opisane primjene simetričnog diferencijalnog pojačavača data je na sledećoj slici.Kod mjerenja napona, u većini slučajeva, je izlazni napon (mnogo) manji od ulaznog (pojačanje <<1), dok se mjerenje struje obično svodi na mjerenje (malog) napona na otporniku (šentu), odnosno rad sa pojačanjem >>1.


15. Nacrtati šemu sumatora na bazi simetričnog diferencijalnog pojačavača, realizovanog sa OP. Izvesti izraz koji povezuje izlazni i ulazne napone.

pogledati Brodića

16. Nacrtati šemu instrumentacionog pojačavača sa 3 OP, od kojih su 2 ulazna OP u spoju nesimetričnog diferencijalnog pojačavača, a izlazni OP u spoju simetričnog diferencijalnog pojačavača. Izvesti izraz koji povezuje izlazni i ulazni napon.


17. Nacrtati šemu instrumentacionog pojačavača sa 3 OP, od kojih su 2 ulazna OP u spoju naponskog sljedila, a izlazni OP u spoju simetričnog diferencijalnog pojačavača. Izvesti izraz koji povezuje izlazni i ulazni napon.

Izraz?.


18. Nacrtati šemu instrumentacionog pojačavača sa 2 OP, od kojih je jedan u spoju neinvertujućeg, a drugi u spoju nesimetričnog diferencijalnog pojačavača. Izvesti izraz koji povezuje izlazni i ulazni napon.

19. Nacrtati simbol OP sa galvanskom izolacijom. Osnovne osobine i primjena.


Prenosna karakteristika a) frekventni propusni opseg , b) OP sa galvanskom izolacijom HCPL-7800

Kod ove vrste specijalnih pojačavača ulaz i izlaz su galvanski odvojeni. Na taj način je moguće osjetljivu elektronsku opremu zaštititi od visokih napona (i poremećaja) iz energetskog dijela kola, a ipak u upravljačku elektroniku uvesti informacije o naponima i strujama koji se regulišu ili nadgledaju. Na sledećoj slici je dat simbol i funkcionalni dijagram pojačavača sa galvanskom izolacijom (HCPL-7800). Ulazni i izlazni krugovi su potpuno razdvojeni, sa različitim sistemima napajanja. Kod nekih OP ovog tipa osnovno napajanje je sa izlazne strane, a sam OP generiše galvanski odvojeno napajanja za ulaznu stranu. Na ulazu je neki od tipova diferencijalnog pojačavača. Veza između ulazne i izlazne strane ostvaruje se preko visokofrekventnih impulsnih transformatora ili preko optokaplera. Izlaz može biti izveden kao diferencijalan (između dvije tačke) ili u odnosu na nulti potencijal.

20. Na primjeru invertujućeg pojačavača objasniti princip ograničenja izlaznog napona OP pomoću Zener dioda. Nacrtati električnu šemu i prenosnu karakteristiku. Navesti vrijednosti napona ograničenja.

Na sledećoj slici je prikazana električna šema i prenosna karakteristika sklopa sa OP i zener diodama, namijenjenih da ograniče izlazni napon OP. Kada za izlazni napon važi da je (VZD2+VD1)<Vout<(VZD1+VD2), obje zener diode su zakočene i ograničenje napona nije aktivno. U trenutku kada postane Vout=(VZD1+VD2), diode provedu, ZD1 kao zener, a ZD2 kao obična dioda, i spriječe dalji porast izlaznog napona, tj. ograniče izlazni napon na vrijednost (VZD1+VD2). Na potpuno analogan način sklop se ponaša i u slučaju da se dogodi da je Vout=-(VZD2+VD1).Prenosna karakteristika sklopa je takođe prikazana na prethodnoj slici. Nagib karakteristike određen je odnosom otpornika i odgovara pojačanju sklopa. Upotrijebljene Zener diode mogu imati različite napone, tj. prenosna karakteristika ne mora nužno biti simetrična.

21. Nacrtati šemu sklopa sa OP koji realizuje karakteristiku idealne diode. Objasniti način rada.


22. Nacrtati šemu sklopa sa OP za dobijanje apsolutne vrijednosti mrežnog napona. Način rada.

Elektronski sklop za dobijanje apsolutne (i srednje) vrijednosti mrežnog napona prikazan je na sledećoj slici. Apsolutna vrijednost mrežnog napona dobijena je ispravljanjem pomoću Grecovog spoja (diode sa dovoljno visokim probojnim naponom) i svođenjem na potencijal i naponske nivoe elektronike diferencijalnim pojačavačem čije je pojačanje Re/(2R). U ulaznim granama diferencijalnog pojačavača su po dva otpornika radi lakšeg zadovoljavanja zahtjeva za njihovu snagu. Često je potrebno dobiti srednju vrijednost ispravljenog napona, što u ovom slučaju radi filter (RfCf). Naponsko sljedilo, na izlazu, impedantno odvaja prikazani sklop od ostatka kruga.


23. Nacrtati šemu sklopa sa 2 OP za dobijanje apsolutne vrijednosti ulaznog signala. Objasniti način rada i izvesti realacije koje povezuju izlazni i ulazni napon.


24. Nacrtati šemu sklopa sa 2 OP za dobijanje apsolutne vrijednosti ulaznog signala, sa velikom ulaznom otpornošću. Objasniti način rada i izvesti realacije koje povezuju izlazni i ulazni napon.


25. Nacrtati šemu sklopa sa 2 OP za dobijanje apsolutne vrijednosti i veoma malih ulaznog signala. Objasniti način rada i izvesti realacije koje povezuju izlazni i ulazni napon.


26. Nacrtati šemu sklopa za dobijanje apsolutne vrijednosti sa OP sa jednostranim napajanjem. Objasniti način rada i izvesti realacije koje povezuju izlazni i ulazni napon.

Na sledećoj slici je prikazan elektronski sklop sa dva jednostrano napajana OP (+5 V), sposoban da na izlazu da apsolutnu vrijednost ulaznog signala koji se mijenja u granicama 10 Vpp, odnosno ±5 V.

Analogni komparatori


1. Definicija AK. Simbol. Značenje pojedinih priključaka. Princip rada. Definicija vremena propagacije.Analogni komparatori su kola sa dva stabilna stanja izlaznog napona (struje). Stanje izlaznog napona AK se mijenja kada ulazni napon (struja) premaši napon praga formiran pomoću konstantnih ili promjenjivih napona (struja). AK rade bez mrežne povratne sprege.

Zbog toga im ne treba unutrašnja frekventna kompenzacija, pa su brži od OP. Ulazi (In+, In-) su (najčešće) naponi koji se porede. Napajanje AK može biti pozitivno i negativno (najčešći slučaj, ±(5/12/15)V). Izlazni napon je, u svakom stanju, približno jednak jednom od napona napajanja.

Zadatak analognog komparatora (AK) je da utvrdi da li je neki analogni napon veći od drugog S obzirom na dva analogna napona na ulazu i digitalni izlaz, AK se ponekad naziva i jednobitnim analogno-digitalnim (A/D) konvertorom. AK liči na operacioni pojačavač (OP) koji radi u otvorenoj petlji. Izlazni napon je na visokom nivou sve dok je ulaz neinvertujućeg veći od invertujućeg, odnosno na niskom nivou ako je ulaz In+ manji od In-. Kod većine primjena je jedan od ulaza spojen na konstantni referentni napon, a signal koji se testira mijenja se u opsegu napona koji su manji ili veći od referentnogSlično kao kod OP, ulazni stepen AK karakterišu napon ofseta, struja polarizacije, faktor potiskivanja zajedničkog signala. Pošto je AK komponenta za koju je najvažniji prelaz iz stanja u stanje, to se njen rad karakteriše određenim vremenskim parametrima. Najvažniji vremenski parametar AK je vrijeme propagacije - vrijeme od trenutka kada ulaz dostigne napon praga pa dok se ne desi promjena napona na izlazu. Vrijeme propagacije zavisi od nivoa napona koji se porede i obično je nesimetrično, različito za prelaze nisko-u-visoko i visoko-u-nisko.AK se najčešće koriste kao davači polariteta, za upravljanje digitalnim sklopovima pomoću analognih signala, za upravljanje prekidačima, zo dobijanje skokovitih prelaza nivoa signala, kvantizovanje analognih napona, kao i u generatorima specijalnih talasnih oblika.

2. Nacrtati tipove izlaznog stepena AK i navesti njihove osnovne osobine.

Prema karakteru izlaza postoje AK sa puš-pul izlazom i sa otvorenim kolektorom/drejnom. Izlazni napon AK je, u slučaju puš-pul izlaznog stepena, približno jednak naponima napajanja, dok je kod otvorenog kolektora/drejna izlazni visoki napon određen mogućnostima izlaznog tranzistora. Kod izlaza sa otvorenim kolektorom/drejnom aktivan je jedino prelaz visoko-u-nisko,pa je vrijeme prelaza nisko-u-visoko određeno vanjskim otpornikom.


3. Nacrtati principijelnu šemu invertujućeg AK bez histereze. Značenje signala. Prenosna karakteristika. Objasniti uzrok pojave oscilacija u izlaznom naponu prilikom promjene stanja.

Komparatori bez histereze se često nazivaju i komparatori nultog nivoa. Koriste se u slučajevima kad je nivo šuma beznačajan u poređenju sa nivoom signala. Na svom izlazu daje napon ako je ulazni napon viši od nule. AK poredi ulazni signal VS sa naponom praga VTH i izlaz mijenja stanje zavisno od toga da li je ulazni signal veći ili manji od VTH. Pojačanje AK određuje diferencijalni ulazni napon potreban da postavi izlazni napon u stanje visokog/niskog napona.

AK bez histereze prelazi u jedno od stabilnih stanja pri tačno određenom ulaznom naponu i dalje povećanje/smanjenje ulaznog napona ne utiče na izlazni napon. Vraćanje AK u prethodno stanje dešava se pri smanjenju/povećanju ulaznog napona i pri istoj vrijednosti ulaznog napona pri kome je došlo do prethodnog prebacivanja.Problem je naročito izražen u slučaju sporopromjenjivih ulaznih signala, kada se na izlazu pojavljuje veći broj impulsa. Ako bi izlaz AK bio vezan na brojač, desio bi se veliki broj izbrojanih lažnih impulsa pri samo jednom prelazu. Oscilacije mogu biti eliminisane korišćenjem pozitivne povratne sprege koja dodaje histerezu na komparatorsku funkciju.

4. Nacrtati principijelnu šemu neinvertujućeg AK bez histereze. Značenje signala. Prenosna karakteristika. Objasniti uzrok pojave oscilacija u izlaznom naponu prilikom promjene stanja.

Komparatori bez histereze se često nazivaju i komparatori nultog nivoa. Koriste se u slu-čajevima kad je nivo šuma beznačajan u poređenju sa nivoom signala. Na svom izlazu daje napon ako je ulazni napon viši od nule. Oscilacije mogu biti eliminisane korišćenjem pozitivne povratne sprege koja dodaje histerezu na komparatorsku funkciju.


5. Nacrtati principijelnu šemu invertujućeg AK sa histerezom. Značenje signala. Prenosna karakteristika. Izvesti izraze za vrijednosti napona prelaza/praga.

Struje (pozitivne) povratne veze, za obje vrijednosti izlaznog napona su:

Na osnovu izraza za struje dobiju se vrijednosti napona prelaza/praga:

LSTV (Lower State Transition Voltage) za invertujući AK ima vrijednost:

USTV (Upper State Transition Voltage) za invertujući AK ima vrijednost:

6. Nacrtati principijelnu šemu neinvertujućeg AK sa histerezom. Značenje signala. Prenosna karakteristika. Izvesti izraze za vrijednosti napona prelaza/praga.

USTV (Upper State Transition Voltage) za neinvertujući AK se dobije kao:

LSTV (Lower State Transition Voltage) za neinvertujući AK se računa kao:


7. Nacrtati principijelnu šemu neinvertujućeg AK napona različitog polariteta sa podesivom histerezom. Prenosna karakteristika u opštem slučaju. Izvesti izraze za vrijednosti napona prelaza/praga. 8. Realizacija u slučaju prenosne karakteristike kod koje je napon gornjeg praga jednak nuli. 9. Realizacija u slučaju prenosne karakteristike kod koje je napon gornjeg praga jednak nuli.

Oba ulazna napona (V1>0 i V2<0) mogu biti promjenjiva, ili jedan od njih može biti fiksan. Izlazni napon (Vout) jednak je (približno) pozitivnom/negativnom naponu napajanja. Diode D1 i D2 služe za definisanje tipa histereze, Zener diode ZD1 i ZD2 i otpornik RH za definisanje napona prelaza/praga (širine histereze), dok otpornik RZ

definiše struju Zener dioda. U zavisnosti koji tip histereze se želi postići, neke od navedenih komponenti mogu biti izostavljene, odnosno šema može biti pojednostavljena. Svi odnosi u kolu se definišu preko struja.

Vout>0: D2 zakočena, D1 vodi:

U trenutku prebacivanja napon na + ulazu AK jednak je nuli, pa važi:

Iz prethodne jednačine se vidi da u trenutku prebacivanja razlika napona v1- v2 mora biti negativna i ta razlika predstavlja napon donjeg prelaza/praga (VHL).

Vout<0: D2 vodi, D1 zakočena:

U trenutku prebacivanja napon na + ulazu AK mora biti jednak nuli, pa važi:


Sada je u trenutku prebacivanja razlika napona v1- v2 pozitivna, odnosno dobijena vrijednost predstavlja napon gornjeg prelaza/praga (VHH).


Šmitov triger

1. Definicija i primjena Šmitovog trigera.

Šmitov triger je generički naziv za bistabilna elektronska kola sa pozitivnom povratnom spregom i prenosnom karakteristikom u obliku histereze. Riječ je o kolu koje obavlja funkciju komparatora. Šmitovi trigeri mogu biti realizovani pomoću diskretnih komponenti, OP/AK ili logičkih kola.Šmitov triger se primjenjuje za realizaciju sledećih funkcija:

- pretvaranje signala proizvoljnog talasnog oblika u pravougaoni,- obrada signala sa velikim superponiranim šumom,- uobličavanje signala sa sporim ivicama-

2. AK kao invertujući Šmitov triger. Električna šema. Izvesti izraze za napone pragova.Prenosna karakteristika.

AK kao invertujući Šmitov triger kod koga je izlazni napon približno jednak nižoj vrijednosti napona napajanja kada je ulazni napon veći od gornjeg napona praga, a približno jednak višoj vrijednosti napona napajanja ako je ulazni napon manji od donjeg napona praga.

3. AK kao neinvertujući Šmitov triger. Električna šema. Izvesti izraze za napone pragova. Prenosna karakteristika.

Kod neinvertujućeg Šmitovog trigera je izlazni napon jednak višoj vrijednosti napona napajanja kada je ulazni napon veći od gornjeg napona prelaza/praga. Neinvertujući Šmitov triger je varijanta neinvertujućeg AK sa histerezom kod koga je napon VTH jednak nuli. Vrijednosti za donjeg i gornjeg napona prelaza/praga se dobiju iz ranije izvedenih jednačina, uvrštavanjem VTH=0.

Šmitov triger

4. AK kao neinvertujući Šmitov triger sa preciznim naponima prelaza/praga. Električna šema. Izvesti izraze za napove pragova. Prenosna karakteristika.

5. Šmitov triger sa logičkim kolima. Definicija karakterističnih nivoa napona.

I kada je realizovan sa logičkim kolima Šmitov triger se koristi za uobličavanje impulsa ili pretvaranje sporopromjenjivih signala u impulsne sa malim vremenima porasta i pada, često u svrhu sinhronizacije. Proizvođač garantuje da će Šmitov triger promijeniti stanje izlaza, za rastući ulazni napon, između (VT+min) i (VT +max). Za opadajući ulazni napon garantuje se promjena stanja izlaza za ulazni napon između (VT –max) i (VT –min). Do promjene stanja garantovano neće doći ako je ulazni napon između (VT –max) i (VT +min). Na taj način se obezbjeđuje neosjetljivost na šumove. Histereza Šmitovig trigera definiše se kao razlika napona pri kojima kolo mijenja stanje pri rastućem i opadajućem ulaznom signalu. Nivoi ulaznog signala Vih i VTil moraju biti veći od (VT +max) i manji od (VT –min) da bi promjena stanja bila sigurna

Šmitov triger

6. Šmitov triger sa logičkim kolima. Realizacija pomoću dva CMOS invertora. Električna šema. Izvesti izraze za napone pragova.

Realizacija Šmitovog trigera pomoću: a) dva CMOS invertora, b) dva tranzistora koji su obično NPN tipa

a) b)

Gornji (VTH) i donji (VTL) napon praga određeni su naponom napajanja (VDD), odnosom otpornosti R1/R2 i naponom praga (VT) prvog invertora.

a) raste od 0 do

Napon na ulazu prvog invertora jednak je:

Izlazni napon se mijenja kada ulazni napon prvog invertora dostigne napon njegovog praga provođenja:

b) opada od do 0

Napon na ulazu prvog invertora sada je jednak:

Stanje izlaza se mijenja kada ulazni napon prvog invertora dostigne napon njegovog praga provođenja:

Šmitov triger

7. Primjena Šmitovog trigera kod sprečavanja posledica istitravanja kontakta.

Prilikom zatvaranja kontakta (elektro)mehaničkog prekidača/tastera dolazi do pojave istitravanja/odskakivanja, odnosno višestrukog zatvaranja i otvaranja, prije konačnog smirivanja. Ako prekidač služi za davanje ulazne informacije za digitalni sklop na bazi brojača, ili koji radi kao logički automat, moguća je pojava velike greške zbog brojanja lažnih impulsa, ili neželjena promjena stanja automata. Jedno od najjednostavnijih rješenja za sprečavanje posledica istitravanja kontakta je upotreba Šmitovog trigera i integratorskog kruga. Zadatak integratora je da spriječi da se na ulazu Šmitovog trigera, za vrijeme prelaznog procesa, pojave naponi koji prelaze pragove njegovog okidanja.

Piezoelektrični efekt je pojava stvaranja električnih naboja na površini nekih čvrstih materijala, prilikom njihove mehaničke deformacije (vrijedi i obratno). Materijali koji posjeduju piezoelektrični efeket nazivaju se piezoelektrici. Piezoelektrici imaju široku primjenu u današnjoj tehnologiji. Najvažnija dva svojstva piezoelektrika su mogućnost vrlo efikasnog pretvaranja mehaničkih deformacija u električne impulse i obratno. Najpoznatiji primjeri upotrebe piezoelektrika u svakodnevnom životu su npr. "kvarcni" ručni satovi, koji koriste precizno oblikovan kristal kvarca (poznati piezoelektrik) kao izvor oscilacija precizno određene i konstantne frekvencije. Takvi oscilatori koriste se i u svakom elektronskom računaru kao generatori takta za procesor, sabirnicu itd. Piezoelektrični oscilatori nalaze se i u mobilnim telefonima, i odgovorni su za precizan izbor radio frekvencije na kojima uređaji rade.

Histereza je pojava da se neko kolo, ponaša različito pri različitim smjerovima promjene ulaza (porast/pad).

Tajmeri

Tajmeri

1. Nacrtati električnu šemu Milerovog integratora sa OP, kao i talasne oblike karakterističnih napona. Izvesti izraze za izlazni napon.

Jednačina (opadajućeg) izlaznog napona:

Vmax predstavlja maksimalnu vrijednost izlaznog napona, koja se dobije iz uslova da je vout(T/4)=0.

Sada je:

Za rastući izlazni napon jednačina glasi:

Tajmeri

2. Nacrtati električnu šemu Milerovog generatora testerastog napona sa OP, kao i talasne oblike karakterističnih napona.

Tajmeri

3. Nacrtati električnu šemu astabilnog Milerovog integratora, kao i talasne oblike karakterističnih napona.

4. Nacrtati električnu šemu Butstrep integratora sa OP, kao i talasne oblike karakterističnih napona. Izvesti izraz za izlazni napon.

5. Nacrtati električnu šemu astabilnog Butstrep integratora, kao i talasne oblike karakterističnih napona.

Tajmeri

6. Nacrtati principijelnu električnu šemu generatora linearnog napona sa strujnim izvorima, kao i talasne oblike karakterističnih napona. Izvesti izraz za frekvenciju oscilacija.

Vrijeme punjenja kondenzatora:

Vrijeme pražnjenja kondenzatora:

Frekvencija oscilacija:

7. Nacrtati principijelnu šemu astabilnog multivibratora sa AK (bipolarno napajanje), kao i talasne oblike karakterističnih napona. Izvesti jednačine koje opisuju karakteristične napone.

Karakteristični talasni oblici su dati za početne uslove Vout=Vdd, VC=0, Vdd=1 V i Vss=−1 V. Za R=C=1 jednačine koje opisuju ponašanje sistema glase:

U opštem sličaju pragovi okidanja i period oscilovanja su dati izrazima:

Tajmeri

9. Nacrtati principijelnu šemu astabilnog multivibratora sa Šmitovim trigerom realizovanim logičkim kolima, kao i talasne oblike karakterističnih napona. Izvesti izraz za period oscilacija.

10. Nacrtati principijelnu šemu astabilnog multivibratora sa Šmitovim trigerom realizovanim logičkim kolima, sa mogućnošću nezavisnog podešavanja trajanja impulsa i pauze, kao i talasne oblike karakterističnih napona.

Tajmeri

11. Nacrtati principijelnu šemu astabilnog multivibratora sa 2 invertora, kao i talasne oblike karakterističnih napona. Objasniti način rada. Izvesti izraze za trajanje kvazistabilnih stanja i perioda oscilacija.

Pretpostavlja se da invertori imaju idealnu karakteristiku prenosa, da im je izlazna impedansa zanemarljivo mala, da su ulazne zaštitne diode idealne i da je vrijeme kašnjenja zanemarljivo. Izlazi invertora mogu biti u stanju logičke jedinice (Vo.H =Vdd) ili logičke nule (Vo.L=0 V) i komplementarni su. Neka je u početnom trenutku Vx < Vp (Vp napon prelaza na prenosnoj karakteristici). U tom slučaju je Vo.1 =0 V, a Vo.2 = Vdd i kondenzator C se puni preko otpornika R (Vx je jednak naponu kondenzatora RC integratora). Kada napon Vx dostigne vrijednost Vp izlazni naponi invertora se promijene i postanu Vo.1 = Vdd, Vo.2 =0 V. Pošto je potencijal jednog priključka kondenzatora naglo skočio sa 0 V na Vdd i potencijal drugog (Vx) mora da se promijeni isto toliko, tj. da skoči na vrijednost Vx = Vp + Vdd (! NAPON KONDENZATORA NE MOŽE DA DOŽIVI SKOKOVITU PROMJENU). Međutim, zbog prisustva (idealnih) zaštitnih dioda koje u ovom sličaju provode kada ulazni napon (drugog) invertora dostigne vrijednost Vdd, potencijal drugog priključka će biti ograničen na vrijednost Vx

= Vdd. Kondenzator C se sada prazni preko otpornika R (Vx je sada jednak naponu na otporniku RC diferencijatora) sve dok ne postane Vx = Vp. Ako je sa t1 označeno trajanje pražnjenja, a sa t2 trajanje punjenja kondenzatora C, onda vrijede sledeće relacije za trajanje pojedinih kvazistabilnih stanja i period oscilovanja astabilnog multivibratora

Za Vp=Vdd/2 se dobije:

Period oscilovanja malo zavisi od temperature, ali je veoma zavisan od vrijednosti napona praga/prelaza Vp

Tajmeri

12. Nacrtati principijelnu šemu astabilnog multivibratora sa 3 invertora, kao i talasne oblike karakterističnih napona. Objasniti način rada.

Astabilni multivibrator sa 3 invertora, prikazan na sledećoj slici, ima znatno bolju stabilnost perioda oscilovanja, a osim toga može da radi sa veoma malim vrijednostima kapaciteta C, čak i u slučaju C=0.

Period oscilovanja dat je izrazom:

Za Vp=Vdd/2 se dobije:

13. Nacrtati električnu šemu monostabilnog multivibratora sa CMOS NILI kolima, kao i talasne oblike kerakterističnih napona. Objasniti način rada. Izvesti izraze za napon i vrijeme punjenja kondenzatora.

U stabilnom stanju napon na ulazu drugog NILI kola je jednak naponu napajanja (Vx=Vdd), pa je na njegovom izlazu (izlaz monostabilnog multivibratora) logička nula (Vo.2=0 V). Na izlazu prvog NILI kola je napon Vo.1= Vdd, i kondenzator C je prazan (isti napon na oba priključka). Kada se u trenutku t0 dovede napon logičke jedinice na ulaz monostabilnog multivibratora (Vi = Vdd), na izlazu prvog NILI kola napon pada na logičku nulu (Vo.1=0 V). Kako se napon na kondezatoru ne može trenutno promijeniti, za isti iznos padne napon na drugom ulazu logičkog kola (Vx) što dovodi do generisanja logičke jedinice na izlazu drugog NILI kola (Vo.2= Vdd). Kondenzator C se puni, sve dok ne dostigne vrijednost napona Vp, što odgovara kvazistabilnom stanju. Napon punjenja kondenzatora je eksponencijalna funkcija vremena, sa vremenskom konstantom τ.

Rout je (mali) izlazni otpor NILI kola. Kolo radi sa okidanjem na pozitivnu ivicu ulaznog signala.

Vrijeme punjenja kondenzatora:

Tajmeri

Kvazistabilno stanje (trajanje izlaznog impulsa) se završava kada postane Vx = Vp. U tom trenutku izlazni napon se opet vrati na stabilnu vrijednost (Vo.2=0 V), zbog čega izlaz prvog NILI kola skoči na Vo.1= Vdd. Pošto je potencijal jednog kraja kondenzatora naglo skočio sa 0 V na Vdd i potencijal drugog kraja (Vx) mora da se promijeni isto toliko, tj. da skoči na vrijednost Vx = Vp + Vdd (! Napon kondenzatora ne može da doživi skokovitu promjenu!). Međutim, zbog prisustva (idealnih) zaštitnih dioda koje u ovom sličaju provode kada ulazni napon (drugog) NILI dostigne vrijednost Vdd, potencijal drugog priključka će biti ograničen na vrijednost Vx = Vdd. Dolazi do naglog pražnjenja kondenzatora kroz zaštitnu diodu i izvor napajanja sa vremenskom konstantom (RD+Rout)C.

Tajmeri

Miodrag Popović

U stabilnom stanju, prije dovođenja okidnog impulsa, napon na ulazu drugog NILI kola vx jednak je naponu napajanja VDD jer kroz otpornik R ne teče struja. Stoga su naponi vi2 (0-)=0 V, i vi1 (0-)=VDD. Napon na kondenzatoru u stabilnom stanju je vC(0-)=0 V. Okidni impuls se dovodi u trenutku t = 0 na slobodni ulaz prvog NILI kola. Ovaj skok napona na ulazu izaziva nagli pad napona na izlazu prvog NILI kola pa je vi1 (0+)=0 V. U ovoj analizi je zanemareno kašnjenje kroz logička kola, s obzirom da je znatno kraće od vremenskih intervala koji će u analizi biti od interesa. Kako se napon na kondenzatoru ne može trenutno promeniti, napon na ulazu drugog logičkog kola vx pada za isti iznos pa je vx(0+)=0 V. Napon na izlazu drugog logičkog kola skače na vrednost napona napajanja, tj. vi2 (0+)=0 VDD .S obzirom da je sada vx≠VDD, kroz otpornik R protiče struja koja puni kondenzator C i ide u izlaz prvog NILI kola. Nastalo stanje traje samo dok se napon vx ponaša kao napon logičke nule na ulazu, tj. dok je vx<VDD.. To je, dakle, kvazistabilno stanje. Kondenzator se puni strujom čija je vremenska zavisnost eksponencijalnog tipa, jer je u pitanju RC kolo prvog reda. Napon vx

takođe ima eksponencijalnu zavisnost i definisan je jednačinom:

gdje je vx(0+)= 0 V, vx(∞)=VDD, dok je vremenska konstanta τ data izrazom:

gdje je Rizl R mala izlazna otpornost NILI kola. Smenom vrednosti za vx(0+) i vx(∞) u eksponencijalnu jednačinu za vx(t), dobija se vremenska zavisnost napona vx u toku trajanja kvazistabilnog stanja:

Kvazistabilno stanje se završava u trenutku t = T , kada napon vx dostiže napon prelaza VP . Tada napon vi2

ponovo pada na 0 V, a zbog toga napon vi1 skače na VDD .Pošto se napon na kondenzatoru ne može trenutno promijeniti, skok napona vx bi trebalo da bude isti, tj. trebalo bi da bude vx(T+)=VP+VDD. Zbog ugrađenih zaštitnih dioda na ulazu koje ograničavaju vrednost ulaznog napona na opseg između 0 i VDD (ako se zanemari pad napona na provodnoj diodi), napon vx neće moći da premaši napon napajanja, već će doći do naglog pražnjenja kondenzatora kroz zaštitnu diodu i izvor za napajanje. Napon na kondenzatoru se naglo smanji za VP jer se kondenzator po završetku kvazistabilnog stanja prazni sa malom vremenskom konstantom (Rd+Rizl)C , gdje je Rd

mala otpornost provodne zaštitne diode. Zamjenom vx(T+)=VP i rješavajući dobijenu jednačinu po T, za trajanje kvazistabilnog stanja se dobija:

Kako je obično VP =VDD /2, konačno se dobija:

Tajmeri

Tajmeri

1. Definicija i podjela integrisanih tajmera.

Integrisani tajmeri su integrisana kola namijenjena za generisanje preciznih vremenskih intervala, čije su trajanje ili period ponavljanja određeni vanjskim RC komponentama. Vremenski intervali koje generišu integrisani tajmeri mogu biti mnogo niži od onih koje generišu multivibratori (μs-min). Prema principu rada postoje dvije grupe integrisanih tajmera: - Jednociklusni: Poslije okidanja generišu impuls čije je trajanje određeno punjenjem/pražnjenjem vanjskog kondenzatora (srazmjerno vremenskoj konstanti RC). Pogodni su za generisanje kraćih intervala. - Višeciklusni (brojački): Vanjski kondenzator se puni i prazni više puta za vrijeme generisanja zadatog intervala. Broj punjenja i pražnjenja je definisan odnosom dijeljenja N binarnog brojača koji je dio integrisanog kola. Trajanje impulsa je srazmjerno NRC, pa je moguće generisanje dužih vremenskih intervala.

2. Nacrtati principijelnu električnu šemu i objasniti način rada jednociklusnog tajmera. Izvesti izraz za trajanje generisanog impulsa.

U stabilnom stanju prekidač R je zatvoren pa je napon na kondenzatoru C jednak nuli. Dejstvom okidnog impulsa (Triger) setuje se leč kolo (FF), otvara prekidač R i počinje generisanje impulsa. Napon na kondenzatoru eksponencijalno raste ka naponu napajanja. Kada napon na kondenzatoru dostigne vrijednost:

komparator mijenja stanje, zatvara prekidač R i time se završava generisani vremenski interval. Trajanje generisanog impulsa (tp) može se odrediti kao:

4. Nacrtati principijelnu električnu šemu i objasniti način rada višeciklusnog tajmera.

Tajmeri

Binarni brojač najčešće je realizovan kao niz D flipf-lopova MS tipa. U stabilnom stanju relaksacioni oscilator ne radi, a brojač je resetovan. Posle okidanja tajmerskog kola setuje se flip-flop i aktivira se oscilator. Na svom izlazu daje niz pravougaonih impulsa čije je perioda određena spoljnim RC elementima. Binapni brojač broji impulse sve dok se ne dostigne unaprijed određeni broj N, tada se resetuje upravljački flip-flop, i prekida generisanje impulsa. Trajanje impulsa je određeno sa:

5. Nacrtati principijelnu električnu šemu tajmera 555. Navesti osnovne karakteristike. Objasniti funkciju i značenje pojedinih priključaka

Prvi integrisani tajmer (SE555) napravila je firma Signetix 1973. god. On je ubrzo postao industrijski standard i jedno od najvažnijih integrisanih kola uopšte. Danas ga, još uvijek, nudi veliki broj proizvođača, u različitim tehnologijama i izvedbama.

Osnovne karakteristike 555 kola su:● malo vrijeme isključenja,● maksimalna frekvencija veća od 500 kHz,● generisanje vremena u opsegu mikrosekundi do sati,● mogućnost rada u monostabilnom ili astabilnom režimu,● velika izlazna struja (dvosmjerno) 200 mA,● podesiv faktor ispune,● TTL kompatibilnost,● temperaturna stabilnost 0.005% po ºC.

Tajmeri

Obično se 555 radi u kućištu sa 8 priključaka (pinova).Napajanje se dovodi na priključke 8 (+Vcc) i 1 (GND). Izlaz se uzima sa priključka 3 (Out). Na priključak 4 se dovodi ulazni signal za resetovanje (Reset - aktivan Log0), koji, kad je aktivan, dovodi izlaz u stanje Out=0 V. Uvijek kada je Out =0 V uključen je interni tranzistor čiji je kolektor vezan na priključak 7 (Discharge). Postoje dva komparatora, donjeg nivoa (1/3 Vcc) sa ulazom na priključku 2 (Trigger) i gornjeg nivoa (2/3 Vcc) sa ulazom na priključku 6 (Treshold), čiji su pragovi/nivoi interno postavljeni pomoću otporničkog djelitelja (3 otpornika od po 5 kΩ, vezana u seriju). Na priključku 5 (Control voltage) je izveden interni napon 2/3 Vcc. Obično je na priključku 5, prema 1 (GND), spojen kondenzator kapaciteta 10 nF, ali se u određenim primjenama priključak 5 koristi kao ulaz. Izlazi komparatora su dovedeni na ulaze RS flip-flopa čiji Q izlaz odgovara izlazu 555 (pojačan) i koji upravlja stanjem internog tranzistora spojenog na priključak 7 (Discharge). Za realizaciju konkretnih funkcija neophodno je dodati eksterne elemente, bar jedan otpornik i jedan kondenzator.

Tajmeri

6. Nacrtati električnu šemu 555 tajmera koja realizuje funkciju Šmitovog trigera, kao i prenosnu karakteristiku izlaz/ulaz. a) Objasniti način rada u slučaju da se ulaz 555.5 (Control voltage) ne koristi.b) Objasniti način rada u slučaju da je na ulaz 555.5 (Control voltage) doveden vanjski napon vctr.

a) Control voltage se ne koristi:

Naponi prelaza/pragova Šmitovog trigera, u ovom slučaju, odgovaraju interno postavljenim vrijednostima u 555 kolu, donji prag (VHL) je jednak 1/3 VCC (Trigger), a gornji prag (VHH) 2/3 VCC (Treshold). Obično je na priključku 555.5, prema 1 (GND), spojen kondenzator od 10 nF. Kada je ulazni napon vin =555.2.6 manji od napona donjeg praga tada je S=Log1, R=Log0 i interni flip-flop je „setovan“ (Q=Log1) pa izlazni pojačavač („bafer“) obezbjeđuje na izlazu napon vout=555.3≈ VCC. Ako ulazni napon raste i pređe vrijednost donjeg praga (VHL =1/3 VCC) ulazi u flip-flop su S=Log0, R=Log0 i izlaz flip-flopa ne mijenja vrijednost (Q=Log1), pa je i vout=555.3≈ VCC. U slučaju da ulazni napon i dalje raste i postane veći od napona gornjeg praga (VHH =2/3 VCC) ulazi flip-flopa postaju S=Log0, R=Log1 i izlaz flip-flopa mijenja vrijednost (Q=Log0), pa je i vout =555.3≈0 V. Ovakvo stanje ostaje sve dok ulazni napon ne opadne ispod vrijednosti donjeg praga (VHL =1/3 VSS) kada S=Log1, R=Log0 postave izlazni napon na vout=555.3≈ VCC. Opisano ponašanje odgovara histereznoj prenosnoj karakteristici izlaz/ulaz, kao na prethodnoj slici. Širina histereze jednaka je 1/3 VCC, a njen centar je smješten na 1/2 VCC.

b) Control voltage je jednak vanjskom naponu vctr

Kada je na ulaz 555.5 (Control voltage) doveden vanjski napon vctr , ponašanje kola ostaje isto kao u prethodnom slučaju, pri čemu se mijenjaju vrijednosti pragova/prelaza tako da važi VHH= vctr, VHH= 1/2 vctr. Širina histereze sada je jednaka 1/2 vctr

Tajmeri

7. Nacrtati električnu šemu 555 tajmera koja realizuje funkciju monostabilnog multivibratora sa okidanjem na negativnu ivicu, kao i talasne oblika karakterističnih napona. Objasniti način rada. Izvesti izraz za trajanje generisanog impulsa.

U stabilnom stanju je vout=555.3≈0 V i interni tranzistor drži eksterni kondenzator C1 u ispražnjenom stanju, pa je vC=555.6.7≈0 V. Na ulazu tada mora biti napon vin.n=555.2≈ VCC (tačnije vin.n>1/3 VCC). Na ulazima flip-flopa je stanje R=S=Log0. Prelazak u kvazistabilno stanje i generisanje impulsa na izlazu počinje dovođenjem na ulaz vin.n=555.2 napona koji je manji od 1/3 VCC (ulazni napon se mora vratiti u stanje vin.n=555.2≈VCC prije isteka kvazistabilnog stanja). U tom trenutku postaje S=Log1, flip-flop je „setovan“ (Q=Log1) i izlazni pojačavač („bafer“) obezbjeđuje na izlazu napon vout≈ VCC. Interni tranzistor se koči i eksterni kondenzator C1 počinje da se puni preko otpornika R1. Kvazistabilno stanje traje sve dok napon kondenzatora ne dostigne vrijednost vC

=555.6.7=2/3 VCC, kada postaje R=Log1, flip-flop se „resetuje“ (Q=Log0), izlazni pojačavač („bafer“) obezbjeđuje na izlazu napon vout≈0 V, a interni tranzistor provodi, naglo isprazni eksterni kondenzator i drži ga u ispražnjenom stanju. Povratkom u stabilno stanje ciklus generisanja impulsa na izlazu je završen.

Trajanje generisanog impulsa (tp) može se odrediti na osnovu sledećih relacija:

Iz prethodne relacije se vidi da trajanje impulsa ne zavisi od napona napajanja (ako on ostaje konstantan za vrijeme generisanja impulsa), već je određeno vrijednostima eksternog otpornika i kondenzatora.

Tajmeri

9. Nacrtati električnu šemu 555 tajmera koja realizuje funkciju astabilnog multivibratora (sa dva eksterna otpornika), kao i talasne oblika karakterističnih napona. Objasniti način rada. Izvesti izraze za period i frekvenciju oscilacija.

Kada je 555 kolo spojeno prema šemi sa sledeće slike ono radi kao astabilni multivibrator koji generiše pravougaone impulse čije trajanje i period određuju eksterne komponente R1, R2 i C1. Napon kondenzatora vC=555.2.6 mijenja se između 1/3 VCC (nivo napona na ulazu Trigger=555.2) i 2/3 VCC (nivo napona na ulazu Threshold=555.6). Punjenje kondenzatora C1 odvija se sa vremenskom konstantom τ1=( R1+R2) C1, (izlazni napon vout =555.3≈ VCC), a pražnjenje sa τ2= R2 C1 (izlazni napon vout=555.3≈0 V).Vrijeme punjenja (t1) i vrijeme pražnjenja (t2) kondenzatora C1 se računaju iz relacija:

Punjenje C1: Pražnjene C1:

Period i frekvencija oscilacija su date sledećim relacijama:

Idealni prekida či

1. Idealni prekidač sa otporničkim opterećenjem. Električna šema. UI karakteristika, karakteristike prelaza. Karakteristične jednačine.

Karakteristike idealnog prekidača:

Zatvoren prekidač: v(t) = 0 Otvoren prekidač: i(t) = 0 U oba slučaja: p(t) = v(t) i(t) = 0

!!! NA IDEALNOM PREKIDAČU NEMA GUBITAKA !!!

Idealni prekida či

2. Realni prekidač sa otporničkim opterećenjem. Električna šema. UI karakteristika, karakteristike prelaza. Karakteristične jednačine. Trajektorija prelaza, prekidački gubici, talasni oblici napona, struje i snage.

Idealni prekida či

3. Realni prekidač sa parazitnim kapacitetom i otporničkim opterećenjem. Električna šema. Prelaz OFF u ON. UI karakteristika, karakteristike prelaza. Karakteristične jednačine. Talasni oblici struje, napona i snage.

Idealni prekida či

4. Realni prekidač sa parazitnim kapacitetom i otporničkim opterećenjem. Električna šema. Prelaz ON u OFF. UI karakteristika, karakteristike prelaza. Karakteristične jednačine. Talasni oblici struje, napona i snage.

Idealni prekida či

5. Realni prekidač sa induktivnim opterećenjem. Električna šema. Prelaz OFF u ON. UI karakteristika, karakteristike prelaza. Karakteristične jednačine. Talasni oblici struje, napona i snage.

6. Realni prekidač sa induktivnim opterećenjem. Električna šema. Prelaz ON u OFF. UI karakteristika, karakteristike prelaza. Karakteristične jednačine. Talasni oblici struje, napona i snage.

Idealni prekida či

8. Realni prekidač sa induktivnim opterećenjem. Električna šema. Trajektorija prelaza, prekidački gubici, talasni oblici napona, struje i snage.

Idealni prekida či

a) trajektorija prelaza, b) prekidački gubici, struja i napon

9. Realni prekidač sa kapacitivnim opterećenjem. Električna šema. Trajektorija prelaza, prekidački gubici, talasni oblici napona, struje i snage.

a) trajektorija prelaza, b) prekidački gubici, struja i napon

10. Poželjne (idealne) karakteristike poluprovodničkog prekidača.

1. U uključenom stanju prekidač mora da:

vodi veliku direktnu struju (IF) koja teži ∞ ima mali direktni pad napona (VON) koji teži 0 ima malu otpornost (RON) koja teži 0, kao i male gubitke (PON) koji teže 0

2. U isključenom stanju prekidač mora da:

blokira veliki direktni ili inverzni napon (VBR) koji teži ∞ propušta malu struju (IOFF) koja teži 0

Idealni prekida či

ima veliku otpornost (RON) koja teži ∞, kao i male gubitke (PON) koji teže 0 (simboli se odnose na dc vrijednosti u stacionarnom stanju)

3. Proces uključenja/isključenja prekidača mora se dešavati trenutno, kako bi on mogao da radi sa velikom frekvencijom. Zbog toga prekidač mora da ima:

malo vrijeme kašnjenja (delay - td) koje teži 0 malo vrijeme porasta (rise - tr) koje teži 0 malo vrijeme zadrške (storage - ts) koje teži 0 malo vrijeme pada (fall - tf) koje teži 0

4. Za uključenje/isključenje prekidača mora biti potrebno:

mala snaga (PG) koja teži 0 mali napon (VG) koji teži 0 mala struja (IG) koja teži 0

5. Mora postojati mogućnost upravljanja i uključenjem I isključenjem (na pr. pozitivan signal za uključenje,negativan ili 0 za isključenje)

6. Za uklj./isklj. prekidača poželjno je koristiti impulse male amplitude i trajanja (tw), koje teže 0

7. Sposobnost da izdrži velike brzine promjena napona i struje (dv/dt i di/dt) koji teže ∞

8. Dobro odvođenje toplote, tj. mali toplotni otpor od poluprovodnika prema ambijentu (RJA)

9. Sposobnost da izdrži veliku struju kvara onoliko dugo koliko je to potrebno, tj. da ima veliko i2t → ∞

10. Pozitivni temperaturni koeficijent (RON raste sa temperaturom ), radi prirodnog dijeljenja struje pri paralelnom vezivanju prekidača

11. Niska cijena

Idealni prekida či

11. UI karakteristike 1Q, 2Q i 4Q prekidača.

LITERATURA

[1] Milomir Šoja, „Novi prilozi u primjeni strujnog upravljanja u DC/DC i DC/AC pretvaračima“, doktorska disertacija, ETF Istočno Sarajevo, 2008.

[2] Tomislav Brodić, „Analogna integrirana elektronika“, „Svjetlost“, Sarajevo, 1986.

[3] Spasoje Tešić, „Impulsna elektronika“, Naučna knjiga, Beograd, 1976.

[4] Predrag Petrović, Impulsna i digitalna elektronika, Čačak, 2005, god.

[5] Štroksa, „Auditorne vježbe iz IDe“, ETF Istočno Sarajevo, 200h-200z.

[6] Dejan B. Živković, Miodrag V. Popović, „ Impulsna i digitalna elektronika “, Elektrotehnički fakultet, „Akademska misao“, Beograd, 2000.

[7] Miodrag Popović, Osnovi elektronike , Elektrotehnički fakultet, Beograd, 2004

[8] Branko L. Dokić, „Integrisana kola: digitalna i analogna“, „Glas Srpske“, Banja Luka, 1999.

[9] Branko L. Dokić, „Energetska elektronika: pretvarači i regulatori“, Akademska misao Beograd, ETF Banja Luka, 2007.

[10] Dušan Borojević: „Izbegavanje premašaja u sistemima sa PI regulatorom i zasićenjem na ulazu objekta upravljanja“, Novi Sad, 1997.

[11] Vidojko Radenković, Dragan Radenković, Vladeta Milenković, „Električna i elektronska merna instrumentacija“, U.K. „Branko Miljković“, Niš, 2004.

[12] Zijo Pašić, „Impulsna elektronika “, „Svjetlost“, Sarajevo, 1985.

[13] $/K-INEL, „Odabrana tehnička rješenja – napajanja“, 2000-2011.

[14] $/K-INEL, „Odabrana tehnička rješenja sa OP i AK“, 2000-2011.

[15] $/K-INEL, „Odabrana tehnička rješenja – multivibratori“, 2000-2011.

[16] National Semiconductor, „ Op Amp Circuit Collection“, September, 2002.

[17] Thomas. W. Schultz, „C and the 8051 – Hardware, Modular Programming, and Multitasking“,

[18] Robert W. Erickson Dragan Maksimovic, “Fundamental of Power Electronics”, Springer Science+Business Media, LCC, 2001.

[19] Muhamm H. Rashid, “Power Electronics: Circuits, Devices And Applications”, P. P. Hall, 2004.

[20] SGS, “INDUSTRY STANDARD LINEAR ICs”, 1st EDITION, ISSUED MARCH 1985

[21] PMI, „PRECISION ANALOG INTEGRATED CIRCUITS DATABOOK“, 1988.

[22] Chris Cockrill, „Understanding Schmitt Triggers“, Texas Instruments, September 2011

[23] en.wikipedia.org, 05.2012.

Vlastimir HršumMarko Pravdić

IMPULSNA ELEKTRONIKADrugo dopunjeno izdanje

PrevodMarko Pravdić

UrednikVlastimir Hršum

Izdavačwllaya©om

Štampacopikomerc

Dizajn koricaVlastimir Hršum

Tehnički urednikMarko Pravdić

Tiraž500 primjeraka

Istočno Sarajevo, maj 2012. godine

Documents

Impulsna elektronika - Usmeni (Milomir Šoja i koautori)