LAPORAN PERCOBAAN 13

FLIP FLOP

KELAS / GROUP : TT-2D / 1

NAMA PRAKTIKAN : MUHAMMAD HUSAIN EFFENDI

PARTNER : -RIZKI DWI PUTRA

-SARTIKA RATNA SARI

TANGGAL PERCOBAAN : 9 MEI 2012

TGL.PENYERAHAN LAP : 16 MEI 2012

DOSEN : BENNY NIXON, AMd. ST

JURUSAN TEKNIK ELEKTRO

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

POLITEKNIK NEGERI JAKARTA

2012

I. JUDUL : RANGKAIAN FLIP – FLOP

II. TUJUAN :

Dengan melaksanakan praktikum ini diharapkan mahasiswa dapat

melakukan :

Merangkai dan mengamati kerja rangkaian dasar flip – flop.

Merangkai dan mengoperasikan IC D FF, 7474 dan IC JK FF, 7476.

Membuktikan table kebenaran masing – masing flip-flop.

III. DASAR TEORI :

Sistem digital umumnya dibangun dengan menggunakan

rangkaian – rangkaian kombinatorial dan elemen – elemen

memory. Elemen memory yang paling banyak digunakan adalah

flip – flop (FF) . FF merupakan suatu rangkaian logika dengan 2

output, yang satu merupakan kebalikan dari yang lainnya

(biasanya adalah Q dan Q). output Q disebut output FF normal,

sedangkan Q adalah output FF inverse.

Berbagai macam flip – flop yang sering digunakan adalah SR

flip flop yand biasanya terdiri dari rangkaian dasar NOR atau

NAND gate, sedangkan JK flip – flop dibangun dari 2 buah clock

RS FF yang disambungkan menjadi satu. Jenis lainnya yaitu : T

FF, D FF, yang juga merupakan modifikasi dari SR FF.

Gambar berikut ini merupakan symbol dari berbagai macam flip –

flop beserta table kebenarannya.

1.1. SR FF dengan NOR Gate

Tabel 2.1 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 MEMORI1 0 1 00 1 0 11 1 TERLARANG

1.2. SR FF dengan NAND Gate

Tabel 2.2 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 TERLARANG1 0 0 10 1 1 01 1 MEMORI

1.3. JK FLIP-FLOP

Tabel 2.3 Tabel Keebenaran JK Flip-Flop

INPUT OUTPUT

S R Q Q

0 0 MEMORI1 0 0 10 1 1 01 1 TOGGLE

J Q

FF

K Q

S Q

FF

C Q

S Q

FF

C Q

1.4. D FLIP-FLOP

Tabel 2.4 Tabel Kebenaran D Flip-Flop

INPUT OUTPUT

D Q Q

1 0 1

0 1 0

D Q

FF

Q

IV. ALAT YANG DIPERGUNAKAN :

NO ALAT –ALAT DAN BAHAN JUMLAH

1 IC 7400 (Quad 2 input NAND Gate)

IC 7402 (Quad 2 input NOR Gate)

IC 7474 (D FF)

IC 7476 (Dual JK FF)

1

1

1

1

2 Power supply 1

3 Multimeter 1

4 Protoboard 1

5 Banana to banana cable 2

6 Resistor 2

7 LED 2

8 Kabel jumper 10

V. LANGKAH KERJA :Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :1. Memperhatikan kaki IC 7400 pada gambar 4.1, di mana notasi A

dan B menunjukan input sedangkan Y adalah output, lengkapi Tabel 6.1.

2. Membuat rangkaian seperti Gambar 4.2.

3. Mengatur power supply pada 5 volt.4. Memberikan masukan S dan R sesuai Tabel 6.2. Mencatat hasil

pada Tabel 6.25. Memperhatikan kaki IC 7402 pada Gambar 4.3, di mana notasi A

dan B menunjukan input sedangkan Y adalah output. Melengkapi Tabel 6.3.

6. Membuat rangkaian seperti Gambar 4.4.

7. Memberikan masukan S dan R sesuai Tabel 6.4. Mencatat hasil pada Tabel 6.4.

8. Memperhatikan kaki IC 7474 pada Gambar 4.5. Melengkapi Tabel 6.5.

9. Membuat rangkaian seperti Gambar 4.6.

10. Memberikan masukan sesuai sesuai Tabel 6.6. Mencatat hasil pada Tabel 6.6.

11. Memperhatikan kaki IC 7476 pada Tabel 4.7. Melengkapi Tabel 6.7.

12. Membuat rangkaian seperti gambar 4.8 berikut.

13. Memberikan masukan sesuai Tabel 6.8. Mencatat hasil pada Tabel 6.8

VI. DATA HASIL PERCOBAAN :

Tabel 6.1 Identifikasi Kaki IC 7400No

Gerbang Ke-

Input 1 Input 2 Output

1 1 1 2 32 2 4 5 63 3 10 9 84 4 13 12 11

Tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate)Input Output

S R Q

0 0 1 10 1 1 01 1 1 01 0 0 11 1 0 1

Tabel 6.3. Identifikasi Kaki IC 7402

Tabel 6.4 RS-FF Input Aktif Tinggi (NOR Gate)

Input output

S R Q

1 1 0 01 0 1 00 0 1 00 1 0 1

No

Gerbang Ke-

Input 1 Input 2 Output

1 1 2 3 12 2 5 6 43 3 8 9 104 4 11 12 13

0 0 0 1

Tabel 6.5. Identifikasi Kaki IC 7474 D-FF

NoInput Output

PRE CLR Clock D Q

1 4 1 2 3 5 62 10 13 11 12 3 8

Tabel 6.6 Tabel Kebenaran IC 7474 D-FFInput Output

PRE CLR Clock D Q

0 0 X X 1 10 1 X X 1 01 0 X X 0 11 1 0 0 1

1 1 1 1 0

Tabel 6.7. Identifikasi Kaki IC 7476 D-FF

NoInput Output

PRE CLR CLK J K Q

1 2 3 1 4 16 15 142 7 8 6 9 12 11 10

Tabel Kebenaran IC 7476 JK-FFInput Output

PRE CLR CLK K J Q

0 0 X X X 1 10 1 X X X 1 01 0 X X X 0 11 1 0 0 0 11 1 0 1 0 11 1 0 0 0 1

1 1 1 1 toggle 1 0

1 1 1 0 1 01 1 0 0 1 0

1 1 1 1toggle

1 0

VII. ANALISA :

tabel 6.2 : RS-FF Input Aktif Rendah (NAND Gate) dapat diketahui bahwaInput R = 1 dan S = 0 maka output Q menyala.

input R = 0 dan S = 0 maka output Q menghasilkan output terlarang

input R = 1 dan S = 1 maka output Q menghasilkan memory

input R = 0 dan S = 1 maka output Q akan mati

RS-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic 0.

tabel 6.4 :

RS-FF Input Aktif Tinggi (NOR Gate) dapat diketahui bahwa

input R = 1 dan S = 0 maka output Q menyala

input R = 1 dan S = 1 maka output Q menghasilkan terlarang

Input R = 0 dan S = 0 maka output Q menghasilkan output memory

Input R = 0 dan S = 1 maka output Q akan mati

RS-FF Input Aktif Tinggi (NOR Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic 1.

tabel 6.6 : input preset = 0 dan clear = 0 maka output Q menyala

input preset = 0 dan clear = 1 maka output Q menyala

input preset = 1 dan clear = 1 dan D = 0 maka output Q mati

input preset = 1 dan clear = 1 dan D= 1 maka output Q akan menyala

tabel 6.8

Preset , Clear, dan J = 1, dan input K = 0 maka Q aktif.

Preset = 1 dan input Clear berlogic = 0 maka Q mati ( tak aktif )

Preset dan Clear = 1, input J = 0 dan K =1 maka Q mati ( tidak aktif )

VIII. KESIMPULAN :Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa

:-Pada JK-FF jika input pada J berlogik “0” maka output Q pasti akan berlogik “0” sedangkan ketika J berlogik “1” maka output Q pasti akan berlogik “1

-IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK FF 7476 merupakan IC yang aktif rendah.

”.

IX. PERTANYAAN DAN TUGAS :

1. Pada rangkaian FF mempergunakan gerbang NAND, kondisi input bagaimana output aktif (menyala)?

2. Peda rangkaian FF mempergunakan gerbang NOR, kondisi input bagaimana output aktif (menyala)?

3. Apa yang dimaksud dengan input aktif rendah dan input aktif tinggi?4. Pada rangakain D-FF, kondisi input bagaimana output aktif

(menyala)?5. Pada rangkaia JK-FF, kondisi input bagaimana output aktif

(menyala)?6. Apa fungsi input Preset dan Clear pada IC 7474 dan 7476 ?7. Apa perbedaan input sinkron dengan input asinkron pada FF?

JAWABAN :

1. Output aktif menyala pada saat R = 1 dan S = 0.

2. Output aktif menyala pada saat R = 1 dan S = 0.

3. Input aktif rendah merupakan rangkaian yang outputnya akan aktif jika inputnya ‘0’.Input aktif tinggi merupakan rangkaian yang outputnya akan aktif jika inputnya ‘1’.

4. Pada saat input preset berlogik 0 dan input clear berlogik 1,

dan pada saat input preset, clear dan D berlogik 1.

5. Output menyala pada kondisi input :

Preset berlogik ‘0’ dan input Clear berlogic ‘1’.

Preset , Clear, dan J berlogik ‘1’, dan input K berlogik ‘0’.

6. Preset : merubah / mengaktifkan output jika input logic

merupakan ‘1’.

Clear : merubah / mengaktifkan output yang inputnya bernilai

‘0’.

7. input sinkron merupakan input yang clocknya bekerja secara bersamaan. sedangkan pada input asinkron input clocknya bekerja secara bertahap