オラクルの SPARC T4-1 SPARC T4-2 SPARC T4-4 …...オラクルの SPARC T4-1、SPARC T4-2、SPARC T4-4、SPARC T4-1B サーバーのアーキテクチャー 4 SPARC T4 プロセッサ

Oracle ホワイトペーパー

2011 年 10 月

オラクルの SPARC T4-1、SPARC T4-2、

SPARC T4-4、SPARC T4-1B サーバーの

アーキテクチャー

オラクルの SPARC T4-1、SPARC T4-2、SPARC T4-4、SPARC T4-1B サーバーのアーキテクチャー

はじめに .............................................................................................................................. 1

SPARC T4 プロセッサ ....................................................................................................... 4

高いシングルスレッドパフォーマンスを実現する初の 8 コアマルチスレッド

SPARC システムオンチップ .......................................................................................... 4

オラクルのマルチコア/マルチスレッド設計を次なるレベルへ ...................................... 5

SPARC T4 プロセッサのアーキテクチャー ................................................................... 8

SPARC T4 プロセッサキャッシュのアーキテクチャー ............................................... 10

SPARC T4 コアのアーキテクチャー ............................................................................ 11

エンタープライズクラスのシステム管理 ......................................................................... 20

システム管理テクノロジー ........................................................................................... 20

マルチコアの拡張性を実現する Oracle Solaris ............................................................... 21

障害管理と予測的セルフヒーリング ............................................................................. 23

Oracle Solaris 暗号化フレームワーク .......................................................................... 24

エンドツーエンドの仮想化テクノロジー ......................................................................... 24

マルチスレッドハイパーバイザー ................................................................................. 24

Oracle VM Server for SPARC ........................................................................................ 25

Oracle Solaris コンテナ ................................................................................................ 26

まとめ ................................................................................................................................ 26

付録:サーバーアーキテクチャー ....................................................................................... 28

システムレベルのアーキテクチャー ............................................................................. 28

シャーシ設計の革新 ...................................................................................................... 29

オラクルの SPARC T4-1 サーバーの概要 ................................................................... 30



オラクルの SPARC T4-1B サーバーの概要 ................................................................. 40


1

はじめに

オラクルの新しい SPARC T4 プロセッサ、Oracle SPARC T4-1、SPARC T4-2、SPARC T4-4 およ

び SPARC T4-1B サーバーを導入すると、パフォーマンスとエネルギー効率が飛躍的に向上し、

データセンターのインフラストラクチャーをシンプルなものとし、ほかの難しい課題への対処に役

立ちます。多様なワークロード全体にわたってパフォーマンスと拡張性を新たなレベルに引き上げ

るこれらの汎用サーバーは、仮想化されたインフラストラクチャーを企業全体に対して実現するだ

けでなく、IT マネージャーが配備し、管理するプラットフォームの種類やサーバーの数を削減する

ことにつながります。

まったく新しいコアを最初から設計することによって、SPARC T4 プロセッサは、業界初の大規模

にスレッド化されたシステムオンチップ (SoC) を次なるレベルへと発展させます。第 5 世代のマ

ルチコア、マルチスレッドテクノロジーは、わずか 2ラックユニット (2RU) に収まり、最大で 64

のスレッドに対応し、演算密度を引き上げると同時に、電力および冷却を制約範囲内に収めます。

きわめて高いレベルでの統合により、遅延時間の短縮、コストの低減、セキュリティーおよび信頼

性の向上に役立ちます。最適化されたシステム設計により、さまざまな IT サービスやアプリケー

ションに幅広く対応します。管理インタフェースの統一と標準の採用により、管理コストの低減に

も一役買う一方で、オラクルのボリュームサーバー全体で共有する革新的なシャーシ設計は、最新

のデータセンターに密度、効率性、および経済性をもたらします。


2

図 1. オラクルの SPARC T4-1、SPARC T4-2、SPARC T4-4、および SPARC T4-1B サーバーは、SPARC T4 プロセッサのリ

ソースを活用するように設計されている。

表 1 で、SPARC T4-1、T4-2、T4-4、および T4-1B サーバーを比較します。

表 1． SPARC T4-1/T4-2/T4-4/T4-1B サーバーの機能

機能 SPARC T4-1 サーバー SPARC T4-2 サーバー SPARC T4-4 サーバー SPARC T4-1B ブレードサーバー

CPU 8 コア 2.85 GHz

SPARC T4

プロセッサ

8 コア 2.85 GHz

SPARC T4

プロセッサ

(2CPU)

8 コア 3.00 GHz

SPARC T4 プロセッサ

(2CPU または 4CPU)

8 コア 2.85 GHz SPARC

T4 プロセッサ

スレッド最大 64 最大 128 最大 256 最大 64

メモリー容量最大 256 GB

(16 GB DDR3 DIMM)

最大 512 GB

(16 GB DDR3 DIMM)

最大 1.024 GB

(16 GB DDR3 DIMM)

最大 256 GB

(16 GB DDR3 DIMM)

最大内部

ディスク

ドライブ数

最大 8 HDD

(2.5 インチ SAS-2

300/600 GB

ディスクドライブ)

RAID 0/1, 1E

(5/6 + BBWC)

最大 6 HDD

(2.5 インチ

SAS2300/600 GB


RAID 0/1, 1E

最大 8 HDD

(2.5 インチ SAS-2

300/600 GB


RAID 0/1

最大 2 HDD

(2.5 インチ SAS-2 300/600

GB ディスクドライブ)

RAID 0/1(オプションの

RAID 拡張モジュール経由)1

ビデオ HD-15 VGA ポート HD-15 VGA

ポート

HD-15 VGA

ポート

HD-15 VGA ポート

(ドングル)


3

リムーバブ

ル、プラガブ

ル I/O

スリムライン

DVD+R/-W

USB 2.0 ポート 5 個

スリムライン

DVD+R/-W


DVD なし

(rKVMS 経由でアクセス)


DVD なし

(rKVMS 経由でアクセス)


PCI x8 PCIe Gen2

スロット 6 個

x8 PCIe Gen2

スロット 8 個

x4 PCIe Gen2

スロット 2 個

x8 PCIe Gen2

ExpressModule スロット

16 個

オプションのファブリック

拡張モジュール 2

x8 PCIe Gen2

ExpressModule スロット 2 個

イーサネットオンボードギガビット

イーサネットポート

(10/100/1000) 4 個

XAUI コンボスロット

経由の 10 ギガビット


2 個 (PCIe と共有)

オンボードギガビット


(10/100/1000) 4 個

XAUI QSFPクアッドコ

ネクタ

経由の 10 ギガビット


4 個



(10/100/1000) 4 個

XAUI 2 QSFP クアッド

コネクタ経由の 10 ギガ

ビットイーサネット

ポート 8 個



(10/100/1000) 2 個

オプションの XAUI パス

スルー FEM 経由の 10Gb

イーサネットポート 2 個 3

電源ホットスワップ可能な

AC 1200 W 電源

(N+1 冗長) 2 個

ホットスワップ可能な

AC 2060 W 電源

(N+1 冗長) 2 個


AC 2060 W 電源

(N+N 冗長) 4 個

Sun Blade 6000 モジュラー

システムのシャーシに内蔵

ファンホットスワップ可能な

ファンモジュール

6 個、逆回転ファンを

モジュールごとに装備

(N+1 冗長)


ファントレイ 6 個、

(N+1 冗長)


ファンモジュール 5 個、

逆回転ファンを

モジュールごとに装備

(N+1 冗長)

Sun Blade 6000 モジュラー

システムのシャーシに内蔵

OS Oracle Solaris 10

8/11、Oracle Solaris 10

9/10 +

Oracle Solaris 10 8/11

パッチバンドル、

Oracle Solaris 10

10/09 + Oracle Solaris

10 8/11 パッチ

バンドル, Solaris 114

Oracle Solaris 10 8/11、

Oracle Solaris 10 9/10 +


パッチバンドル、



パッチバンドル,Solaris

114

Oracle Solaris 10 8/11、



パッチ、Oracle Solaris 10

10/09 + Oracle Solaris 10

8/11 パッチバンドル,

Solaris 114

Oracle Solaris 10 8/11、Oracle

Solaris 10 9/10 + Oracle Solaris

10 8/11 パッチバンドル、



パッチバンドル, Solaris 114

1 1-2HDD を選択する場合は REM が必要

2 オプションのネットワーク拡張モジュール接続用

3 および適切なネットワーク拡張モジュール

4 Solaris 10 8/11, Solaris 11 は工場出荷時にプリインストール選択可、2012 年 3

月以降は Solaris 11 のプリインストール


4

SPARC T4 プロセッサ

SPARC T4 プロセッサは業界で最も高度に統合化されたシステムオンチップであり、一般

的に入手可能なマルチコアプロセッサの中で最もハイパフォーマンスなスレッドを提供

し、主要なシステム機能を統合します。

高いシングルスレッドパフォーマンスを実現する初の 8 コアマルチスレッド

SPARC システムオンチップ

SPARC T4 プロセッサは、コンピューティング、セキュリティー、および I/O を単一の

チップ上に統合することで、高価なハードウェアやソフトウェアを追加開発する必要性を

なくしました。以前の SPARC プロセッサとのバイナリ互換性を持たせながら、わずかな

設置面積と電力要件で、これほどのパフォーマンスを実現するプロセッサはほかにありま

せん。SPARC T4プロセッサを使用することで、使用効率の向上が最大限に要求され加え

て予測可能な特性が必要な最新のネットワークサービスを迅速に拡張させる事が可能で

す。SPARC T4 プロセッサを図 2 に示します。

図 2． SPARC T4 プロセッサを使用することで、使用効率の向上が最大限に要求され加えて予測可能な特性が必要な、最新の

ネットワークサービスや数値計算ワークロードの提供を迅速に拡張させることが可能です。

表 2 に、SPARC T4、SPARC T3、および UltraSPARC T2 Plus プロセッサの比較を示します。

表 2． SPARC T4、SPARC T3、および ULTRASPARC T2 PLUS プロセッサの機能比較

機能 SPARC T4 プロセッサ SPARC T3 プロセッサ ULTRASPARC T2 PLUS プロセッサ

CPU 周波数 2.85/3.0 GHz 1.65 GHz 1.2/1.4 /1.6GHz

アウトオブオーダー実行

デュアルインストラク

ション発行

データ/インストラクショ

ンプリフェッチ

レベル 3 キャッシュ

可

可

可

可

不可

不可

不可

不可

不可

不可

不可

不可


5

スレッド/コア

コア/プロセッサ

スレッド/プロセッサ

ハイパーバイザー

8

最大 8

64

可

8

最大 16

128

可

8

最大 8

64

可

対応ソケット数 1、2、または 4 1、2 または 4 2 または 4

メモリーメモリーコントローラ 2 個

最大 16 DDR3 DIMM

メモリーコントローラ 2 個

最大 16 DDR3 DIMM

メモリーコントローラ 2 個

最大 16 または 32 FB-DIMM

キャッシュ 16 KBインストラクションキャッ

シュ

16 KB データキャッシュ

128 KB L2 キャッシュ

4 MB L3 キャッシュ

(8 バンク、16 ウェイ、

セットアソシエイティブ)

16 KB インストラクション

キャッシュ

8 KB データキャッシュ

6 MB L2 キャッシュ

(16 バンク、24 ウェイ

アソシエイティブ)

16 KB インストラクション

キャッシュ

8 KB データキャッシュ、4 MB

L2 キャッシュ (8 バンク、16

ウェイアソシエイティブ)

テクノロジー 40 nm テクノロジー 40 nm テクノロジー 65 nm テクノロジー

浮動小数点 1 FPU (コアあたり Mul/Add 付き)

チップあたり 8 FPU

1 FPU (コアあたり Mul/Add

付き)


コアあたり 1 FPU


整数リソース整数演算ユニット 2 個/コア整数演算ユニット 2 個/コア整数演算ユニット 2 個/コア

暗号暗号ストリーム処理ユニット/コ

ア、

パイプライン内に統合

14 の最も一般的な暗号

暗号ストリーム処理ユニット/

コア


暗号ストリーム処理ユニット/

コア


追加オンチップリソースデュアル PCIe Gen2

インタフェース (x8)

デュアル 10 GbE XAUI


コヒーレンスロジックおよびリン

ク

(6 x 9.6 Gb/秒)

デュアル 10 GbE Gen2


デュアル 10 GbE PCIe XAUI


コヒーレンスロジックおよび

リンク (6 x 9.6 Gb/秒)

PCIe Gen2 インタフェース (x8)

コヒーレンスロジックおよびリ

ンク (4.8 Gb/秒)

* SPARC T4-2 サーバーには 2 CPU ソケット、SPARCT4-4 には 2CPU または 4 CPUソケットが実装されています。

オラクルのマルチコア/マルチスレッド設計を次なるレベルへ

オラクルの次世代マルチコア/マルチスレッドプロセッサを設計するにあたり、オラクル

の設計チームは次の重要目標を設定しました。

シングルスレッドによる演算能力を SPARC T3 プロセッサから大幅に引き上げ、シン

グルスレッドのパフォーマンスに必要なワークロードに適合させる。


6

SPARC T3 プロセッサと同等のスループットを提供し、増大する Web アプリケーショ

ンからの要求を満たすよう、演算能力を維持する。

ワークロードの増大化と多様化に浮動小数点のパフォーマンスを強化して対応する。

SPARC T3 CPU と同等のネットワークパフォーマンスを提供し、ネットワーク集中型

のワークロードに対応する。

エンドツーエンドのデータセンター暗号化をきわめて高いパフォーマンスで提供する

とともに、新しい暗号を追加し、ハードウェア内に実装する。

サービスレベルを引き上げ、計画ダウンタイムおよび計画外のダウンタイムを削減す

る。

データセンターのコストを削減し、収容能力を向上させる。

オラクルのマルチコア/マルチスレッドアーキテクチャーは柔軟性がきわめて高く、プロ

セッサ、コア、および一体型コンポーネントをモジュール形式でさまざまに組み合わせる

ことができます。上述の点を考慮することで、オラクルのエンジニアリングでは、成功を

収めている SPARC T3 アーキテクチャーに加える改善についてさまざまなアプローチを

比較した結果、コア自体を全面的に再設計することにしました。たとえば、コアの数を単

に増やすことでスループットが高くなっても、浮動小数点やシングルスレッドのパフォー

マンスには対処できないだろうと考えました。

SPARC T4 プロセッサの設計では、パフォーマンスを改善するうえでメモリーレイテン

シーがまさに問題であると認識しています。各プロセッサ内のコアを再設計し、新しい浮

動小数点パイプラインを設計し、ネットワーク帯域幅をさらに拡大することで、SPARC T4

プロセッサは SPARC T3 プロセッサの約 5 倍のシングルスレッドスループットを提供

できるようになりました。

１つの SPARC T4 プロセッサには 8 個のコアが備わっており、修正された LRU (Least

Recently Used) アルゴリズムをスレッドの選択に使い、それぞれのコアが最大で 8 つのス

レッドの間で切り替えできます (プロセッサあたり 64 スレッド)。さらに、各コアには 2

つの整数演算パイプラインがあるため、単一の SPARC コアで同時に 2 つのスレッドを

実行できます。SPARC T3 とは異なり、SPARC T4 は 8 つのスレッドのうちの 1 つを

フェッチして、インストラクションをパイプラインの各ステージに伝達していき、「フェッ

チ 3」ステージで「選択」ステージに渡されます。スレッドのインストラクションは 2 イ

ンストラクション「デコードグループ」にグループ化され、「デコード」、「リネーム」、「ピッ

ク」ステージを経て「発行」ステージへと進んだ後、実行するインストラクションの種類

に応じて、後続の 4 つの連続する実行パイプラインの 1 つに送られます。

この時点まではスレッドからの各インストラクションは、その種類に関係なく、パイプラ

インを進んでいます。サイクルごとに 1 つのインストラクションのみが発行される

SPARC T3 とは異なり、サイクルごとの「発行」ステージで、サイクルごとに実行する 2

つのインストラクションが発行されます。

図 3 に、8 コア SPARC T4 プロセッサが対応するスレッドモデルの概略図を示します。


7

図 3. シングル 8 コア SPARC T4 プロセッサは、最大で 64 のスレッド (各コアで実行する最大で 2 つのスレッド) に同時

に対応。


8

SPARC T4 プロセッサのアーキテクチャー

SPARC T4 プロセッサは、アプリケーションに本来の意味でのパフォーマンスを実現する

エレガントで堅牢なアーキテクチャーであり、オラクルのマルチコア/マルチスレッドの

構想を拡張しています。図 4 に、SPARC T4 プロセッサのブロックレベルのダイアグラ

ムを示します。

図 4． SPARC T4 プロセッサは 6 つのコヒーレンスリンクを提供し、最大で 4 つのプロセッサと接続する。

SPARC T4 にはコヒーレンスリンクインタフェースがあり、外部ハブチップを必要とせず

にシステム内の最大で 4 つの SPARC T4 プロセッサ間での通信を可能にしています。各

方向にそれぞれ 14 ビットの 6 つのコヒーレンスリンクがあり、9.6 Gbps で動作します。

各フレームは 168 ビットあるため、最大フレームレートは 800M フレーム/秒となります。

SPARC T4 には 2 つのコヒーレンスリンクコントローラーがあり、それぞれに、2 つの

COU ユニット (Coherence and Ordering Unit)、3 つの LFU (Link Framing Unit)、COU と

LFU の間に 1 つのクロスバー (CLX) が含まれています。各 COU は 2 つの L2 バンクペ

アとインタフェースします。コヒーレンスリンクはキャッシュコヒーレンス (snoopy) プ

ロトコルを FB-DIMM の様な物理インタフェース上で実行します。SPARC T4 のメモリーリ

ンク速度は、SPARC T3 と同じ 6.4 Gb/秒を実現しています。

SPARC T4 プロセッサは、1 ソケット、2 ソケット、4 ソケットの実装に対応します。図 5

に一般的な 2 ソケットの実装を示します。2ソケットと、4 ソケットの SPARC T4 の実装

は、プロセッサの 6 つのコヒーレンスリンクと相互接続します。回路を追加する必要は

ありません。


9

図 5. 一般的なデュアルソケットの SPARC T4 構成


10

SPARC T4 プロセッサキャッシュのアーキテクチャー

SPARC T4 プロセッサは、3 レベルのキャッシュアーキテクチャーを備えています。レベ

ル 1 と 2 は各コアに専用のものです。つまり、これら 2 つのキャッシュレベルはほか

のコアと共有されません。レベル 3 は、1 つのプロセッサのすべてのコアで共有されま

す。キャッシュ共有は、プロセッサが同じ物理システム内にあったとしても、別のプロセッ

サとは行われません。SPARC T4 には、データ用とインストラクション用の個別のキャッ

シュから構成されるレベル 1 のキャッシュがあります。これらレベル１の 2 つのキャッ

シュのサイズはいずれも 16 KB であり、コアごとに存在します。レベル 2 キャッシュも

コアごとにあり、サイズは 128 KB です。レベル 3 のキャッシュは、SPARC T4 プロセッ

サの 8 つのすべてのコアで共有され、サイズは 4 MB で、8 つのバンクを備え、16 ウェ

イセットアソシエイティブとなっています。図 6 に、L2 キャッシュと L3 キャッシュの

関係、および４ｘ９クロスバーによる接続を示します。

図 6. レベル 2 キャッシュとレベル 3 キャッシュの関係


11

SPARC T4 コアのアーキテクチャー

SPARC T4 では、SPARC マルチコアアーキテクチャーのコアを根本から再設計しています。

現時点でコア内には、従来スーパースカラー設計に関連する次の側面が盛り込まれていま

す。

OOO (アウトオブオーダー) インストラクション実行

高度な分岐予測

インストラクションとデータの両方のプリフェッチ

深いパイプライン (サン/オラクル製の以前のバージョンのマルチコアプロセッサと

の比較による)

3 レベルのキャッシュ

より大型のメモリー管理ユニットのページサイズ (2 GB) への対応

複数のインストラクションの発行

SPARC T4 のこれらのすべての特徴の組み合わせにより、シングルスレッドのパフォーマ

ンスが 5 倍に向上すると同時に、サン/オラクル製の以前のマルチコアに匹敵するネット

ワーキングおよびスループットパフォーマンスを実現しています。

多くの機能ユニット、パイプライン、および関連する詳細が SPARC T4 コアに含まれま

すが、本書での説明は割愛します。ただし、SPARC T4 コアには斬新な特徴や機能が含ま

れているため、本書では、SPARC T4 ベースのシステムのプログラマーやユーザー向けに

主要な機能や特徴について触れています。

特定のコアの多くの物理的なピースをさまざまな機能に再利用することで、SPARC T4

アーキテクチャーの設計者はチップの物理的なスペースをコンパクトなものにしてきま

した。たとえば、各コア内にある 4 つの主要なパイプラインでは、各パイプラインの最

初の 14 のステージが実際に共有されています。最初の 14 のステージを共有することで、

スペースの活用効率が大幅に改善されています。したがって、2 つの整数命令のうちの 1

つ、浮動小数点グラフィックス命令、または load/store 命令が共有されたステージを利用

できます。図 7 では、最初の 6 つのブロックが 14 の共有されたステージを表していま

す。各パイプラインのステージについては図 8 で具体的に示します。

動的スレッド

SPARC T4 は動的スレッド機能を持ちます。ソフトウェアは各コアで最大で 8 つのスト

ランドを同時にアクティブにでき、ハードウェアはインストラクションやデータ、L2

キャッシュや TLB などのコアリソース、コア内の 128 エントリリオーダーバッファー

などの OOO 実行リソースを動的かつシームレスに割り当てます。これらのリソースは

アクティブなストランド間に割り当てられます。ソフトウェアは、HALT で停止されたス

トランドに割り込みを送信してストランドをアクティブにし、非アクティブ化する各スト

ランド上で HALT 命令を実行することでストランドを非アクティブ化します。特殊な

ハードウェア特性を持つストランドはありません。すべてのストランドに同じハードウェ

ア機能が備わっています。


12

コアがリソースをアクティブなストランド間に動的に割り当てるため、アクティブ化する、

または非アクティブ化するソフトウェアに明確な「シングルスレッドモード」や「マルチ

スレッドモード」はありません。ソフトウェアが、本書で後述するクリティカルスレッド

最適化によりコア上にある 1 つを除いてすべてのストランドを停止した場合、コアはそ

のすべてのリソースを唯一実行しているストランドに投入します。そのため、そのストラ

ンドは可能な限り高速で実行することになります。同様に、ソフトウェアが 8 つのスト

ランドのうちの 6 つを non-critical と宣言した場合、残りの 2 つのアクティブなストラン

ドはコアの実行リソースを共有します。

ストランドがコアリソースの獲得で競合する程度は、実行特性によって異なります。実行

特性には、キャッシュおよび TLB のフットプリント、実行ストリーム内でのインストラ

クション間の依存関係、分岐予測の効率などが含まれます。キャッシュのフットプリント

が小さく、1 つのコア上で単独で実行する場合に分岐予測率が正確なプロセスがあり、1

サイクルあたり 2 つのインストラクションを実行します (SPARC T4 のインストラク

ション実行のピークレート)。このプロセスは、いわゆる高 IPC プロセスです。同様の特

性を持つ別のプロセスが同じコアの別のストランドでアクティブになると、ストランドは

それぞれ、1 サイクルあたり約 1 つのインストラクションで動作するようになる可能性

があります。つまり、各プロセッサのシングルスレッドパフォーマンスは半減することに

なります。経験からすると、各ストランドが 1 サイクルあたりほぼ 2 つのインストラク

ションを実行できると想定すると、N 個の高 IPC ストランドをアクティブにした場合は、

各ストランドはピークレートの 1/N で実行するようになります。

ここで、メモリーに大きく依存するプロセスを考えてみましょう。ネイティブ IPC はお

そらく 0.2 と小さくなります。このプロセスは 1 つのコア上の 1 つのストランドで実行

し、そのコアに別のストランドで実行しているクローンプロセスがある場合、両方のスト

ランドが顕著なパフォーマンス損失を受けることはなく、コアのスループットは 0.4 IPC

に向上します。別のストランド上で実行中の高 IPC プロセスを持つ低 IPC プロセスが同

じストランドで実行した場合、どちらのストランドの IPC も大幅に不安定になることは

ありません。低 IPC ストランドが高 IPC ストランドのキャッシュまたは TLB のミス率

の大幅な増加の原因でない限り、高 IPC ストランドのパフォーマンスが若干劣化する場

合があります。

上述のガイドラインは一般的な経験則にすぎません。1 つのストランドが別のストランド

のパフォーマンスに影響を与える程度は、多くの要因によって異なります。独自で問題な

く実行するプロセスでも、別のストランドと一緒に実行した場合、キャッシュまたは TLB

インタフェースを再構成する影響を受けていれば、受け入れられないようなパフォーマン

スの劣化に見舞われる場合があります。同様に、ストランドが一緒に実行している場合に、

一体となってパフォーマンスが向上する場合があります。これは、1 つのコアで実行中の

ストランドがコアまたはデータを共有している場合に起こります。この場合、1 つのスト

ランドが、別のストランドがすぐに使用するインストラクションまたはデータをプリ

フェッチしていると考えられます。

これは、チップ上で実行する複数のコアにもあてはまります。L3 キャッシュとメモリー

コントローラはコア間で共有されるため、あるコアのアクティビティが別のコアのストラ

ンドのパフォーマンスに影響する可能性があります。

図 7 に、SPARC T4 プロセッサ上の 1つの SPARC コアを表したブロックレベルのダイア

グラムを示します。1 プロセッサあたり 8 つのコアが実装されています。


13

図 7. SPARC T4 プロセッサのシングルコアのブロックレベルダイアグラム。

各コアに実装されているコンポーネントは次のとおりです。

トラップロジックユニット (図中になし) トラップロジックユニット (TLU) は、マシ

ンの状態と、例外処理および割り込みを更新します。

インストラクションフェッチユニットインストラクションフェッチ機能は、スレッ

ドを選択し、選択したスレッドのインストラクションキャッシュからインストラク

ションをフェッチし、サイクルごとに最大で 4 つのインストラクションを選択ステー

ジに提供します。SPARC T4 では、次の主要機能を実行します。

フェッチするスレッドを選択する。

選択したスレッドのインストラクションキャッシュからインストラクションを

フェッチし、選択ユニットのインストラクションバッファ内に配置する。

フェッチする DCTI (遅延制御転送命令) のスレッド上の方向およびターゲットを

予測する。

インストラクションキャッシュでキャッシュミスが発生した場合に、レベル 2

キャッシュ（L2$) からデータをフェッチし、事前にデコードし、インストラクショ

ンキャッシュに格納する。


14

セレクトユニットセレクトユニットはおもに、SPARC T4 プロセッサのパイプライン

上で実行するスレッドをサイクルごとにスケジューリングします。サイクルごとに、8

つのスレッドのうち実行するスレッドを最大で 1 つ選択できます。スレッドは、Ready

または Wait のいずれかの状態です。スレッドは、同期後の状態、誤って予測された分

岐状態、有効なインストラクションのない状態、または待機状態になっている関連す

るインストラクションにより、Wait 状態となる可能性があります。セレクトユニット

は各スレッドを平等に実行するため LRU アルゴリズムを使い、準備が整っているス

レッドの中から実行するスレッドを 1 つをサイクルごとに選択します。選択されたス

レッドは、最大で 2 つのインストラクションをサイクルごとにデコードユニットに送

信します。

デコードユニット SPARC T4 のデコードユニットは、次を実行します。

無効なインストラクションを特定する。

サイクルごとに最大で 2 つのインストラクションの整数および FP ソースとシン

クをデコードするとともに、ソース/シンクの依存関係を検出する。

整数および FP レジスターのフラットマッピングを生成する。

条件コードソースと宛先をデコードする。

複雑なインストラクションの micro-ops を生成する。

インストラクションスロット割り当てを生成する。

DCTI (遅延制御遷移命令) カップルを検出する。

例外または無効を検出した場合に NOOP を作成する。

レジスターウィンドウの事前コピーを保持し、特定のレジスターウィンドウで命令

を実行する。

サイクルごとに最大で 2 つのインストラクションをデコードする。

名前変更ユニット (RU) の一部である論理マップテーブル (Logical Map Table、LMT)

のデータおよびアドレス指定を準備する。

リネームユニットリネームユニットでは、インストラクションの宛先の名前を変更

し、宛先ソースのスレッド内での命令間の依存関係を解決するとともに、発行スロッ

トにもとづいてエイジベクターの依存関係を作成します。名前の変更には、R1、R2、

R3 の 3 つのサイクルが必要です。サイクルごとに、名前変更ユニットは D2 サイク

ルの終了時にデコードユニットから最大で 2 つのインストラクションを取得します。

インストラクションの各グループはデコードグループと呼ばれます。名前変更ユニッ

トは、デコードから受け取ったインストラクションのデコードグループを分解しませ

ん。

ピックユニットピックユニットは、40 エントリピックキュー (PQ) からサイクルご

とに最大で 3 つのインストラクションをスケジューリングします。最大で 3 つイン

ストラクション (2 つのインストラクションに加えて、1 つのデータ格納取得操作) が

R3 の第 2 フェーズの間に作成されます。PQ は、ピックサイクルの最初のフェーズ

で読み込まれます。

発行ユニット発行ユニットは主に、インストラクションソースおよびデータを実行

ユニットに提供します。SPARC T4 には、表 3 に示すように、3 つの発行スロットに

対応する 6 つの実行ユニットがあります。


15

表 3. 発行スロットと実行ユニットとの関係

発行スロットユニット

0 ロード/格納ユニット

整数演算ユニット 0

1 整数演算ユニット 1

分岐ユニット

FGU

SPU

2 データストア操作

浮動小数点/グラフィックスユニット浮動小数点/グラフィックスユニット (FGU)

は各コアにあり、そのコアに割り当てられた 8 つのスレッドすべてによって共有され

ます。32 の浮動小数点レジスターファイルのエントリがスレッドごとに提供されます。

結合浮動小数点乗加算命令が実装されます。さらに、SPARC64 VII インストラクショ

ンセットからの整数の結合乗加算インストラクションも追加されました。これも、実

行中のアルゴリズムにもとづいて暗号計算の一環として実行されます。

SPARC T4 プロセッサ用に新しく設計されたコアは、16 ステージの整数パイプライン

と 12 ステージのロード/ストアパイプライン、27 ステージの浮動小数点グラフィッ

クスパイプラインを実装しています。これらすべてが、SPARC T4 プロセッサの 8 つ

のコアのそれぞれに備わっています (図 8)。

図 8. 16 ステージの整数パイプライン、20 ステージのロード/ストアパイプライン、および 27 ステージの浮動小数点グラ

フィックスパイプラインが SPARC T4 プロセッサコアのそれぞれに備わっています。


16

ストリーム処理ユニット各コアには、暗号処理を行うストリーム処理ユニット

(SPU) が含まれています。この機能は、SPARC T4 のコアパイプライン内に実装され、

新たに 29 のユーザーレベルのインストラクションがアクセスできるようになりまし

た。

ロード/ストアユニットロード/ストアユニット (LSU) は、すべてのメモリー参照命

令を処理するとともに、すべてのメモリー参照を正しい順序に並べ替えます。LSU は、

ピックユニットがピックしたばらばらな順序でロード命令およびストア命令を受け取

ります。ロードがほかのロードの順序と入り組んで発行される場合や、ストアがほか

のロードおよびストアの順序とは違う順序で発行される場合があります。ただし、ロー

ドが前のストアよりも先に発行されることはありません。インストラクションセット

が要求するメモリー参照のほかに、LSU にもハードウェアプリフェッチャーが含まれ

ており、検出したアクセスパターンにもとづいて L1 キャッシュにデータを事前に取

り出します。

メモリー管理ユニットメモリー管理ユニット (MMU) は、ハードウェアテーブル

ウォーク (HWTW) を提供し、8 KB、64 KB、4 MB、256 MB、2 GB のページに対応し

ます。

整数演算ユニット整数演算ユニット (EXU) は、サイクルごとに最大で 2 つの命令

を実行できます。単一サイクルの整数命令は、EXU0 （slot0）または EXU 1 （slot1）

パイプラインのいずれかで実行されます。ロード/格納アドレス操作は EXU0 （slot0)

で実行されます。分岐命令は EXU1 (slot1) で実行されます。浮動小数点、マルチサイ

クル整数、および SPU 命令は EXU1 (slot1) パイプラインを通過します。ストアデー

タ操作は EXU0 (slot2) に進みますが、ストアアドレス操作は同じ命令にも発生する必

要があるため、EXU がこれを別個の命令と見なしません。

図 9 に、デュアル EXU と作業用レジスターファイル (WRF)、浮動小数点レジスター

ファイル（FRF)、および整数レジスターファイル (IRF)、ならびにさまざまなデータ

パスを示し、デュアル整数パイプライン機能を説明します。


17

図 9．スレッドは 2 つの整数パイプライン間でインタリーブされ、実行する整数処理の種類に応じて EXU0 または EXU 1 に

限定される。

統合ネットワーク

SPARC T3 プロセッサと SPARC T4 プロセッサの双方で統合化されたオンチップネット

ワークを提供し、UltraSPARC T2 Plus などの以前のプロセッサよりも優れたネットワーク

パフォーマンスを実現します。すべてのネットワークデータは、メインメモリーに直接や

りとりされます。ネットワークをメモリーの近くに配置することによりレーテンシ-が短

縮し、メモリーの帯域幅が拡大し、I/O プロトコルの元来の非効率性が解消されます。

SPARC T4 プロセッサには、2 つの 10 ギガビットイーサネットポートと、統合化された

シリアライザ/デシリアライザ (SerDes) が備わっており、プロトコルスタックのレイヤー

14 にもとづいて最高で 3000 万パケット/秒で回線速度パケットの分類を行います。複数

の DMA エンジン (16 の送信 DMA チャネルおよび 16 の受信 DMA チャネル) は

DMA を個々のスレッドに一致させ、ポートとスレッド間でのバインドが柔軟に行われる

ようにします。仮想化サポートには、8 つのパーティションのプロビジョニングが含まれ、

割り込みは異なるハードウェアスレッドにバインドされる場合があります。


18

ストリーム処理ユニット（SPU）

SPU はそれぞれ、パイプラインの一部としてコア内に実装され、コアと同じクロックレー

トで動作します。SPARC T4 は、次の暗号アルゴリズムに対応しています。

DES/3DES

AES-128/192/256

Kasumi、Camellia

MD5

SHA-1

SHA-256

SHA-512

MPMUL/MONTMUL/MONTSQR 命令を介しての RSA。

SPU は、プロセッサの 10 GbE ポートでワイヤースピードの高速暗号化および解読を行

うように設計されています。上述のハードウェアでサポートされている暗号アルゴリズム

は実際に、FGU と整数パイプラインの一部を使います。図 10 に、SPU の基本的な論理

パイプラインを示します。


19

図 10．各コア内のストリーム処理ユニットパイプラインの論理図。

Integral PCI Express Generation 2 のサポート

SPARC T4 プロセッサは 2つのオンチップ PCIe Generation 2 インタフェースを備えてい

ます。それぞれのインタフェースは、ポイントツーポイントのデュアルシンプレックス

チップのインターコネクトを介して、x1 レーンごとに 5 Gbps で双方向に動作します。

つまり、各 x1 レーンは、1 つは上り方向、もう 1 つは下り方向のトラフィック用の 2 つ

の単一指向性の 1 ビット幅の接続から構成されています。統合 IOMMU は、PCIe バス/

デバイス/関数 (BDF) 番号を使って、I/O 仮想化とプロセスデバイスの分離をサポートし

ます。理論上の合計 I/O 帯域幅 (x8 レーンの場合) は 4 GB/秒で、最大ペイロードサイ

ズは PCIe Gen2 インタフェースあたり 256 バイトです。実際に実現可能な帯域幅は約

2.8 GB/秒であり、x8 SerDes インタフェースがオフチップ PCIe スイッチとの統合用に

1 つ装備されています。

電源管理

オラクルのマルチコア/マルチスレッド設計固有の効率性に加え、SPARC T4 プロセッサ

にはプロセッサのコアとメモリーレベルの両方にオラクル独自の電源管理機能が組み込

まれています。電源管理機能には、実行命令数の制御、アイドル状態にあるスレッドおよ

びコアのパーキング、コアとメモリーの両方のクロックオフ機能が含まれており、電力消

費を抑えています。


20

次の分野では、特に大きな革新が組み込まれています。

実行されない条件分岐など、推測に対する制限

データパス、制御ブロック、アレイにおける広範なクロックゲーティング

余分なストールサイクルをデコードステージに注入できるようにする電源調整

エンタープライズクラスのシステム管理

新しいテクノロジーの場合、ツールやアプリケーションが誕生するまでに相応の時間がか

かりますが、一方で利用可能なリソースを活用する機敏で可用性の高いサービスを実現す

るには、安定した開発ツール、OS、ミドルウェア、管理ソフトウェアが必要です。幸い

なことに、SPARC T4 プロセッサテクノロジーが画期的であるにもかかわらず、SPARC

T4-1、T4-2、T4-４、T4-1B サーバーは以前の SPARC システムと完全なバイナリ互換性が

あり、現在導入済みのツールや Oracle Solaris による堅実な基盤ですぐに実行できるよう

になっています。さらに、SPARC T4 システムには洗練されたツールが多数用意されてお

り、ワークロードの集約や管理に合わせて、アプリケーションを開発し、調整することが

できるうえ、SPARC T4 プロセッサのリソースを効率的に利用できます。

システム管理テクノロジー

システムの数が増えるにつれて、ますます複雑になるインフラストラクチャーをそのライ

フサイクル全体にわたって管理することは困難になっていきます。システムを効率的に管

理するには、重要なシステム要素の動作を感知し、修正する統合化されたハードウェアと、

重要な管理タスクを自動化できる高度なツールの両方が必要です。

ILOM (Integrated Lights Out Manager)

オラクルの x86 サーバーすべてに備わっている ILOM (Integrated Lights Out Manager)

サービスプロセッサはシステムコントローラとして機能し、SPARC T4-1、T4-2、T4-4、T4-1B

サーバーのリモート管理を容易にします。ILOM サービスプロセッサにはオプションでは

なくすべての機能が搭載され、オラクルのほかのブレードモジュールやラックマウント

x86 サーバーと同じように実装されます。そのため、ILOM 搭載サーバーは既存の管理イ

ンフラストラクチャーと容易に統合できます。効率的なシステム管理に重要な ILOM

サービスプロセッサは、次の機能を提供します。

IPMI 2.0 準拠のサービスプロセッサを実装し、IPMI 管理機能をサーバーのファーム

ウェア、OS およびアプリケーション、ならびに ILOM 3.0 イーサネット管理インタ

フェースを介してこのサービスプロセッサにアクセスする IPMI ベースの管理ツール

に提供し、さらに、サーバーモジュールやシャーシ内に装備された環境センサーの可

視性を提供する。

CPU、DIMM、電源などを含むシステムのインベントリと環境制御を管理し、このデー

タへの HTTPS、CLI、SNMP アクセスを提供する。

コマンドベースのリモートコンソールインタフェースを提供する。

システムファームウェアをアップグレードするためのダウンロード手段を提供する。

ILOM サービスプロセッサは、プラットフォームで動作している OS に依存せず、また、


21

システム動作に影響与えることなく、管理者がサーバーをリモートで管理できるようにし

ます。ILOM は、ハードウェア障害や警告、各サーバーに関連するほかのイベントを電子

メールで通知できます。ILOM の電子回路は、サーバーのスタンバイ電源を使って、サー

バーとは独立して動作します。そのため、ILOM 3.0 ファームウェアとソフトウェアは、

サーバーの OS がオフラインになった場合でも、サーバーの電源が落ちた場合でも機能

し続けます。ILOM は、SPARC T4-1、T4-2、T4-4、および T4-1B サーバーの次の状態を

監視します。

CPU の温度状態

ハードドライブの有無

エンクロージャの温度状態

ファンのスピードと状態

電源（PSU）状態

電圧状態

Oracle Solaris 予測的セルフヒーリング、ブートタイムアウト、自動サーバー再起動イ

ベント

Oracle Enterprise Manager Ops Center

ローカルおよびリモート管理機能のほかに、データセンターでは迅速な配備ができるだけ

でなく、必要に応じてリソースを滞りなく再配備できるように機敏かつ柔軟であることが

必要です。Oracle Enterprise Manager Ops Center は、何千もの異種システムを統合し、自動

的に管理するための IT インフラストラクチャー管理プラットフォームを実現します。ラ

イフサイクルや変更管理を改善するため、Oracle Enterprise Manager Ops Center は、アプリ

ケーションと、それらを実行する SPARC T4-1、T4-2、T4-4、および T4-1B サーバーなど

のサーバーの管理をサポートします。Oracle Enterprise Manager Ops Center は、システムを

迅速に運用可能にするという課題を解決するため、ステップバイステップのアプローチを

とります。 Oracle Enterprise Manager Ops Center について詳しくは、

http://www.oracle.com/jp/products/enterprise-manager/index.html を参照してください。

マルチコア・スケーラビリティを実現する Oracle Solaris

Oracle Solaris 10 は、SPARC T4 プロセッサベースのシステムの大量のリソースを活用する

特別な設計がなされています。実際のところ、Oracle Solaris 10 は、垂直方向および水平方

向に拡張される環境に仮想化の主要な機能、最適な高可用性、比類のないセキュリティー

機能、優れたパフォーマンスを提供します。Oracle Solaris 10 は、SPARC および x86 ベー

スの幅広いシステムで動作し、既存のアプリケーションとの互換性が保証されています。

SPARC T4 プロセッサベースのシステムで最も魅力的な特徴は、サポートする Oracle

Solaris OS やアプリケーションに馴染みのある SMP システムに見えることです。さらに、

Oracle Solaris 10 およびイニシャルリリースされた 11 には、オラクルのマルチコア/マ

ルチスレッドアーキテクチャー上でアプリケーションのパフォーマンスを向上させる多

くの機能が組み込まれています。


22

高速暗号処理オラクルの暗号化フレームワーク (最初のリリース) と SPARC T4 プ

ロセッサでの高速な暗号処理がサポートされています。SPARC T4 は、暗号処理用の暗

号ハードウェアへのアクセスを許可します。最初に、ユーザーレベルの命令を介して、

コプロセッサとしてではなく、適切なパイプライン自体の内部に暗号が実装されます。

つまり、ハードウェアベースの暗号を効率的に実装できるとともに、特権レベルは変

化しないため、暗号アルゴリズムの計算の効率が大幅に向上します。さらに、データ

ベース操作では、命令パイプライン自体に実装されたさまざまな暗号をより効率的に

利用できます。

クリティカルスレッドの最適化現在の Oracle Solaris 10 および最初のリリースの

Oracle Solaris 11 には、コマンドラインインタフェースまたはシステムコールのいずれ

かを使って優先度を 60 以上に引き上げることにより、ユーザーまたはプログラマー

が Oracle Solaris Scheduler に「クリティカルスレッド」として認識させる機能が備わっ

ています。これを行った場合、そのスレッドはシングルコア上で自動的に実行し、そ

のスレッドのコアのすべてのリソースを利用します。このシングルスレッドのシング

ルコアでの実行は、利用可能な CPU よりも多くの実行可能スレッドが存在する場合

に実行できない場合があります。この制限は、ほかのスレッドに対するリソースの枯

渇を防ぐために設けられました。Oracle Solaris 11 の最初のリリースでは、クリティカ

ルスレッドの最適化はさらに強化される予定です。

マルチコア/マルチスレッドの認識 Oracle Solaris 10 は、SPARC T4 プロセッサの階層

を認識するため、スケジューラーは利用可能なすべてのパイプライン全体の負荷のバ

ランスを効果的にとることができます。たとえば、64 個の論理プロセッサとして認識

させても、Oracle Solaris は、認識されたプロセッサがサポートするコアとスレッド間

の関係を理解し、迅速かつ効率的にスレッドを実行します。

きめ細かい管理能力 SPARC T4 プロセッサの場合、Oracle Solaris 10 は個々のコアと

スレッド (論理プロセッサ) を有効または無効にできます。さらに、プロセッサセット

のような Oracle Solaris の標準機能により、論理プロセッサのグループを定義し、論理

プロセッサグループのプロセスやスレッドのスケジュールを設定します。

バインディングインタフェース Oracle Solaris では、プロセスにかなりの柔軟性を持

たせており、必要または要件に応じて、個々のスレッドをプロセッサまたはプロセッ

サセットのいずれかに結びつけることができます。

仮想化ネットワークと I/O のサポート Oracle Solaris には、オンチップ 10 GbE

ポートや PCIe インタフェースのサポートなど、SPARC T4 プロセッサのコンポーネン

トとサブシステムをサポートおよび仮想化する技術が備わっています。高性能なネッ

トワークアーキテクチャーの一部として、Oracle マルチコア/マルチスレッドを認識す

るデバイスドライバが用意されているため、仮想化フレームワーク内で動作するアプ

リケーションは I/O やネットワークデバイスを効率的に共有できます。

Oracle Solaris における Non-Uniform Memory Access SPARC T4-2 および T4-4 サー

バー上の各 SPARC T4 プロセッサが管理するメモリーでは、非均一メモリーアクセス

(NUMA) アーキテクチャーが実装されています。NUMA アーキテクチャーでは、プロ

セッサがそれ自体のメモリーにアクセスするために必要とする時間が、別のプロセッ

サが管理するメモリーにアクセスするために要する時間よりも若干短くなっています。

Oracle Solaris は、アプリケーションへの NUMA の影響を減少させ、NUMA アーキテ

クチャーのパフォーマンスを向上させるために非常に役立つ技術を提供します。


23

メモリー配置の最適化 Oracle Solaris 10 はメモリー配置の最適化（Memory Placement

Optimization、MPO) を使って、サーバーの物理メモリー全体のメモリー配置を改善し、

パフォーマンスを引き上げています。Oracle Solaris 10 は MPO を使うことによって、

メモリーにアクセスするプロセッサのできる限り近くにそのメモリーを配置する一方

で、システム内のバランスを十分に保っています。その結果、多くのデータベースア

プリケーションが MPO により大幅に高速で動作できるようになります。

Hierarchical Lgroup Support Hierarchical Lgroup Support (HLS) は、Oracle Solaris の

MPO 機能を向上させます。HLS は、複雑なメモリーレイテンシー階層を持つシステ

ムのパフォーマンスを Oracle Solaris が最適化するのに効果があります。HLS はメモ

リーがどの程度離れているかの度合いを Oracle Solaris に認識させ、待ち時間が最小の

リソースをアプリケーションに割り当てられるようにします。デフォルトでは、ロー

カルリソースが特定のアプリケーションに利用できない場合、HLS は Oracle Solaris が

最も近くにあるリモートリソースを割り当てられるようにします。

Oracle Solaris ZFS Oracle Solaris ZFS は、データ管理を劇的に進展させ、複雑なスト

レージ管理概念を自動化および統合化し、世界初の 128 ビットファイルシステムによ

る究極の拡張性を実現します。Oracle Solaris ZFS は、I/O 発行順序に関する従来の制

約のほとんどを解消するトランザクション型のオブジェクトモデルをベースにしてお

り、パフォーマンスが飛躍的に向上しています。Oracle Solaris ZFS はデータ整合性も

提供し、エラーとして報告されないデータの破損を検出し、修正する 64 ビットチェッ

クサムですべてのデータを保護します。

安全で堅牢なエンタープライズクラスの環境 Oracle Solaris はとりわけ、偶然による

犠牲がありません。既存の SPARC アプリケーションは変更せずに SPARC T4 プラッ

トフォームで動作し続けるため、ソフトウェアへの投資が守られます。マルチレベル

の認定されたセキュリティーで Oracle Solaris 環境は侵入から保護されます。Oracle

Solaris の障害管理アーキテクチャーでは、Oracle Solaris 予測的セルフヒーリングなど

の要素がハードウェアと直接やり取りできため、計画ダウンタイムおよび計画外ダウ

ンタイムの削減に役立ちます。Oracle Solaris DTrace のような効果的なツールは、アプ

リケーションのチューニング、システムのリソースを最大化するのに役立ちます。

障害管理と予測的セルフヒーリング

Oracle Solaris 10 では、障害管理および予測的セルフヒーリングに対応するシステムおよび

サービスを構築し、配備するための新しいアーキテクチャーを採用しました。Oracle Solaris

10 の予測的セルフヒーリングは、多くのハードウェア障害およびアプリケーション障害

を自動的に診断し、分離し、回復させる革新的な機能です。そのため、ソフトウェア障害、

主要なハードウェアコンポーネントの故障、さらに、ソフトウェアの誤構成の問題が発生

した場合に、ビジネス上、重要なアプリケーションや必須システムサービスを中断させる

ことなく、提供し続けることができます。

予測的セルフヒーリングおよび障害管理は、SPARC T4-1、T4-2、T4-4、および T4-1B サー

バー上で次の機能を提供します。

CPU オフラインは、障害が発生していると見なされたコアまたはスレッドをオフライ

ンにする。オフラインになった CPU はリソースキャッシュに記録されて、リブート

後も、プロセッサが交換され、CPU がリソースキャッシュからクリアされない限りオ

フラインのままになる。


24

メモリーページリタイアメントは、障害があるとマークされているメモリーのページ

を除外する。問題があったページはリソースキャッシュに記録されて、リブート後も

問題のある DIMM が交換され、影響を受けたページがリソースキャッシュからクリ

アされない限り除外されたままになる。

I/O リタイアメントエラーと障害を記録する。

fmlog は、システムが検出した障害を記録する。

Oracle Solaris 暗号化フレームワーク

ユーザーおよびカーネルレベルの Oracle Solaris 暗号化フレームワークは、複数のセキュ

リティー暗号への直接的インタフェースをアプリケーションに提供します。これらの暗号

は、ソフトウェアレベルまたはハードウェアレベルで実装できます。オラクルのマルチコ

ア/マルチスレッドプロセッサと、チップに実装された暗号化機能を使うことで、Solaris で

動作するアプリケーションはハードウェアレベルの暗号サービスを透過的に使用できま

す。これにより、セキュリティーで保護されたアプリケーションの開発時間だけでなく、

導入時のシステムの負荷が大幅に削減され、開発者が大規模システム導入向けの安全なア

プリケーションを作成するのに役立ちます。

エンドツーエンドの仮想化テクノロジー

サーバー数を削減しながらもパワフルなシステムにし、その一方で利用率を高めるべく企

業がさまざまなワークロードをまとめようと奮闘する中で、仮想化テクノロジーの一般化

が進んでいます。SPARC T4-1、T4-2、T4-4、および T4-1B サーバーは、仮想化に対して

特別な設計がされ、計算処理から仮想化ネットワークおよび I/O に至るまでの複数のリ

ソースをきめ細かく分割します。もっとも重要なのは、オラクルの仮想化テクノロジーが

高額なアドオンではなく、システムの一部として提供されることです。

マルチスレッドハイパーバイザー

以前の UltraSPARC T1、UltraSPARC T2、UltraSPARC T2 Plus、SPARC T3 プロセッサと同様

に、SPARC T4 プロセッサは、プロセッサと密に統合し、安定した仮想マシンを実現する

小型のファームウェアレイヤーであるマルチスレッドハイパーバイザーを備えています。

ハイパーバイザーが基盤となっているマルチコア/マルチスレッドプロセッサと直接やり

取りするため、マルチスレッド技術はきわめて重要です。SPARC マルチスレッドアーキ

テクチャーでは、競合するアーキテクチャーでは余分なソフトウェアや、多大なオーバー

ヘッドが必要なタスクである、シングルコア内の複数スレッド間でのコンテキストスイッ

チを行うことができます。

図 11 に示すように、仮想化テクノロジーに関連するレイヤーがハイパーバイザーの上部

に構築されています。オラクルのアプローチの長所は、プロセッサから、完全にスレッド

化された Java アプリケーションモデルを使うアプリケーションに至るまで、アーキテク

チャーのすべてのレイヤーが完全にスレッド化されていることです。新しいテクノロジー

と異なり、Oracle Solaris は 1992 年からマルチスレッドをサポートしています。この実績

は、ほかのレベルでの新テクノロジーの採用決定に役立っており、最終的には、すべての

レベルで並列処理や仮想化を行うシステムとなりました。プロセッサやハイパーバイザー

に加え、オラクルでは完全にマルチスレッド化したネットワークと、完全にマルチスレッ

ド化した Oracle Solaris ZFS ファイルシステムを提供しています。以前は Sun Logical


25

Domain (LDOM) と呼ばれていた Oracle VM Server for SPARC、Oracle Solaris Zones、および

マルチスレッドアプリケーションは、必要とするリソースを確実に受け取ることができま

す。

図 11. オラクルはテクノロジースタックのすべてのレベルに並列処理と仮想化を提供している。

Oracle VM Server for SPARC

オラクルのマルチコア/マルチスレッドテクノロジーを使うオラクル製のすべてのサー

バーでサポートされている Oracle VM Server for SPARC は、独立した OS インスタンスを

実行するフルバーチャルマシンを提供します。個々の OS インスタンスには、仮想化 CPU、

メモリー、ストレージ、コンソール、暗号化デバイスが備わっています。Oracle VM Server

for SPARC アーキテクチャーでは、Oracle Solaris 10 などの OS がハイパーバイザーに合わ

せて作成され、基盤となっているサーバーハードウェアの仮想化可能な表現を各ドメイン

の OS に提供します。各ドメインは完全に分離されており、単一プラットフォーム上で

作成される仮想マシンの最大数は、システム内にインストールされた物理的ハードウェア

デバイスの数ではなく、ハイパーバイザーの機能に依存しています。たとえば、単一の

SPARC T4 プロセッサを搭載したオラクルの SPARC T4-1 サーバーの場合、64のドメイン6をサポートし、個々のドメインは独自の OS インスタンスを実行できます。

Oracle VM Server for SPARC 2.1 では、あるドメインから別のドメインへのライブマイグ

レーションを実行する機能が導入されています。その名前が示すように、ソースドメイン

とアプリケーションを中断もしくは停止させる必要がなくなり、実行中のアプリケーショ

ンをあるドメインから別のドメインに移行することができるようになりました。詳しくは、

T4 システムの技術資料をご覧いただくか、詳細な説明については Oracle VM Server for

SPARC 技術資料を参照してください。

6 理論値であり、一般的には推奨されません。


26

複数のロジカルドメインを利用することによって、複数の OS を単一のプラットフォー

ムに同時に導入する柔軟性を得られます。さらに、管理者は仮想デバイスの機能を利用し

て、ロジカルドメインでホストされているソフトウェアスタック全体を、ある物理マシン

から別の物理マシンへと移動できます。ロジカルドメインでは、Oracle Container も組み合

わせることでき、両テクノロジーの分離、柔軟性、管理性に関連する機能を使用すること

ができます。Oracle VM Server for SPARC と SPARC T4 プロセッサが密に連携することで、

Oracle Solaris 10 の柔軟性が向上し、ワークロードを分離し、サーバー使用率を向上させる

潜在力が高まります。

Oracle Solaris コンテナ

Oracle Solaris 10 には、実行中のアプリケーションが、分離され、セキュリティーで保護さ

れた環境を作成できる Oracle Solaris コンテナと呼ばれる独自のパーティション分割テク

ノロジーが備わっています。Oracle Solaris コンテナは、Oracle Solaris の単一インスタンス

内に作成される、仮想化された OS 環境です。Oracle Solaris コンテナを使って、アプリケー

ションやプロセスをシステムのほかの部分から分離できます。この分離により、Oracle

Solaris コンテナ内のプロセスが別の Oracle Solaris コンテナで動作中のプロセスとの干渉

を防ぐため、セキュリティーと信頼性を強化するのに役立ちます。

マルチプロセッサシステム (または SPARC T4 プロセッサ内のスレッド) にある CPU

は、論理的に複数のプロセッサセットにパーティション分割し、リソースプールと結合で

き、Oracle Solaris コンテナに割り当てできます。リソースプールには、ワークロードを区

分できるため、CPU リソースを重複し消費しません。また、プロセッサセットとスケ

ジュールクラス割り当てに永続的な構成メカニズムを提供します。さらに、リソースプー

ルの動的機能により、管理者はワークロードの変化に応じて、システムリソースを調整で

きます。

まとめ

IT サービスアプリケーションや、仮想化されたエネルギー効率の高いデータセンターの

要求に応えるには、革新的なプロセッサ、システムプラットフォーム、OS に加え、先進

のアプリケーション、ミドルウェア、管理テクノロジーなどの広範なアプローチが必要で

す。これらの分野すべてにおける強力な技術的地位と研究開発への投資により、オラクル

はこのビジョンを実現できる唯一のベンダーの立場にいます。オラクルには、企業がパ

フォーマンスとキャパシティのニーズに対処するうえで役に立ち、スペース、電力、およ

び熱源を効率的に管理する効果的なソリューションが将来ではなく、現時点で既に用意さ

れています。

成功を収めた UltraSPARC T1 プロセッサテクノロジーをベースとし、UltraSPARC T2、

UltraSPARC T2 Plus、および SPARC T3 プロセッサによって提供される、さらなる改善を

加えて構築された SPARC T4 は、次世代の大規模スレッド化システムオンチッププロ

セッサとして機能します。SPARC T4 は、SPARC T3 と同等なネットワークスループット

と効率性を備える一方で、5 倍のシングルスレッドパフォーマンスを提供します。プロ

セッサあたり 64 のスレッド、オンチップメモリー管理、2 つの 10 GbE インタフェース、

2 つの PCIe Gen2 ルートコンプレックス、およびオンチップアクセラレーションにより、

SPARC T4 プロセッサは最新プロセッサが備える機能を根本的から変化させます。マルチ

プロセッサをサポートする際のキャッシュコヒーレンシーに加え、SPARC T4 プロセッサ

では、システムオンチップで実装された機能を着実に強化しました。オラクルの SPARC

http://www.oracle.com/us/oraclevm-sparc-ds-073441.pdf


27

T4-1、T4-2、T4-4、および T4-1B サーバーはこれらの長所を利用して、パワフルで拡張性

の高いサーバープラットフォームを実現する一方で、さらに高レベルのパフォーマンスを

コンパクトなラックマウントシャーシで実現します。このことにより、新しい課題である

設置面積を削減し、確実に拡張できるデータセンターインフラストラクチャとなります。

オラクルの SPARC T4-1, T4-2, T4-4 および T4-1B サーバーは、もっとも要求の高いデータ

ベース、IT サービス、エンタプライズアプリケーション、および Web サービスが必要

とする演算処理、ネットワーク、および IT のリソースを提供するとともに、効率性が極

めて高い統合化を促進します。マルチスレッド化および仮想化をエンドツーエンドにサ

ポートすることにより、SPARC T4 システムは、SPARC および Oracle Solaris テクノロジー

への投資を守りながら、ワークロードを統合し、システムリソースを効果的に使用可能で

す。Oracle VM Server for SPARC、Oracle Solaris コンテナ、および Java テクノロジーのよう

な革新的な技術を持つ極めて斬新な SPARC T4システムを自社のもっとも重要なプロジェ

クト向けに導入することで、お客様は、環境への配慮と収益向上の目標を実現可能です。


28

付録:サーバーアーキテクチャー

オラクルの SPARC T4-1、T4-2、T4-4、および T4-1B サーバーは、画期的なパフォーマン

スを提供し、信頼性を最大化し、電力消費および複雑さを最小限に抑えるように設計され

ています。このセクションでは、SPARC T4システムのスペックおよびアーキテクチャー

を詳しく説明します。

システムレベルのアーキテクチャー

SPARC T4 プロセッサのシステムオンチップ (SoC) 設計は、洗練されたシステムレベルの

機能を、最小限の高品質コンポーネントで実現できます。以降のセクションでは、さまざ

まなシステムのアーキテクチャーについて説明します。

オラクルの SPARC T4-1、T4-2、T4-4、および T4-1B サーバー

オラクルの T4-1、T4-2、T4-4、および T4-1B サーバーそれぞれに、異なるマザーボード

設計が用いられています。各システムは同じテクノロジー (SPARC T4 プロセッサ、DDR3

メモリー、PCIe Generation 2 スイッチ、SAS-2) を配備しますが、個々のマザーボードは独

自の設計およびフォームファクタを有しています。SPARC T4 マザーボード (SPARC T4-4

サーバーのプロセッサモジュール) に共通する特徴は次のとおりです。

SPARC T4 プロセッサ最低 1 つのソケット

SPARC T4 サーバー用メモリースロット

リモートからローカルへのメモリーレイテンシーレート 1.47 (2 または 4 プロセッサ

システムで lmbench リードアクセステスト)

メモリーサブシステム

オラクルの SPARC T4-1、T4-2、T4-4、および T4-1B サーバーでは、SPARC T4 プロセッ

サがオンチップメモリーコントローラを提供し、4 つの高速シリアルリンクを通じて、新

たに設計されたバッファオンボード (BoB) メモリーインタフェースを介し、DDR3 DIMM

と直接通信します。2 つのデュアルチャネルメモリーコントローラユニット (MCU) は、

SPARC T4 プロセッサ上に備わっており、各 MCU は 6.4 Gb/秒の速度でデータを転送し

ます。Oracle SPARC T4-1 サーバーのマザーボード上には 16 のメモリーソケットが用意

されています。SPARC T4-2 マザーボードには 32 個の DIMM スロットがあり、4 つの

メモリーライザーに分割され、そのそれぞれがマザーボードにプラグで接続します。

SPARC T4-4 の場合は最大で 64 のメモリーソケット、SPARC T4-1B マザーボード上に 16

のメモリーソケットがあり、チャネルごとに 4 つの 1066 MHz DDR3 DIMM に十分なス

ペースを有します。

I/O サブシステム

各 SPARC T4 プロセッサは、5 GB/秒で双方向に動作できる 2 つの (x8) PCIe Gen2 ポー

トを通じて I/O サブシステムと接続されます。各サーバーの PCIe Gen2 ポートは PCIe

Gen2 スイッチチップを通じて I/O デバイスを経由し、ネイティブにインタフェースし、

PCIe カードスロット、拡張モジュールスロットに接続するか、以下に示すような PCIe と

インタフェースするデバイスをブリッジします。

ディスクコントローラ SPARC T4-1、T4-2、T4-4 には、 LSI Logic SAS2008 SAS/SATA コ


29

ントローラチップがディスクコントローラとして装備されています。RAID レベル 0、

1、および 1Eがサポートされています。(SPARC T4-4 では RAID レベル 0、1がサポー

トされます。) LSI Logic コントローラチップは、Oracle SPARC T4-1 および T4-2 サー

バーの DVD (光学ドライブ) もコントロールしますも(Oracle SPARC T4-4 または

T4-1B サーバーでは、DVD はサポートされていません)。

モジュラーディスクのバックプレーンシステムに応じて、6 または 8 ディスクの

バックプレーンが 1 つ以上の x4 SAS-2 リンクによって LSI ディスクコントローラ

に接続されています。Oracle SPARC T4-1 サーバーは、SAS-2 対応 8 ディスクバックプ

レーンを装備します。SPARC T4-2 サーバーは SAS-2 対応 6 ディスクバックプレーン

を、SPARC T4-4 サーバーは SAS-2 対応 8 ディスクバックプレーンを装備しています。

ギガビットイーサネット Oracle SPARC T4-1、T4-2、および T4-4 サーバーには、各

シャーシの背面に 4 つの 10/100/1000 Mb/秒イーサネットインタフェースが備わっ

ています。SPARC T4-1B ブレードサーバーには、2 つの 10/100/1000 Mb/秒イーサ

ネットインタフェースがあります。

デュアル 10 ギガビットイーサネット Oracle SPARC T4 プロセッサには、デュアル

10 ギガビットイーサネットアッタッチメントユニットインタフェース (XAUI) ポー

トが備わっています。［T4-1B は、SPARC T4 プロセッサベースの 10 GbE XAUI ポー

トを使用しません。］

USB すべての SPARC T4サーバーで、シングルレーン PCIe ポートが PCI ブリッジ

デバイスに接続されています。2 つ目のブリッジチップが 33 ビット 66 MHｚの PCI

バスを複数の USB 2.0 ポートに変換します。

シャーシ設計の革新

Oracle SPARC T4-1、T4-2、T4-4、および T4-1B サーバーは、基本的なシャーシ設計要素を

共有しています。この共通シャーシアプローチは、製品ラインに一貫したルック＆フィー

ルをもたらしますが、一貫性のあるコンポーネント配置とコンポーネントの共有によって

管理も簡単になります。一貫性に加えて、差別化が可能な場合は主要なテクノロジーを取

り入れるというデータセンター設計のアプローチを反映しています。

システムおよびコンポーネントの保守性の強化

昨今のデータセンターでは、サーバーやコンポーネントを検出、特定することが難しい場

合があります。Oracle SPARC T4-1、T4-2、T4-4、および T4-1B サーバーは、簡単に特定で

きるサーバーおよびモジュールによりデータセンターの自動構成ができるように最適化

されています。カラーコード化されたオペレータパネルではわかりやすいシステム診断が

行え、前面と背面の診断 LED が障害のあるコンポーネントをピンポイントで特定できる

ためシステムはホットアイル/コールドアイルのマルチラック配備に対応した設計となっ

ており、また、障害検知機能で障害のあるコンポーネントを特定します。

電源、ネットワーク、管理用の一貫性のあるコネクタのレイアウトにより、オラクルシス

テム間での移動が簡単にできます。すべてのホットプラグコンポーネントは工具不要で、

簡単に保守できます。たとえば、ファンモジュールに簡単にアクセスできるため、破損し

やすいコンポーネントを露出させたり、不要なダウンタイムを生じさせることなく、保守

できます。

シャーシ、コンポーネント、およびサブアセンブリの堅牢な設計


30

オラクルのボリュームサーバーでは、信頼性と冷却運転を実現するよう綿密に設計された

共通シャーシが採用されています。シャーシの六角形の通気口などの特徴も、高い強度、

最大の空気循環、最大の電子減衰をバランスよく考慮して設計されています。次世代の

ハードディスクドライブキャリアはシャーシの六角形の通気口を活用し、小さなフロント

プレートを備えてストレージの搭載密度を高める一方で、システムへのエアーフローを増

やしています。

オラクルのサーバーは、演算、I/O、およびストレージ密度にもかかわらず、従来のテク

ノロジーを用いて十分な冷却を維持できます。DC-DC 電力変換を最低限にすることも、

システム効率全体に寄与しています。このアプローチによって発熱が抑えられ、システム

効率をさらに引き上げています。

配線を最低限の抑え、エアーフローを最大限に確保

配線を最低限にし、信頼性を高めるため、シャーシに適したさまざまな小型ボードを採用

しました。このようなインフラストラクチャボードは、オラクルの SPARC T4-1、T4-2、

および T4-4 サーバーでさまざまな機能を果たしています。

分電盤は複数の電源からシステムの主要コンポーネントにシステム電源を配電します。

ファンボードは、シャーシの前後にある一次ファンおよび二次ファンの両方に電源接

続と制御を行います。どのファンモジュールも PCB のうちの 1 つにプラグで直接接

続されるため、ケーブルは必要ありません。

ディスクバックプレーンはシャーシのディスクケージにマウントされており、マザー

ボードから独立したミニ SAS ケーブルを使い、1 つまたは 2 つの 4 チャネルを通じ

てディスクデータを配信します。

Oracle SPARC T4-1、T4-2、および T4-4 サーバーはすべて、シャーシの前面および背面

にそれぞれ 2 個ずつの USB 2.0 インタフェースを装備しています。Oracle SPARC T4-1、

T4-2、T4-4、および T4-1B サーバーには内部 USB ポートも用意されています。オラ

クルの SPARC T4-1B サーバーでは、ブレードサーバーの前面にドングルケーブルを接

続することで 2 つの外部 USB インタフェースを提供しています。

オラクルの SPARC T4-1 サーバーの概要

オラクルのコンパクトな SPARC T4-1 サーバーは、スペース効率の良い低消費電力 2RU

ラックマウントパッケージで、高い演算能力を発揮します。価格対パフォーマンス比に優

れ、取得費用は低く、密に統合化された高性能 10 ギガビットイーサネットのより、SPARC

T4-1 サーバーは水平方向に拡張されたトランザクションや、最高のネットワークパフォー

マンスを必要とする Web サービスの提供に最適です。このサーバーは、電力消費を大幅

に低減し、設置面積も限定する必要がある最新のデータセンターが抱える課題に対処する

ように設計されています。

オラクルの SPARC T4-1 サーバーには独自のマザーボード設計が採用されています (図

12)。


31

図 12．オラクルの SPARC T4-1 サーバーのマザーボード設計

エンクロージャ

2 RU Oracle SPARC T4-1 サーバーのエンクロージャは、標準的な 19 インチのラックで

使用するように設計されています (表 4)。

表 4. オラクルの SPARC T4-1 サーバーの寸法と重量

寸法米国国際

高さ 3.49 インチ (2RU) 88.65 ミリメートル

幅 17.6 インチ 447 ミリメートル

奥行 26.5 インチ 673.1 ミリメートル

重量 (PCIe カードまたはラックマウントを除く) 約 60 ポンド約 27.2 キログラム

オラクルの SPARC T4-1 サーバーには次の主要コンポーネントが含まれています。

2.85 GHz で動作する 8 コアの SPARC T4 プロセッサ 1 基

最大で 256 GB のメモリーを 16 DDR3 DIMM スロットに搭載 (4 GB、8 GB、および 16

GB DDR3 DIMM に対応)

オンボード 10/100/1000 Mb/秒イーサネットポート 4 個


32

ロープロファイル PCIe スロット (x8) (2 個の XAUI またはロープロファイル PCIe

x4 スロット共有スロット)

USB 2.0 ポート × 5 個 (前面 2、背面 2、内部 1)

SAS-2 ディスクドライブ対応のディスクドライブスロット × 8 個

ILOM 3.0 システムコントローラ

ホットスワップ可能な高効率 1200 ワット AC 電源 × 2 個 (N+1)

環境監視および制御されたファンアセンブリ × 6 (それぞれ 2 個のファンを搭載)、

N+1 冗長。ファンには専用のトップパネルドアからアクセス可能

前面および背面の外観

オラクルの SPARC T4-1 サーバーの前面および背面パネルと、8 ディスクパックプレーン

を図 13 に示します。

図 13. オラクルの SPARC T4-1 サーバーの前面および背面パネル

オラクルの SPARC T4-1 サーバーの外側形体には次が含まれます。

前面および背面のシステムおよびコンポーネント状態表示ライト。ロケータ (白)、要

保守 (アンバー)、動作中 (緑) を示す

最大 8 個のホットプラグ SAS ディスクドライブ。前面パネルから挿入可

1 個のスリムライン、スロットアクセス DVD+R/-W。前面パネルからアクセス可

USB 2.0 ポート 4 個 (前面パネル 2 個、背面パネル 1 個)

内蔵ファン搭載のホットプラグ/ホットスワップ (N+1) 電源 × 1 個。背面から挿入

可

背面電源表示ライト。各電源の状態を表示

各ホットプラグ/ホットスワップ電源に単一の電源プラグ

10/100/1000Base-T 自動検知イーサネットポート 4 個

HD-15 VGA ビデオポート 1 個


33

合計 6 個の PCIe カードスロット。そのうちの 2 個は、SPARC T4 サーバー 10 ギガ

ビットイーサネットインタフェースに接続された XAUI カードをサポート可能

ILOM 3.0 システムコントローラで使用する 2 個の管理ポート。RJ-45 シリアル管理

ポートが ILOM 3.0 コントローラへのデフォルト接続を提供 (ネットワーク管理ポー

トが ILOM 3.0 システムコントローラへのオプションの RJ-45 10/100Base-T 接続をサ

ポート)


拡張可能な SPARC T4-2 サーバーは、Java 2 Platform および Enterprise Edition (J2EE プ

ラットフォーム) テクノロジーアプリケーションや、エンタープライズリソースプランニ

ング (ERP)、顧客関係管理 (CRM)、サプライチェーン管理 (SCM)、分散データベースなど

のエンタプライズアプリケーションサービスを含むトランザクションおよび Web サー

ビスを提供するよう最適化されています。注目に値する拡張能力と、統合化された仮想化

テクノロジーによって、オラクルの SPARC T4-2 サーバーは、Tier 1 と Tier 2 の統合され

たワークロードにも理想的なプラットフォームです。

オラクルの T4-2 サーバーにはオラクル独特のマザーボード設計が採用されています (図

14)。


34



オラクルの SPARC T4-2 サーバーは、コンパクトな、拡張可能な３RU ラックマウント

式のシャーシを特徴とし、貴重なスペースを無駄にすることなく、処理や I/O の要件を

拡張できる柔軟性をユーザーにもたらします (表 5)。


サーバー/寸法米国国際

高さ 5.11 インチ (3 RU) 129.85 ミリメートル

幅 17.18 インチ 436.5 ミリメートル

奥行 28.82 インチ 732 ミリメートル

重量 (PCIe カードまたはラックマウントを除く) 80 ポンド 36.28 キログラム


35

オラクルの SPARC T4-2 サーバーには、次の主要なコンポーネントが搭載されています。

2.85 GHz で動作する 8 コアの SPARC T4 プロセッサ 2 機

最大 512GB のメモリーを 32 個の DDR3 DIMM スロット (4 GB、8 GB、および 16 GB

DDR3 DIMM) に搭載可能


専用ロープロファイル PCIe スロット 10 個

4x 10 GbE XAUI ポート用専用スロット 1 個 (XAUIスロットは PCIe カードと共有不

可)

USB 2.0 ポート 5 個 (前面 2、背面 2、USB サムドライブ限定の内部ポート 1)

SAS-2 コモディティディスクドライブに対応する利用可能なディスクドライブ 6 個


ホットプラグ/ホットスワップ高効率 2060 ワット AC 電源 2 個 (N+1)

環境監視および制御されたファンアセンブリ 6 個、N+1 冗長


図 15. オラクルの SPARC T4-2 サーバーの前面および背面パネルを示します。



前面および背面のシステムおよびコンポーネント状態表示ライト。ロケータ (白)、要

保守 (アンバー)、動作中 (緑) を示す

ホットプラグ SAS-2 ディスクドライブ 6 個。システムの前面パネルから挿入可能

USB 2.0 ポート 4 個 (前面パネル 2 個、背面パネル 1 個)


36

ホットプラグ/ホットスワップ N+1 電源 2 個。背面から挿入可能な一体型プラグお

よびファンを搭載 (電源表示ランプで各電源の状態を表示)。

10/100/1000Base-T 自動検知イーサネットポート 4 個


PCIe カードスロット合計 10 個

ILOM 3.0 システムコントローラで使用する管理ポート 2 個。

RJ-45 シリアル管理ポートが、ILOM 3.0 コントローラへのデフォルト接続を提供す

る。

ネットワーク管理ポートは、ILOM 3.0 システムコントローラへのオプションの

RJ-45 10/100Base-T 接続をサポートする。


最大で 4 つの SPARC T4 プロセッサと、最大で 256 のスレッドをサポートすることで、

オラクルのコンパクトな SPARC T4-4 サーバーは、スペース効率の高い、5RU ラックマ

ウントパッケージで画期的な演算能力を実現します。極めて高いレベルの価格対パフォー

マンス比を持つ SPARC T4-4 サーバーは、水平方向に拡張されたトランザクションや Web

サービス、および中規模から大規模なデータベースアプリケーションの提供に最適です。

また、大容量であることから、統合され、仮想化されたサーバーとして、多くのチャンス

があります。この SPARC T4-4 サーバーは、前世代の SPARC T3-4 システムと比べ、設置

面積が限定されていて、パフォーマンスの大幅な改善が必要な最新のデータセンターが抱

える課題に対処するよう設計されています。選択したモデルに応じて、SPARC T4-4 サー

バーはデュアルまたはクアッド SPARC T4 プロセッサを装備可能です。前世代のマルチ

コアプロセッサと比較し SPARC T4 プロセッサでは、シングルスレッドワークロードで 5

倍のパフォーマンスを実現する性能があります。

オラクルの T4-4 サーバーには独自のマザーボード設計が採用されています (図 16)。


37



38


5RU Oracle SPARC T4-4 サーバーのエンクロージャは、標準的な 19 インチのラックで使

用するように設計されています (表 6)。


寸法米国国際

高さ 8.64 インチ (5RU) 219 ミリメートル

幅 17.5 インチ 445 ミリメートル

奥行 27.6 インチ 700 ミリメートル

重量 (PCIe カードまたはラックマウントを除く) 175 ポンド 79 キログラム

オラクルの SPARC T4-4 サーバーには次の主要コンポーネントが搭載されています。

SPARC T4 プロセッサ 2 基または 4 基。クロックスピード 3.00 GHz で動作するプロ

セッサごとに 8 個のコア

最大 1.024 GB のメモリーを 64 DDR3 DIMM スロットに搭載 (4 GB、8 GB、および 16

GB DDR3 DIMM に対応)


x8 PCIe Generation 2 スロット 16 個 (EM 経由)

XAUI ポート 8 個 (2 個の QFSP クアッドコネクタ経由)

USB 2.0 ポート × 4 個 (前面 2、背面 2)

SAS-2 コモディティディスクドライブに対応する利用可能なディスクドライブ 8 個


ホットスワップ可能な高効率 2060 ワット AC 電源 × 4 個 (N+N)

環境監視および制御されたファンアセンブリ 5 個、2+2 冗長


図 17. オラクルの SPARC T4-4 サーバーの前面および背面パネルを示します。


39



前面

前面/背面からのサービスのみ (スライディングラックレールなし)

プロセッサモジュール 2 個。それぞれ 2x SPARC T4 CPU と 16 個または 32 個の

DDR3 DIMM を搭載:4GB、8GB、または 16GB

HDD 8 個

電源 4 個 (2+2)


USB ポート 2 個

コンソールシリアルポート


40

背面

前面/背面からのサービスのみ (スライディングラックレールなし)

ホットプラグ PCI Express Module 16 個

4x1G ネットワーク、8x10G XAUI ネットワークポート搭載の背面 IO モジュール

ファン 5 基 (N+1)

200-240V AC コード 4 本 (2+2) (いずれかの 2 本が必要)

USB ポート 2 個

コンソールシリアルポート (前面と重複)

コンソール 10/100 ネットワークポート

QSFP ポート (10GbE XAUI ネットワーク) 2 個

1GbE ネットワークポート 4 個

LED およびインジケータ

オラクルの SPARC T4-1B サーバーの概要

オラクルの SPARC T4-1B サーバーは、ストリーミングメディア、仮想化および統合化、

ならびに、Java アプリケーションサーバー、OLTP データベース、ERP、CRM、SOA、ビ

ジネス統合化などのバックオフィスアプリケーションを実現するよう最適化されていま

す。ブレードサーバー内で SPARC T4 プロセッサをサポートすることで、SPARC T4-1B

サーバーは拡張機能や統合化された仮想化テクノロジーに理想的です。また、Tier 1 およ

び Tier 2 のワークロードの統合にも、オラクルの SPARC T4-1B サーバーは理想的なプ

ラットフォームです。

オラクルの T4-1B サーバーには独自のマザーボード設計が採用されています (図 18)。


41

図 18．オラクルの SPARC T4-１B サーバーのマザーボード設計


オラクルの SPARC T4-1B サーバーはコンパクトなブレードサーバーであり、SPARC

T4-1B を既存の Oracle Sun Blade Chassis 6000 に加えるだけで、処理や I/O を拡張する柔

軟性を企業にもたらします (表 7)。

表 7. オラクルの SPARC T4-1B サーバーの寸法と重量

サーバー/寸法米国国際

幅 1.8 インチ (ブレード) 44.5 ミリメートル

高さ 12.9 インチ 327.2 ミリメートル

奥行 20.1 インチ 511.7 ミリメートル

重量 (2 ディスク、フルメモリ付き) 20 ポンド 9.1 キログラム


42

オラクルの SPARC T4-1B サーバーには、次の主要コンポーネントが搭載されています。

2.85 GHz で動作する 8 コアの SPARC T4 プロセッサ 1 基

最大で 256 GB のメモリーを 16 DDR3 DIMM スロットに搭載可能 (4 GB、8 GB、およ

び 16 GB DDR3 DIMM に対応)


専用 x8 PCIe Express Module スロット 2 個

オプションのファブリック拡張モジュール用の x8 PCIe スロット 2 個 (適切なネッ

トワーク拡張モジュールで使用すること)

USB 2.0 ポート 3 個 (ドングル経由で外部に 2 個、内部に USB サムドライブ限定で 1

個)

コモディティ SAS-2 ディスクドライブに対応する、利用可能なディスクドライブス

ロット最大 2 個



図 19. オラクルの SPARC T4-1B サーバーの前面および背面パネルを示します。

図 19. SPARC T4-1B サーバーの前面および背面パネル

SPARC T4-1B サーバーの外部形体には次のものが含まれています。

前面のコンポーネント状態インジケータ LED。システムについて、ロケータ (白)、保

守要求 (アンバー)、動作中 (緑) を示す

ホットプラグ SAS-2 ディスクドライブ 2 個。システムの前面パネルからアクセス可

能

ドングル経由でアクセス可能な USB ポート 2 個


ILOM 3.0 システムコントローラで使用する管理ポート 2 個。

RJ-45 シリアル管理ポート (ドングル経由で接続) が、ILOM 3.0 コントローラへの

デフォルト接続を提供する。

ネットワーク管理ポート、SB6000 シャーシ管理モジュール (CMM) スイッチ経由

で接続し、CMM のネットワーク管理ポート経由でアクセス。

オラクルの SPARC T4-1、SPARC T4-2、SPARC

T4-4、および SPARC T4-1B サーバーの

アーキテクチャー

2011 年 10 月

バージョン 1.1

Oracle Corporation

World Headquarters

500 Oracle Parkway

Redwood Shores, CA 94065

U.S.A.

お問い合わせ先:

電話: +1.650.506.7000

ファックス: +1.650.506.7200

oracle.com

Copyright © 2011, Oracle and/or its affiliates.無断複写、複製、転載を禁じます。このドキュメントは情報提供の

みを目的として提供されており、ここに記載された内容は予告なく変更されることがあります。このドキュメン

トは一切間違いがないことを保証するものではなく、さらに、口述による明示または法律による黙示を問わず、

特定の目的に対する商品性もしくは適合性についての黙示的な保証を含む、いかなる他の保証や条件も提供する

ものではありません。オラクル社はこのドキュメントに関するいかなる法的責任も明確に否認し、このドキュメ

ントによって直接的または間接的に確立される契約義務はないものとします。このドキュメントはオラクル社の

書面による許可を前もって得ることなく、いかなる目的のためにも、電子的または印刷を含むいかなる形式や手

段によっても再作成または送信することはできません。

Oracle と Java は米国 Oracle Corporation およびその子会社、関連会社の登録商標です。その他の名称はそれ

ぞれの会社の商標です。

AMD、Opteron、AMD のロゴ、および AMD Opteron のロゴは Advanced Micro Device 社の商標または登録

商標です。Intel と Intel Xeon は Intel Corporation の商標または登録商標です。すべての SPARC の商標はラ

イセンスのもとで使用され、SPARC International, Inc. の商標または登録商標です。UNIX は X/Open Company,

Ltd. によりライセンスされた登録商標です。1010

Documents

オラクルの SPARC T4-1 SPARC T4-2 SPARC T4-4 …...オラクルの SPARC T4-1、SPARC T4-2、SPARC T4-4、SPARC T4-1B サーバーのアーキテクチャー 4 SPARC T4 プロセッサ