ESTUDO COMPARATIVO ENTRE INDUTORES PLANARES COM FLUXO MAGNÉTICO VERTICAL E HORIZONTAL NA TECNOLOGIA CMOS

0,18µm

Luiz C. Moreira, Wilhelmus A. M. Van Noije, Angélica dos Anjos e João Navarro Soares Jr

Laboratório de Sistemas Integráveis - Escola Politécnica da Universidade de São Paulo Departamento de Sistemas Eletrônicos - Av. Prof. Luciano Gualberto, Trav. 3 nº 158

CEP 05508-900 - São Paulo - SP – Brasil

E-mail lcm; noije; angel; navarro @lsi.usp.br

RESUMO Neste trabalho, realizamos um estudo comparativo do comportamento de indutores planares com fluxo magnético na direção horizontal e na vertical utilizando a tecnologia CMOS 0,18µm. Projetamos, implementamos e caracterizamos um chip teste com 16 estruturas de indutores monolíticos. O estudo mostrou que os valores dos fatores de qualidade (Q) máximos para os indutores quadrados com fluxo vertical estão entre 1 e 4, para freqüência de 2,2 a 3,8 GHz. Nos indutores na posição vertical os valores de Qmáx estão entre 0,09 e 0,2 para freqüência de 1,6 a 1,8 GHz; para os indutores verticais na posição zig-zag obteve-se Q entre 0,5 e 0,9 para as freqüências de 1,8 a 2,1 GHz; para os indutores com segmentos em zig-zag obteve-se Q de 0,5 para a freqüência de 3,3 GHz1.

1. INTRODUÇÃO Nos últimos anos tem sido grande o interesse em projetos de circuitos integrados que trabalham em rádio freqüência. Isto é devido, principalmente, ao avanço da tecnologia MOS e da rápida expansão do mercado de comunicações sem fio (wireless), sistemas de telefonia celular e das redes de computadores. Um elemento necessário para o sucesso de projetos de circuitos integrados RF é o projeto de indutores planares passivos integrados on-a-chip. Nestes indutores o ruído e a distorção têm pequena intensidade[1]. Em contrapartida, os valores do fator de qualidade Q são excessivamente baixos e são os principais problemas apresentados. Esta diminuição do fator Q é devido a dois efeitos: a resistência dos segmentos e a corrente parasitária no substrato. Para solucionar estes

1 Este trabalho foi financiado parcialmente pelo CNPq, Fapesp

problemas projetamos indutores com dipolos magnéticos na parte superior (sobre a estrutura do indutor) e na parte inferior (no substrato). O dipolo na parte inferior formará uma corrente parasitária 50% menor se comparada com as estruturas convencionais (indutor quadrado), conforme ilustra a fig 1(a). Logo este trabalho é uma contribuição ao estudo de novas estruturas de indutores on-a-chip com fluxos horizontais.

2. DESENVOLVIMENTO TEÓRICO DE INDUTORES PLANARES VERTICAIS E

SOLENOIDAIS A idéia de projetar indutores planares com fluxos magnéticos horizontais surgiu devido a necessidade de diminuir as correntes parasitárias no substrato, ou seja, para aumentar o fator Q (Relação entre energia magnética e energia dissipada) [2].

(a) (b)

Fig. 1. Direção do fluxo magnético: (a) horizontal; (b) vertical.

Os indutores convencionais quadrados ou zig-zag tem 100% do fluxo magnético no sentido vertical,ou seja, para dentro do substrato, conforme ilustra a fig. 1 (b). Assim sendo, é formada uma corrente parasitária no substrato em sentido oposto da corrente existente no segmento. Esta corrente irá se opor ao campo magnético que a originou

desse modo o fator de qualidade será reduzido. A intensidade desta corrente é proporcional a resistividade do substrato. As estruturas de indutores planares com fluxo horizontal como: solenoidal com ou sem realimentação, retangular na posição vertical e zig-zag foram projetadas para reduzir o problema apresentado pelos indutores com fluxo verticais. Para comparar o comportamento entre as diversas estruturas resolvemos implementar um chip-teste com 16 indutores na tecnologia CMOS de 0,18µm. Sendo que cada indutor ocupa uma área de 300µm x 300µm. A largura de cada segmento é de 10µm e os espaçamentos entre os segmentos são de 2µm, 10µm e 15µm. A área total do chip é de 5mm2, conforme ilustra a fig. 2.

Fig. 2. Chip-teste implementado na tecnologia CMOS 0,18µm.

Para avaliar o seu desempenho utilizamos as pontas de prova, tipo cascade, compostas por três pontas com a seguinte seqüência: Ground – Signal – Ground.. Desse modo, há uma distância de 80µm entre eles. A largura total desta estrutura é igual a 520µm e a altura é de 300µm (lado do indutor), mais uma distância entre os PAD's e o comprimento dos PADs que é de 120µm. O indutor solenoidal tem a forma de um solenóide, porém a sua geometria é retangular. Nesta estrutura o fluxo magnético está na direção horizontal devido a posição dos segmentos nas camadas de metal e por sua indutância mútua negativa ser elevada, devido a proximidade dos segmentos entre camadas de metais. Deste modo, o valor da indutância será reduzido.

3. CARACTERISTICAS ELÉTRICAS DOS INDUTORES PLANARES PASSIVOS

As estruturas dos indutores são compostas de segmentos metálicos. No projeto de indutores planares passivos devemos levar em conta os parâmetros que dependem de suas geometrias, tais como: largura, espessura, comprimento e o espaçamento entre segmentos. Nos indutores a indutância total é composta das auto-indutâncias (Lauto) e das indutâncias mútuas positivas M+ ( correntes no mesmo sentido nos segmentos) e negativas

M- (corrente no sentido contrário nos segmentos), entre os segmentos, conforme a equação 1 [3]:

( ) ( )∑∑∑ −+ −+= MMLL autoTotal 22 (1)

Pode-se utilizar diversos métodos para calcular a indutância total. Alguns destes métodos utilizam programas específicos [4] ou fórmulas semi-empíricas [5]. Como as estruturas de indutores têm a área de 300µm x 300µm resolvemos simular inicialmente 2 segmentos de metal na mesma camada com larguras e espaçamento de 10µm, comprimento de 300µm e espessura de 1µm (medidas aproximadas dos segmentos utilizado neste projeto). Os resultados estão ilustrados na tabela 1[6].

Tabela 1– L, M e Fator de Acoplamento.

L1 (nH) L2 (nH) M (nH) K 0,24 0,24 0,14 0,60

A partir desta simulação é possível calcular a auto-

indutância completa dos seguintes indutores: solenoidal, retangular e Zig-zag. Para os indutores quadrados utilizamos o Calculator Inductor do Laboratório SMIRC/Stanford SMIRC, ASITIC[7] [3] e SONNET. Para calcular os valores dos resistores do modelo elétrico das estruturas dos indutores considera-se: • a resistência das vias fornecida pela Foundry (STM); • as resistências das várias camadas de metais também

são fornecidas pela foundry; • efeito pelicular: é a variação da resistência em função

da freqüência, conforme equação 2:

−

=

−

δδ

ρME

eW

LRs

1

. (2)

onde: W é a largura do segmento; EM a espessura do metal; δ profundidade da película metálica; ρ é a resistividade do metal; L é o comprimento do segmento.

O comportamento da capacitância entre os segmentos do indutor pode ser dado pela equação 3 [5]:

dA

C sego..9,3 ε= (3)

onde: 3,9 é a permissividade do óxido de campo; oε é a permissividade do vácuo; Aseg é a área do segmento e d é a distância entre metal e substrato[8].

Entre os segmentos aparecem duas capacitâncias, uma entre superfícies (CEM ) e outra lateral. A capacitância entre superfícies é calculada similarmente à capacitância lateral Cl (entre segmentos) que pode ser calculada com a equação 4 [6]:

Lh

Eh

Eh

EhWCl MMM

ro ⋅

−

+

=

− 34,1222,0

07,0. 83,0 03,0εε (4) (3)

onde: W é a largura do segmento; h é a altura do segmento para o substrato; E é a espessura do segmento, L o comprimento do segmento.

4. ESTRUTURAS DE INDUTORES COM FLUXO MAGNÉTICO HORIZONTAL OU VERTICAL

A partir as expressões acima citadas é possível determinar qualquer indutância total ou capacitância entre os segmentos, conseqüentemente, pode-se desenvolver qualquer estrutura nova de indutor planar com fluxos horizontais ou verticais, conforme será mostrado a seguir. 4.1. Indutor Quadrado

Os indutores quadrados são utilizados nos projetos de circuitos integrados para RF há muito tempo[9]. Porém, com o aumento da freqüência de operação dos circuitos integrados seu fator de qualidade Q caiu consideravelmente. Neste tipo de estrutura os segmentos são paralelos, logo a mútua M+ é máxima e a indutância negativa M- é muito pequena porque a corrente contrária é separada pelo diâmetro interno. Além disso, surge no substrato um campo magnético reverso (-B) devido as correntes parasitárias que se opõe ao fluxo magnético gerado pelo indutor, conforme ilustra as figuras 3(a) – desenho gerado pelo Microwind. Na fig. 3(b) temos um indutor quadrado implementado no chip-teste. Foram implementadas 3 estruturas de indutores quadrados, que são os indutores 9, 10 e 11, estes têm larguras de segmento igual a 10µm e espaçamento de 2µm. A diferença está na quantidade de camadas usadas e como elas estão interligadas. Assim, o indutor 9 foi implementado na última camada de metal. Já o indutor 10 utilizou as camadas de metais 5 e 6 interligadas por vias. Isto faz com que a resistência interna seja bastante reduzida. O indutor 11 é composto de 3 indutores em série nas camadas de metal 4, 5 e 6.

(a)

(b)

Fig. 3. Indutor quadrado: (a) Vista em 3D ; (b) Foto do indutor 11 do chip-teste.

Fig. 4. Resultados medidos através da Carta de Smith no indutor

11 do chip-teste.

Desta forma, no indutor 11 a resistência é pelo menos três vezes maior que a resistência do indutor 9, consequentemente, há uma degradação no fator de qualidade. A estrutura do indutor 9 foi implementada na última camada de metal (metal 6) que encontra-se mais afastada do substrato, com isso uma menor intensidade de corrente parasitária é gerada no substrato. Realizamos medidas no indutor 11 do chip-teste com pontas CASCADE para avaliar o comportamento. Para isso, utilizamos freqüências de 50 MHz a 15 GHz com passos de 50 MHz, pode se observar que na freqüência inicial a parte real é próxima de 0,3 e parte imaginária é próxima de 0,01, conforme ilustra os valores obtidos na Carta de Smith da fig. 4.

4.2. Indutor Solenoidal

O indutor solenoidal implementado no chip-teste tem um indutor externo e outro interno realimentados. O indutor externo, foi implementado com as camadas do metal 1 e 6

e o indutor interno com as camadas 2 e 5, conforme ilustra a fig. 5 (a) e (b).

(a)

(b)

Fig. 5. Indutor solenoidal com realimentação: (a) Vista em 3D; (b) Foto do indutor 6 do chip-teste.

A vantagem desta estrutura com relação as estruturas convencionais é a ocupação da área. Por exemplo, se duas estruturas de indutores têm o mesmo comprimento de segmento pode-se garantir que a área ocupada pela estrutura solenoidal será menor. Uma outra vantagem é o sentido do vetor magnético que, neste caso, é paralelo à superfície. Desta forma, o fluxo que vai para o substrato é a metade dos indutores convencionais. Com isso, há uma redução das correntes parasitárias e, conseqüentemente, um aumento do valor de L e menor quantidade de ruído para o substrato. A desvantagem deste tipo de estrutura é a quantidade de segmentos e colunas (vias) utilizados na construção, ou seja, difícil de fazer o layout. Além disso, há aumento da resistência gerando uma redução do fator Q. Para avaliar o seu comportamento implementamos no chip-teste as estruturas dos indutores 5,e 7 com espaçamentos e larguras iguais. A diferença é que o indutor 7 foi implementado com PGS–Pattern Ground Shield (grade utilizada para reduzir a corrente parasitária no substrato). Com isso se pode avaliar a influência do PGS na estrutura; o indutor 6 também têm as mesmas características que os indutores 5 e 7, mas com espaçamento de 15µm entre os segmentos. Desta forma, é possível avaliar o comportamento do indutor em função do espaçamento; o indutor 12 é igual a estrutura do indutor 5,

porém foi implementada numa direção perpendicular. Com isso, se pretende avaliar a influência da posição da estrutura no fator Q. Para isso, realizamos medidas no indutor 6 do chip-teste com pontas cascade para avaliar seu comportamento. Para isso, utilizamos freqüências de 50 MHz a 15 GHz com passos de 50 MHz, pode se observar que na freqüência inicial a parte real é próxima de 0,2 e na parte imaginária é próxima de 0,01, conforme ilustra os valores obtidos na carta de Smith da fig. 6. Verificou-se este tipo de estrutura manteve uma reatância indutiva até 15 GHz conforme ilustra os valores obtidos na carta de Smith da fig. 6.

Fig. 6. Carta de Smith do indutor 6 do chip-teste.

4.3. Indutor Retangular na Posição Vertical

O indutor retangular tem as espiras na posição vertical. a estrutura está desenha na fig. 7 (a) e a sua foto no chip-teste na fig. 7(b). A vantagem deste tipo de indutor com relação ao indutor quadrado é o sentido do vetor magnético que está paralelo à superfície do substrato, reduzindo as correntes parasitárias. além disso, verifica-se que o fluxo lateral não atinge o substrato. uma desvantagem nesta estrutura é a indutância mútua negativa muito elevada, pois os segmentos estão próximos entre si, e há necessidade de uma quantidade grande de segmentos da mesma maneira que acontece no indutor solenoidal. Para avaliar o seu comportamento implementamos no chip-teste os seguintes indutores retangulares: o indutor 1 tem largura do segmento igual a 10µm, espaçamento entre os segmentos de 15µm e com PGS; o indutor 2 tem largura de segmento igual a 10µm, espaçamento de 10µm entre os segmentos e possui o PGS.

(a)

(b)

Fig. 7. Indutor retangular em posição vertical: (a) Vista em 3D; (b) Foto do indutor 1 do chip-teste.

Fig. 8. Carta de Smith do indutor 1 do chip-teste.

Realizamos medidas no indutor 1 do chip-teste com pontas cascade para avaliar seu comportamento, e para isso, utilizamos freqüências de 50 MHz a 15 GHz com passos de 50 MHz, pode-se observar que na freqüência inicial a parte real é próxima de 1 e na parte imaginária é próxima de 0,5, conforme ilustra os valores obtidos na carta de Smith da fig. 8. 4.4. Indutor Retangular em Posição Zig-zag

O indutor retangular em posição zig-zag tem uma estrutura semelhante ao indutor retangular na posição vertical. A

diferença está na posição dos segmentos verticais, conforme ilustra a fig. 9 (a) e (b). Nesta estrutura utilizamos o afastamento entre os segmentos com a finalidade de reduzir a indutância mútua negativa e, ao mesmo tempo, para aumentar as mútuas positivas. Para isso, basta alinhar as camadas inferiores do metal 1, 2 e 3, em relação aos segmentos superiores 4, 5 e 6. Nesta estrutura as indutâncias mútuas negativas que aparecem entre cada segmento inferior e superior são reduzidas e, ao contrário, as indutâncias mútuas positivas que aparecem entre as segmentos superiores são somadas.

(a)

(b)

Fig. 9. Indutor Retangular em posição zig-zag: (a) Vista em 3D; (b) Foto do indutor 16 no chip-teste.

Uma desvantagem desta estrutura é a necessidade de uma quantidade grande de segmentos e vias na estrutura como no indutor solenoidal para interligar as camadas de metal 6 e 1 (metal 6-1), conforme ilustra a ampliação da fig. 9 (b). Para avaliar o seu comportamento implementamos no chip-teste os seguintes indutores retangulares em posição zig-zag: o indutor 3 que é uma estrutura vertical com largura e espaçamento de 10µm sem PGS; o indutor 4 que é semelhante ao 3, porém, o espaçamento entre os segmentos é de 15µm e possui um PGS; a estrutura do

indutor 14 é igual ao indutor 3, porém, a sua direção no wafer é diferente, ou seja, implementou-se esta estrutura numa direção perpendicular para avaliar o seu comportamento numa outra direção; o indutor 8 demonstrou estar em aberto e assim não foi possível avaliar o seu comportamento; o indutor 13 que é um indutor vertical com PGS; o indutor 16 também tem as mesmas características e dimensões, sendo vertical, mas em diferente direção.

Fig. 10. Carta de Smith do indutor 16 do chip-teste.

Realizamos medidas no indutor 16 do chip-teste com pontas cascade para avaliar o comportamento. para tanto, utilizamos freqüências de 50 MHz a 15 GHz com passos de 50 MHz, e pode-se observar que na freqüência inicial a parte real é próxima de 1 e a parte imaginária é próxima de 0,1, conforme ilustra os valores obtidos na carta de Smith da fig. 10. 4.5. Indutor Zig-zag A estrutura do indutor zig-zag é composta de “n” indutores ligados em série com os segmentos de 300µm essencialmente na posição horizontal nas camadas 5 e 6. Como os segmentos de ligação entre eles são muito pequenos serão considerados com indutância desprezível. A vantagem desta estrutura é a redução de área.

(a)

(b)

Fig. 11. Indutor zig-zag: (a) Vista em 3D ; (b) Foto do indutor 15 do chip-teste.

A principal desvantagem é a indutância mútua negativa M- que é muito acentuada, pois as correntes estão em sentido contrário no segmento, conforme ilustra a fig. 11 (a). Para diminuir esta indutância é necessário manter afastados os segmentos na estrutura do indutor.

Fig. 12. Carta de Smith do indutor 15 do chip-teste.

Este indutor foi incluído no chip-teste e é o indutor 15. Realizamos medidas neste indutor 15 do chip-teste com pontas cascade para avaliar o comportamento. Para isso, utilizamos freqüências de 50 MHz a 15 GHz com passos de 50 MHz, e pode-se observar que na freqüência inicial a parte real é próxima de 1 e a parte imaginária é próxima de 0,1, conforme ilustra a carta de Smith da fig. 12.

5. RESULTADOS EXPERIMENTAIS Este trabalho consistiu no estudo comparativo entre estruturas com fluxo magnético na direção horizontal e na vertical. As estruturas foram implementadas no na tecnologia CMOS 0,18µm com 6 camadas de metal e duas de polisilício. Foram realizados testes usando-se um

analisador de espectro tipo CASCADE . Os testes foram feitos na faixa de frequencia de 50MHz a 15GHz.

A seguir, apresentaremos os principais resultados entre eles: às resistências dos indutores para 50MHz, freqüência de ressonância, valor da indutância em nH e fator de qualidade máximo (Qmáx.), que podem ser observados na tabela 2: A seguir os principais resultados e problemas encontrados:

i. Indutor quadrado: Todas as estruturas quadradas têm

um espaçamento entre metais de 2µm e largura de segmentos de 10µm. O indutor 9 foi implementado na ultima camada (metal 6) e apresentou um fator Q de aproximadamente 2,5, valor este considerado baixo se comparado ao indutor 10. Este baixo valor de Q é devido a resistência interna de 20,72Ω. O indutor 10 . apresentou uma resistência de 7,87Ω e uma indutância de 15,08nH, este tem uma resistência interna mais baixa porque a camada de metal 5 é ligada em paralelo a camada de metal 6 por vias, com isso podemos considerar um único segmento. A estrutura quadrada em série (indutor 11) apresenta um fator de qualidade igual a 1. Este fator é baixo, entretanto conseguimos um alto valor de indutância de 108,28 nH. Esta alta indutância e baixo Q eram esperados devido a ligação em série dos indutores.

ii. Indutor Zig-zag: este indutor (vide tabela-2, indutor 15) apresentaram indutâncias e Q de aproximadamente 0,5. Isto é devido a excessiva indutância mútua negativa existente entre os segmentos.

iii. Indutor Solenoidal: estes indutores (vide tabela-2, indutores: 5, 6, 7, 12) apresentaram um Q aproximado quando comparado com alguns indutores Retangular na posição Zig-zag. Entretanto, o indutor 6 apresentou um Q de 1,1. Este valor se deve a baixa resistência interna do indutor Solenoidal.

iv. Indutor Retangular na posição zig-zag: estes indutores (vide tabela-2, indutores: 3, 4, 8, 13, 14, 16) apresentaram um superior Q quando comparado com os indutores verticais. Ou seja, houve uma melhora devido ao aumento do espaçamento reduzindo as indutâncias mútuas negativas.

v. Indutor Retangular na posição vertical: as estruturas verticais (vide tabela-2, indutores: 1, 2) apresentaram os menores Q’s devido a distância mínima entre as camadas de metal. Em função disso, as indutâncias mútuas negativas são elevadas

Tabela-2 Resultados medidos do chip teste.

Dimensões (µm)

nº do indutor

no Chip-teste

Descrição do indutor Larg.. Esp.

PSG Resistência (Ω)

nº de espiras

fr (GHz) L (nH) Q (Max.)

1 Retangular na posição vertical 10 15 Não 51.33 13 2.7 1.6 0.2 2 Retangular na posição vertical 10 10 Sim 67.88 16 1.6 0,58 0.09 3 Retangular na posição Zig-zag 10 10 Não 63.94 8 1.8 1.28 0.7 4 Retangular na posição Zig-zag 10 15 Não 49.18 6 2.1 8.74 0.9 5 Solenoidal 10 10 Não 12.27 15 4.4 0,93 0.65 6 Solenoidal 10 15 Não 10.52 12 9.9 0,71 1.1 7 Solenoidal 10 10 Sim 12.93 15 7.1 1.31 0.8 8 Retangular na posição Zig-zag 10 10 Não Aberto 10 Aberto Aberto Aberto 9 Quadrado 10 2 Sim 20.72 6 2.2 15.08 2.5

10 Quadrado 10 2 Sim 7.87 6 2.6 12.01 4 11 Quadrado 10 2 Sim 98.62 6 3.8 108.2 1 12 Solenoidal 10 10 Não Aberto 15 Aberto Aberto Aberto 13 Retangular na posição Zig-zag 10 10 Sim 63.59 8 1.5 9.29 0.5 14 Retangular na posição Zig-zag 10 10 Não 54.43 8 1.9 7.23 0.5 15 Zig-zag 10 15 Não 43.70 6 3.3 3.21 0.5 16 Retangular na posição Zig-zag 10 15 Não 49.13 6 2.6 8.44 1

6. CONCLUSÃO

Este trabalho realizou um estudo comparativo entre estruturas de indutores com fluxo magnético na direção horizontal e na vertical em relação à superfície do semicondutor. As estruturas foram implementadas num

processo CMOS 0,18µm com 6 camadas de metal e duas de polisilício. Foram realizadas medições experimentais com o uso de um Network Analyser da HP. Dos resultados experimentais podemos observar que as novas estruturas com fluxos horizontais não apresentaram um Q satisfatório ou melhorado em relação aos indutores convencionais.

Isto se deveu principalmente pelo fato que a resistência interna das novas estruturas esteja grande. Ainda, recomendamos que os indutores não sejam comparados em função da área que ocupam, mas em função do seu comprimento total dos segmentos/espiras dos mesmos. Deste modo, cada indutor apresentará uma resistência interna de valor similar entre eles, nas duas estruturas. Por outro lado, observou-se que é recomendável aumentar o espaçamento entre os segmentos onde a indutância mútua negativa for predominante. Desta forma, está-se reprojetando as estruturas, levando em conta os problemas encontrados, e ainda pretende-se usar estruturas que permitam determinar as capacitâncias dos pads de teste dos indutores para ter uma modelagem mais próxima dos indutores usados num projeto real em circuitos analógicos de RF.

7. REFERÊNCIAS [1] A.N. Karaniolas, “A 2.7-V 900MHz CMOS LNA and Mixer”, IEEE Journal of Solid-State Circuits, vol. 31, pp. 1939-1944, Dec. 1996. [2] Estruturas Inovativas de Indutores Monolíticos para Circuitos RF na Tecnologia MOS, Luiz C. Moreira, Wilhelmus A. M. Van Noije E Joao Navarro Soares Jr., Guadalajara, México; 3 a 5 de Abril de 2002

[3] R. Gharpureuy, “Modeling and Analysis of Substrate Coupling in Integrated Circuits”, PhD Thesis, University of California at Berkeley, 1995

[4] SONNET, disponível: http://www.sonnetusa.com.

[5] F.W. Grover: “Inductance Calculations”, D. Van Nostrand Company, Inc, New York, 1946.

[6]W. G. Hurley and M. C. Duffy, “Calculation of Self and Mutual Impedances in Planar Magnetic Structures,”IEEE Trans. on Magnetics, vol. 31, no. 4, pp. 2416-2422, 1995.

[7] A. M. Niknejad and R. G. Meyer, “Analysis and Optimization of Monolithic Inductors and Transformers for RF ICs,” in Custom IC Conf., Santa Clara, CA, pp. 375-378, 1997.

[8] J.R. Long and M.A. Copeland, “The Modeling, Characterization and Design of Monolithic Inductors for Silicon RF IC´s.”, IEEE Journal of Solid-State Circuits, vol. 32, pp. 357-369, Mar. 1997.

[9] H. M. Greenhouse, “Design of Planar Rectangular Microelectronic Inductors,” IEEE Trans. on Parts, Hybrids, and Packaging, vol. PHP-10, no. 2, pp. 101-109, 1974.