Estudio cualitativo de arquitecturas orientadas a ... · Los procesadores multimedia de propósito especial tales como el STN8800 de STMicroelectronics, 6 el S3C24A0 de Samsung,7

81SISTEMAS& TELEMÁTICA

Fecha de recepción: 04-08-2005 Fecha de aceptación: 05-12-2005

Estudio cualitativo de arquitecturasorientadas a computación móvil

Mónica Aydé Vallejo Velásquez

José Edinson Aedo CoboGrupo de Microelectrónica y Control, Universidad de Antioquia

ABSTRACTThe increase of the wireless networ-ks has created a significant growthin demand for portable devices withdifferent types of services such as textprocessing, connectivity to differentnetworks, remote data base accessand multimedia processing. In orderto respond to these requirements, anumber of different hardware archi-tectures have been proposed recent-ly, designed principally to integrateuseful characteristics such as highperformance for multimedia functio-ns, energy efficient handling, smallsize and a low complexity. This workpresents a general analysis of seve-ral architectures designed principa-lly for real time multimedia proces-

sing in mobile applications. This ar-ticle describes the advantages of the-se architectures and raises compari-son strategy among them.

KEY WORDSMobile Computing, real time multi-media processing, power manage-ment, multimedia applications.

RESUMENEl incremento de las redes inalám-bricas ha creado un significativo in-cremento en la demanda de disposi-tivos portátiles que integran diferen-tes tipos de servicios tales como pro-cesamiento de texto, acceso a basesde datos remotas y procesamiento

82 SISTEMAS& TELEMÁTICA

multimedia. Para responder a estosrequerimientos tecnológicos, han sidopropuestas diferentes arquitecturasen los últimos años, diseñadas prin-cipalmente para integrar caracterís-ticas útiles tales como alto desempe-ño para funciones multimedia, mane-jo eficiente de la energía, tamaño pe-queño y baja complejidad. En estetrabajo se presenta un análisis gene-ral de algunas arquitecturas especial-mente diseñadas para el procesa-miento multimedia en tiempo real,

para aplicaciones móviles. El artícu-lo describe sus bondades y planteauna estrategia de comparación entreellas.

PALABRAS CLAVEComputación móvil, procesamientomultimedia en tiempo real, adminis-tración del consumo de potencia, apli-caciones multimedia.

Clasificación Colciencias: A


I. INTRODUCCIÓNEn el panorama actual, las crecien-tes exigencias de la sociedad de lainformación para acceder desde unambiente móvil a diferentes servicioscomputacionales han motivado el de-sarrollo de sistemas convergentes quepermitan soportar de forma integra-da diversas aplicaciones como funcio-nes multimedia y conectividad a re-des inalámbricas. Para responder aestos requerimientos tecnológicos,distintas arquitecturas para sistemasembebidos han sido propuestas en laliteratura en los últimos años, todasellas orientadas a ofrecer un alto des-empeño en el procesamiento de da-tos multimedia en tiempo real, ma-nejo eficiente de la energía, tamañopequeño y baja complejidad en el di-seño.1

En la actualidad se observa que eldiseño de arquitecturas orientadas aaplicaciones móviles se caracterizapor integrar en un solo chip diferen-tes módulos de hardware (System-on-Chip SoC). Esta tendencia implicanuevos retos para los diseñadores, yaque resulta crítico no sólo el acopla-miento de módulos de procesamientomultimedia sino también el diseño deplataformas de comunicación on-chipóptimas, que permitan el manejo efi-ciente de un gran flujo de datos.

El rango de arquitecturas propuestaspara aplicaciones móviles va desdeprocesadores de aplicación específica,procesadores de propósito general(GPP) con extensiones multimedia(conocidos también como GPP de ins-trucciones con múltiples datos(SIMD)),2,3 procesadores multimediade propósito especial,4 procesadoressuperescalares, procesadores tipoVLIW (Very Long Instruction Word)5

y plataformas completamente recon-figurables. Sin embargo, el rango dearquitecturas que han demostradoser óptimas para responder acertada-mente a las restricciones impuestaspor las aplicaciones móviles es másreducido que la clasificación presen-tada anteriormente. En el caso de lasarquitecturas superescalares y VLIWtradicionales, generalmente trabajana altas frecuencias de reloj y usancomplejas estructuras para la imple-mentación de paralelismo, lo cual setraduce en un alto consumo de ener-gía y un incremento de los costos dela arquitectura.5

Para el caso de las arquitecturas tra-dicionales SIMD, el alto costo quepuede involucrar el proceso de reor-ganización de datos necesario en al-gunos casos puede introducir grandesrestricciones haciéndolos poco via-bles.2

Los procesadores multimedia depropósito especial tales como elSTN8800 de STMicroelectronics,6 elS3C24A0 de Samsung,7 el Dra-gonball MC9328MX21 de Freesca-le,8 el PXA27x de Intel,9 usualmen-te tienen módulos de hardware enforma de periféricos para realizardiferentes funciones de procesa-miento, lo que permite obtener unmejor desempeño.

Este artículo ha sido organizado dela siguiente forma: en la sección II serealiza una descripción general de lascaracterísticas principales de las apli-caciones multimedia. En la sección IIIse describen algunas de las arquitec-turas más utilizadas actualmentepara aplicaciones móviles y sus ca-racterísticas más sobresalientes. Enla sección IV se analizan las arqui-tecturas descritas anteriormente. Por


último, en la sección VI se presentanlas conclusiones y opciones futuras enesta área de trabajo.

II. CARACTERÍSTICAS DEAPLICACIONES MULTIMEDIAEn general las principales caracterís-ticas de las aplicaciones multimediason:

• Respuesta en tiempo real: estasaplicaciones exigen un alto des-empeño en la realización de ta-reas de tiempo real tales como vi-deoconferencia y comercio electró-nico, por tal motivo es necesariogarantizar el desempeño suficien-te para ofrecer una buena calidaddel servicio (QoS).2,10

• Tipos de datos “continuous-me-dia”: las funciones media proce-san tipos de datos “continuousstream” generalmente de tamañode 8 a 16 bits con localidad tem-poral limitada.1

• Paralelismo de grano fino y gra-no grueso: requieren gran capa-cidad de procesamiento paralelode datos con localidad temporallimitada y alta tasa de accesos amemoria.2,11].

• Las aplicaciones multimedia soncomputacionalmente intensivas,ya que frecuentemente realizande 100 a 200 operaciones aritmé-ticas para cada dato leído desdememoria.12 La Tabla 1 tomadade13 describe la distribución deoperaciones necesarias en aplica-ciones multimedia.

• Alta localidad de referencia deinstrucciones: las funciones tipomedia usualmente ejecutan dife-rentes procesos que se repiten congran frecuencia en la aplicación,

esto demuestra una alta localidadtemporal y espacial de instruccio-nes.14

• Ancho de banda de memoria: lasfunciones tipo media requierenprocesar grandes conjuntos dedatos.

Tabla 1. Distribución de operacionesen aplicaciones multimedia13

Tipo de Frecuencia deoperación operación

ALU 40%

Load/Store 26 -27 %

Branch 20%

Shift 10%

Multiplicación 3 - 4 %entera

Punto flotante 2%

III. ARQUITECTURAS PARAAPLICACIONES MULTIMEDIARecientemente la literatura técnicay científica reporta un número cre-ciente de procesadores y arquitectu-ras multimedia de propósito especialque han sido diseñados con fines aca-démicos y comerciales. Las opcionesson muchas, pero en este artículohemos tomado una muestra de cua-tro arquitecturas para realizar unanálisis de las características másrelevantes en cuanto al manejo dedatos multimedia con el fin de obte-ner una aproximación apropiada enla búsqueda de una arquitecturamejorada para aplicaciones de com-putación móvil.


A. Arquitectura del acompañantedigital móvil, proyecto MobydickLa arquitectura está formada por unprocesador de propósito general ymódulos reconfigurables autónomos(módulos de red, display, audio y vi-deo), todos ellos interconectados porun suiche denominado Octopus.15 Losmódulos son propuestos para integrarmodos de conservación de energía yesquemas dinámicos de adaptación alambiente de conexión y a los reque-rimientos del usuario.

Específicamente esta arquitecturapresenta un diseño centrado en laconexión,15 ya que implementa como

esquema de comunicación un suiche,el cual permite reducir el tráfico dedatos mediante la eliminación de co-pias innecesarias al remover la CPUdel flujo de datos, mas no del flujo decontrol. De esta forma, la CPU es re-ducida a operar como un controladorque inicializa el sistema, maneja lacalidad del servicio (QoS) asociadocon cada conexión y maneja la ejecu-ción de algunos protocolos complejos.

Un prototipo parcial de baja comple-jidad de la arquitectura, consistió deun conjunto de pequeños sistemasque contienen FPGAs, microcontro-ladores y memorias. A continuación

Figura 1. Arquitectura del acompañante digital móvil Moby Dick.15


se describen algunas característicasy requerimientos de estos subsiste-mas

El módulo de red incluye un ModemWaveLAN en la capa física, que pro-porciona la funcionalidad básica paraenviar y recibir frames de datos enmodo half-duplex a rata de 2 Mb/s; unamemoria SRAM de 512 Kbytes queactúa como pila de conexión; unaFPGA Xilinx XC4010 [16] que contro-la el flujo de datos entre el Modem yel Host y proporciona funciones de co-rrección de errores; un microcontrola-dor PIC 16C66 el cual implementa elcontrol de tráfico, el control del enlacede datos, y el protocolo MAC eficienteen energía E2MaC, que permite la co-nexión del sistema a una estación basea través de una red inalámbrica ATMcon un QoS apropiado.15

El módulo de display es de tamañopequeño y baja resolución e incluyehardware de decodificación y pospro-cesamiento.

El suiche Octopus es un sistema re-configurable que conforma una redinterna de comunicación similar a unsuiche ATM simplificado de 8 x 8,que garantiza un ancho de banda su-ficiente para aplicaciones multime-dia. Octopus está formado por dossubsistemas: un switching fabric de8 x 8 que es implementado median-te la FPGA XC4010XL de Xilinx16 yel cual se encarga de enrutar el trá-fico entre los distintos módulos queforman el sistema; y ocho móduloscontroladores de interfaz (MIC) im-plementados con microcontroladoresmicrochip PIC 16C66, conectados alos puertos del suiche, que realizanoperaciones de establecimiento deconexión, arbitraje e interfaz con losdiferentes subsistemas. En la estruc-

tura del suiche las conexiones inter-nas son identificadas con una etique-ta que especifica el tipo de dato y ladirección del módulo destino, lo quepermite eliminar la transferencia deun gran número de bits de direccio-nes por acceso.

En general, el esquema de diseñoplanteado para el suiche Octopus lepermite soportar tres conexiones si-multáneas entre módulos disjuntoscon un rendimiento máximo de 96Mb/s.

Como aspecto importante de esta pro-puesta cabe anotar que la implemen-tación descrita anteriormente fue rea-lizada únicamente con el objetivo devalidar funcionalmente el prototipo.Por lo tanto, ésta es ineficiente desdeel punto de vista del consumo de po-tencia, ya que las FPGA usadas no sonadecuadas para sistemas móviles.

B. Procesador Nomadik STN8800de STMicroelectronicsLa familia de procesadores multime-dia Nomadik está formada por cua-tro procesadores: el STn8800, salió almercado en el 2003 y los nuevos pro-cesadores STn8810, STn8811 ySTn8812 están siendo lanzados ac-tualmente (2005).17

Los procesadores de STMicroelectro-nics disponen de una arquitecturaabierta de procesamiento distribuido,que usa aceleradores programablesinteligentes para la realización enforma paralela de funciones intensi-vas en datos y un procesador de pro-pósito general para el control. Comomódulo CPU, el STn8800, utiliza elcores ARM926E-JS de 32 bits de lafamilia ARM9 que incluye MMU, ca-che de instrucciones de 32KB, cachede datos de 16KB, multiplicador de


16 x 32 bits que realiza operacionesMAC en un ciclo y un aceleradorJava.18 Adicionalmente la plataformaARM integra una arquitectura decomunicación multicapa basada enbus conocida como AMBA (AdvancedMicrocontroller Bus Architecture) conun bus tipo Advanced High-perfor-mance Bus (AHB).19,20 Este subsiste-ma consiste en un esquema de busesmulticapa síncrono que permite rea-lizar transferencias de datos entremódulos del sistema sin la interven-ción de la CPU en el flujo de datos.

Un sistema AMBA-AHB típico con-tiene los siguientes componentes:AHB master, inicializa el sistemapara realizar las operaciones de lec-tura y escritura mediante la activa-ción de unas señales de dirección y

control; AHB slave, responde a lasoperaciones solicitadas por el AHBmaster; AHB arbiter, garantiza quesolamente un maestro tenga accesoal bus de comunicación en un mismotiempo mediante esquemas de asig-nación de prioridades y algoritmos dearbitraje; AHB decoder, decodifica ladirección de cada transferencia y se-lecciona el dispositivo esclavo involu-crado en la transferencia.

Específicamente, el STN8800, estábasado en un AMBA-AHB de nuevecapas, de las cuales dos son usadaspor la CPU proporcionando rutaspara acceder la memoria externa yotras dos le permiten acceder a peri-féricos de aplicación.

El procesador STN8800 posee dosmódulos aceleradores, uno para audio

Figura 2. Arquitectura del procesador Nomadik.21


y otro para video. Estos están basa-dos en el MMDSP+ core, el cual es unprocesador DSP comercial de 75MHztipo VLIW totalmente programable.22

Específicamente el acelerador de au-dio soporta entre su amplia librería desoftware los estándares MPEG3,MIDI, ACC y MPEG1. El aceleradorde video es un híbrido hardware/soft-ware que incluyen tanto al MMDSP+core como módulos de hardware dedi-cado que desempeñan funciones depre-procesamiento, post-procesamien-to, codificación y decodificación.

Los procesadores de STMicroelectro-nics incorporan diferentes técnicas dediseño orientadas a reducir el consu-mo de energía, entre ellas se desta-can: el uso de memoria on-chip comobuffer de cache; el uso de modos deoperación de bajo consumo de la CPU;la implementación de la técnica declock gating y la reducción del volta-je de alimentación.

C. Procesador PXA270 de IntelLa tecnología Intel ha respondido alos requerimientos de las aplicacio-nes multimedia mediante el diseño delas familias de procesadoresPXA25523,24, PXA26x25 y PXA27x26,los cuales poseen características es-peciales que les permiten soportar lasexigencias del procesamiento multi-media en ambientes móviles.

Como se muestra en la Figura 3, es-pecíficamente la familia PXA27x, in-tegra un core XScale de Intel comomódulo CPU, una memoria SRAMon-chip de 256KB la cual es usadacomo frame buffer para aplicacionesgráficas y de video, diversos módulosmultimedia (e.g. controlador de LCDe interfaz de cámara) y diferentesinterfaces de periféricos (e.g. UART,

USB, AC97). Toda la arquitectura hasido mejorada por un conjunto denuevas tecnologías entre las cualesse incluyen: 1) la tecnología WirelessMMXTM, que proporciona funcionali-dades adicionales para aplicacionescomo juegos 3D y video avanzadomientras optimiza el consumo deenergía;27 2) la tecnología WirelessSpeedStep, que implementa técnicasavanzadas de reducción de consumode potencia;28,29 3) la tecnología QuickCapture, que proporciona un incre-mento en las capacidades y la cali-dad de las cámaras que soporta elprocesador;30,31 4) la tecnología Wire-less Trusted, la cual proporciona ser-vicios de seguridad y privacidad enel manejo de la información.32

De acuerdo con la información sumi-nistrada por Intel, estos procesado-res estarán en capacidad de operaren un rango de frecuencias desde312MHz hasta 624MHz y con unacapacidad de memoria hasta de 64MB.26

El core XScale de Intel es una arqui-tectura tipo RISC de 32 bits basadaen el core ARM V5TE con un subsis-tema de memoria tipo harvard for-mado por caches de instrucciones yde datos de 32KB con MMUs inde-pendientes y una cache de datos de2KB que permite almacenar datosstreaming. Xscale también posee unaunidad de manejo de potencia, uni-dades JTAG, interfaces de debugg,interfaz de alta velocidad para la tec-nología Wireless MMXTM, y un copro-cesador MAC que permite procesareficientemente algoritmos de audiotipo multimedia. La microarquitectu-ra tiene la capacidad de procesar da-tos tipo entero de 8, 16 y 32 bits enforma tradicional y datos tipo enterode 16 bits en modo SIMD.33


Se debe destacar que las mejorassignificativas en las capacidades deprocesamiento de la familia PXA27xse deben principalmente a la inte-gración de la tecnología WirelessMMXTM y la tecnología Quick Cap-ture, las cuales fueron mencionadasen forma breve anteriormente, y acontinuación se detallará su des-cripción.

La unidad Wireless MMXTM es un co-procesador acoplado a la microarqui-tectura Xscale, el cual integra funcio-nes de tipo entero y multimedia eninstrucciones SIMD de 64 bits, lascuales permiten procesar ocho datosen un solo ciclo. Adicionalmente, estemódulo responde a modos de bajo con-sumo brindando la posibilidad de seractivado o desactivado de acuerdo conlos requerimientos de la aplicación.La naturaleza programable de la tec-nología Wireless MMXTM y las unida-des funcionales entre las que se en-cuentra un gran banco de registros,27

permiten la implementación del es-tándar de codificación y decodifica-ción de video MPEG-4 mediante unconjunto de instrucciones que propor-cionan aceleración a aquellas funcio-nes que resultan más intensivas des-de el punto de vista computacional(estimación de movimiento, compen-sación de movimiento).

En módulos multimedia los procesa-dores de la familia PXA27x poseen unrico conjunto de funcionalidades.Para el caso de la captura de imáge-nes y video, los procesadores PXA27xintroducen la interfaz configurableQuick Capture que proporciona unaconexión directa del procesador conuna amplia variedad de sensoresCMOS. La interfaz recibe los datos ylas señales de control del sensor y

proporciona el formato de represen-tación apropiado para la transferen-cia de los datos a la memoria a tra-vés de subsistema DMA. La interfazsoporta diferentes formatos de datoscomo RAW, YCbCr 4:2:2, RGB 8:8:8entre otros.30 El módulo controladorLCD proporciona una interfaz entrelos procesadores de la familiaPXA27x y el módulo display. Especí-ficamente el controlador soporta dis-play tipo DSTN (Liquid Cristal Dis-plays - Dual Scan Twisted Nematic(conocido como matriz pasiva)) y TFT(Liquid Cristal Displays - Thin FilmTransistor (conocido como matriz ac-tiva.)) de una resolución máxima de800 x 600 pixels. La configuración delcontrolador se hace a través de op-ciones programables para el tipo dedisplay, resolución, buffer frame ex-terno, formato del dato de salida en-tre otros parámetros de visualización.Internamente el controlador LCDestá formado por un subsistema DMAdedicado de siete canales, un módulode escalamiento, un módulo de con-versión de espacio de color, tres RAMde 256x25 bits, y módulos de repre-sentación de datos para los diferen-tes tipos de display.

Para cumplir una de las principalesrestricciones que impone el diseño deaplicaciones móviles, la familia deprocesadores PXA27x implementa latecnología Wireless SpeedStep, la cualofrece manejo dinámico de voltaje yfrecuencia e implementa cinco modosde operación de bajo consumo: Idle,Deep Idle, Standby, Sleep y DeepSleep29,34 que le permiten variar elconsumo de acuerdo con el nivel deactividades monitoreado por la uni-dad de monitoreo de desempeño(PMU) y a la disponibilidad de losrecursos.


D. Procesador DragonballMC9328MX21 de FreescaleEste procesador posee como CPU elcore ARM926EJ-S de 32bits de la fa-milia ARM9, integrado en un siste-ma on-chip (SoC) con módulos dehardware de aplicación específica queoperan en forma independiente. LaCPU ARM926EJ-S es un subsistemade alto desempeño, cuya velocidad deprocesamiento puede llegar hasta 266MHz con una frecuencia máxima de

reloj para el bus interno de 133 MHz.Posee una arquitectura cache tipoharvard y está formada por cuatromódulos principales: un core enteroARM9EJ-S, caches independientes dedatos e instrucciones de 16KB y Uni-dad de Manejo de Memoria (MMU).35

Adicionalmente la plataforma ARMintegra el estándar AMBA-AHB18,19,el cual permite realizar transferen-cias de datos entre módulos del sis-tema sin la intervención de la CPUen el flujo de datos.

Figura 3. Arquitectura del procesador PXA270 de Intel.27


En la Figura 4 se muestra el diagra-ma de bloques de los módulos quecomponen el procesador Dragonball.Entre los módulos específicos queposee este procesador cabe destacarla Interfaz de Sensor CMOS (CSI), elAcelerador Multimedia Mejorado(eMMA) y el Controlador de Displayde Cristal Líquido (LCDC).

La Interfaz de Sensor CMOS (CSI)permite que el procesador i.MX21 sepueda conectar directamente a unsensor de imágenes CMOS xterno.Este módulo soporta entradas de da-tos YCC, YUV, Bayer, o RGB de 8bits35,36 y un tamaño de imagen máxi-mo de 2560 x 1920. Internamentecontiene una memoria FIFO de 32 x

Figura 4. Espacio de memoria para el i.MX21.35


32 palabras para el almacenamientode píxeles de la imagen, una memo-ria FIFO de 16 x 32 palabras para lageneración de datos estadísticos yuna interfaz directa con el bloque depre-procesamiento (PrP) del eMMA.

El Acelerador Multimedia Mejorado(eMMA) está formado por cuatro sub-sistemas: el pre-procesador, el post-procesador, el Codificador y Decodi-ficador MPEG4 ISO/IEC 14496-2 deperfil simple con niveles de 0 a 3 deHantro.37 Estos subsistemas se conec-tan independientemente tanto al businterno del procesador como al busAMBA-AHB. El pre-procesador estáformado por un buffer de entrada, unmódulo de redimensionamiento y porun conversor de espacio del color; re-cibe frames desde 32 x 32 pixels has-ta 2044 x 2044 pixels desde el siste-ma de memoria o a través de la in-terfaz directa que tiene con el módu-lo CSI y dispone de dos canales inde-pendientes en los cuales realiza elprocesamiento y la distribución de losdatos de 32 x 32, ya sea a un displayo a la memoria. El post-procesadortoma como entrada frames decodifi-cados desde la memoria los almace-na en el buffer Y (116x32) y el buferUV (68x32) respectivamente y reali-za sobre ellos el proceso de divisiónen bloques, redimensionamiento yconversión de espacio del color parallevarlos finalmente desde un bufferde salida, a la memoria en el formatoapropiado para la visualización.35

El Controlador de Display de CristalLíquido (LCDC) permite al procesadormostrar datos en paneles LCD de co-lor pasivo (CSTN) y de color activo(TFT) en una interfaz de 12, 16, y 18bits y con una resolución máxima de800 x 600.35,38 El flujo de datos en el

módulo LCD para el manejo del dis-play tipo TFT, consiste en transferir losdatos (píxeles de la imagen) desde elsistema de memoria por intermedio deun controlador DMA interno hasta losbuffers de 32 x 32 de las interfaces bac-kground y foreground, respectivamen-te. Una vez los datos hayan sido proce-sados ingresan a un buffer intermedio,luego a la interfaz lógica y finalmenteson enviados al display.

Uno de los aspectos arquitecturalesmás relevantes del procesadorMC9328MX21 es el uso de AMBA-AHB en el esquema de comunicación,el cual es llamado específicamentepara esta tecnología como Multi-La-yer AHB Crossbar Switch (MAX)35

Este esquema permite realizar trans-ferencias de datos en forma simultá-nea y paralela entre diferentes módu-los del sistema. El estándar se carac-teriza por soportar múltiples maestrosy ofrecer un alto desempeño y granancho de banda. El suiche MAX so-porta seis maestros y cuatro esclavos,específicamente los módulos que sonmanejados como maestros son: Icachey Dcache que proporcionan rutas paraacceder la memoria externa, el módu-lo DMA y periféricos de aplicacióncomo el controlador LCD, la interfazUSB y el módulo eMMA.

Con el objetivo de reducir el consu-mo de potencia, el procesadorMC9328MX21 soporta tres modos deoperación (run, standby, stop) e incor-pora además la implementación de latécnica clock gating dentro de losmódulos para minimizar la energíaconsumida en el suicheo CMOS.Igualmente, para reducir el consumode energía en estado standby, el pro-cesador soporta la aplicación de téc-nicas de polarización y el manejo de


potencia dinámica (escalamiento devoltaje y frecuencia).

IV. ANÁLISIS DE LASARQUITECTURASEn esta sección se realiza un análisiscomparativo de las cuatro arquitec-turas discutidas.

Un primer acercamiento a la evalua-ción cuantitativa en desempeño yconsumo de potencia de algunos delos procesadores orientados a aplica-

ciones móviles y multimedia es apor-tado por Synchromesh Computing ensu reporte técnico,39 en el cual se com-paran los procesadores i.MX21 deFreescale, PXA255 de Intel y elOMAP 1611 de Texas Instruments.Para la realización de las pruebas sedispusieron ocho benchmarks (Hint,Stream, MPEG4 Encode, MPEG4Decode, Sisoft Sandra, BMQ, VOben-ch, ByteMark) con el fin de medir di-ferentes parámetros en cada proce-

Tabla 2. Medidas comparativas entre procesadores multimedia(Los precios fueron establecidos mediante solicitud a distribuidores de estosprocesadores)1

Nomadik DragonballSTN8800 PXA270 MC9328MX21

(sTMicroelectronics) (Intel) (Freescale)

Freq Procesador 200 MHz 312MHz/104MHz MHz 266 MHz/Freq Bus 624MHz/208 /133 MHz

Cache de 32KB 32KB 16KInstrucciones

Cache de Datos 16KB 32KB Y 2KB 16Kadicionales

Memoria Memoria SRAM SRAM de 256KB ___Interna RAM on-chip de 48KB en bancos de 64KB

para almacenar losframes de video

Potencia Modo Idle 100mW [22] 109 mW-260 mW 108mW(mW) (respectivamente

a las frecuencias)

Potencia --- 375 mW-925 mW 248mWModo Activo (respectivamente aSolo manejo las frecuencias) de UART (mW)

IC process CMOS 130 nm CMOS 130 nm CMOS 130 nm

Precio en $15 USD1 a 312 MHz $32 USD1 $16.80 USD1

volúmenes de 10,000


sador. Entre las conclsiones más im-portantes se pueden destacar:

• OMAP1611 presenta el menorconsumo de potencia (debido a labaja frecuencia del core 180MHz),pero también presenta el peordesempeño para las aplicacionesMPEG4 debido probablemente altamaño pequeño de la cache dedatos (8KB) y a la baja velocidaddel bus de memoria.

• PXA255 presenta el más alto con-sumo de potencia con un desem-peño relativo alto.

• i.MX21 a pesar de su baja veloci-dad de reloj respecto al PXA255obtiene un buen desempeño conun nivel de consumo medio. Deacuerdo con los autores, este pro-cesador presenta la mejor rela-ción desempeño/milivatios.

Adicionalmente, el subsistema dehardware CODEC MEPG4 fue eva-luado solamente para el i.MX21 evi-denciando en él, una gran mejora enel desempeño y una reducción en elconsumo de potencia total del siste-ma, sobre todo para el caso de la de-codificación.

En el caso de aplicaciones móviles lafigura de mérito de la potencia se hatornado tan importante como el des-empeño. Generalmente las innovacio-nes arquitecturales han sido desarro-lladas buscando un mejor desempe-ño sin considerar el impacto en el con-sumo de potencia.40 Lo ideal es dis-poner de una estrategia de compara-ción de las arquitecturas, con base enel consumo de potencia por ejemplobasándose en benchmarks.

Debido a que no se dispone de medi-das de potencia de las cuatro arqui-tecturas, se usan para este análisis

preliminar datos de publicaciones yreportes técnicos.

En la Tabla 2 se muestran los valo-res de los parámetros generales paracada uno de los procesadores. La ar-quitectura MOBYDICK no se especi-fica debido a que su implementaciónse reportó conectado varias FPGAs yprocesadores y no como un circuitointegrado único.

De la Tabla 2, se puede colegir, enrelación con el sistema de memoria,que todos los procesadores poseenuna arquitectura tipo harvard, contamaños de cache entre 16KB y 32KBcon diferentes grados de asociativi-dad. Esta estructura de almacena-miento responde a las recomendacio-nes presentadas en41 que establecepara aplicaciones multimedia, cachesde datos con tamaños entre 16KB y32KB debido a que ofrecen una bajatasa de error en los accesos a memo-ria (cache misses) comparada conotras aplicaciones de uso corriente.Igualmente para la cache de instruc-ciones se recomienda un tamaño de32KB o mayor para reducir la tasaerrores de acceso originadas por apli-caciones multimedia más complejas.Por otra parte los diferentes sistemasde memoria de estos procesadoresestán enriquecidos con técnicas orien-tadas a mejorar el desempeño y elancho de banda tanto de las memo-rias cache como de la memoria prin-cipal, entre ellas se pueden citar: eluso de técnicas como write buffer,write-through y write-back entreotras.

Respecto a la organización arquitec-tural de las plataformas, se puedeobservar que como resultado de lasmejoras en los procesos tecnológicos,cada vez se integran mayor número


de componentes en un solo chip (Sys-tem-on-Chip SoC) y la comunicaciónentre estos suele ser más crítica.Frente a esta situación la tendenciaen el diseño de arquitecturas de co-municación está cambiando del tra-dicional sistema de bus compartido aestructuras de comunicación máscomplejas, basadas en múltiples bu-ses que incrementan el ancho de ban-da.42 Los procesadores STN8800 eIMX21 implementan el estándarAMBA, mientras que el procesadorPXA270 posee una configuración tra-dicional en el sentido que tiene un buscentral de comunicación que conectamódulos de hardware de aplicaciónespecífica a la CPU. De acuerdo conlos resultados reportados por43 un buscompartido de 32 bits proporcionamenor desempeño que una configu-ración de buses múltiples (3 buses)de igual tamaño. Adicionalmente,cada vez más se evidencia que la ar-quitectura de comunicación elegidano solo afecta el desempeño sino tam-bién el consumo de potencia. Deacuerdo con44 para un esquemaAMBA de dos AHB-Master, dos AHB-slaves, un puente AHB-APB18,19 y tresperiféricos APB el mayor consumo depotencia es presentado por los com-ponente lógicos del sistema, tambiénse demuestra que e tipo de transfe-rencia, el uso de pipeline y la comple-jidad del sistema que aumenta con elnúmero de módulos al conectar influ-yen significativamente en el consu-mo de potencia. Actualmente el áreade diseño de arquitectura de comu-nicación on-chip se considera un cam-po abierto para experimentar. Mues-tra de ello son aquellas publicacionesque proponen otros esquemas comoen42 donde se habla del uso de redesdirectas, indirectas e híbridas, en45

que se propone el uso de microrredesreconfigurables. Es de anotar queotra tendencia es el uso de sistemasasíncronos46 que permiten usar lastécnicas de suicheo de voltaje y esca-lamiento de frecuencia para reducirel consumo de energía.

Respecto al consumo de potencia, y alos datos mostrados en la Tabla 2 paraesta variable, es importante anotarque existen grandes dificultades encuanto a los métodos de medida yaque según el Consorcio de Benchmar-ks para Microprocesadores Embebi-dos (EEMBC)47,39 en la actualidad nose han definido metodologías bienestablecidas para estimar el consu-mo de energía considerando aplica-ciones móviles de procesamiento mul-timedia. Cada fabricante ofrece unaespecificación de consumo de energíatípico que es difícil de comparar conotros, sobre todo con fuentes de in-formación tan limitadas como la delprocesador STN8800.

Finalmente vale la pena anotar quecon respecto a la tecnología de dise-ño, los procesadores Dragonball ySTN8800, presentan un sistemaabierto en el sentido que integratanto tecnología propietaria en al-gunos módulos de hardware comosubsistemas IP y estándares abier-tos (e.g estándar AMBA), mientrasque la tecnología del procesador In-tel es totalmente propietaria, lo quepodría ocasionar limitaciones paraque los diseñadores desarrollenaplicaciones.

CONCLUSIONESEn las arquitecturas embebidasorientadas a aplicaciones multimediamóviles, el sistema de memoria y laestructura de comunicación tienen un


impacto considerable en el desempe-ño, el costo y el consumo de potenciadel sistema. La optimización de es-tos tres parámetros simultáneamen-te en el proceso de diseño, es incom-patible, ya que típicamente la mejo-ra de uno de ellos implica el detrimen-to del otro. La clave para el diseño deestas arquitecturas consiste en en-contrar un punto óptimo para la re-lación costo/potencia considerando undesempeño suficiente para llevar acabo la aplicación deseada de formaconveniente.

La implementación de las diferentestécnicas de reducción de consumo depotencia (estática y dinámica) en to-dos los niveles del diseño de las ar-quitecturas mostradas, evidencia lagran importancia de maximizar losrecursos de la arquitectura con el finde incrementar el tiempo de opera-ción de las fuentes de suministro deenergía, ya que los nuevos dispositi-vos requieren operar en un ambientede movilidad con baterías de duraciónlimitada.

Como trabajo futuro se buscará esta-blecer metodologías que permitanmedir el consumo de energía en ar-quitecturas embebidas orientadas aaplicaciones multimedia móviles, rea-lizando pruebas reales con un conjun-to de aplicaciones con los procesado-res Dragonball MC9328MX21 deFreescale y PXA270 de Intel, con elfin de establecer medidas comparati-vas confiables que soporten criteriosde selección frente al consumo de po-tencia, el costo y el desempeño.

AGRADECIMIENTOSLos autores agradecemos a la Univer-sidad de Antioquia y a Colciencias porel apoyo brindado para la realizaciónde este trabajo.

BIBLIOGRAFÍA1. Nuwan Jayasena, Suzy Rivoire,

“Advanced Topics in ComputerArchitecture Chip Multiproces-sors and Polymorphic Proces-sors”. Stanford University, April3rd, 2003. http://www.stanford.edu/class/ee392c/notes/lec07/notes07.pdf

2.A. Shahbahrami, B. Juurlink Sta-matis Vassiliadis, “A Comparisonbetween Processor Architecturesfor Multimedia Applications”.http://ce.et.tudelft.nl/publicatii-les/933_509_shahbahrami.pdf

3. J. Fritts. “Architecture and Com-piler Design Issues in Program-mable Media Processors”. PhDthesis, University of Princeton,2000.

4. D. Talla, Lizy K. John, V. Lapins-kii, and Bran L. Evans, “Evalua-ting Signal Processing and Mul-timedia Applications on SIMD,VLIW and Superscalar Architec-tures”. Department of Electricaland Computer Engineering, TheUniversity of Texas, Austin, TX78712.

5. D. Talla., “Architectural Techni-ques to Accelerate MultimediaApplications on General PurposeProcessors”. PhD thesis, Univer-sity of Texas at Austin, 2001.

6. Telos EDV SystementwicklungGmbH. http://www.telos.de/tri-media/. Fecha de consulta: juniode 2005.

7. http://www.samsung.com/Pro-ducts/Semiconductor/SystemLSI/MobileSolutions/Mobile

A S S P / M o b i l e C o m p u t i n g /S3C24A0/S3C24A0.htm


8. Freescale. http://www.freescale.com. Fecha deconsulta: junio de 2005.

9. Intel Corporation. http://www.intel.com. Fecha de consul-ta: junio de 2005.

10. Christoforos E. Kozyrakis andDavid A. Patterson., “A New Di-rection for Computer Architectu-re Research”. Computer ScienceDivision. University of Californiaat Berkeley, CA 94720. http://csl.stanford.edu/~christos/publi-c a t i o n s /1998.IEEEComputer.Direction.pdf

11. Christoforos Kozyrakis and Da-vid Patterson, “Vector Vs. Supers-calar and VLIW Architectures forEmbedded Multimedia Bench-marks”. In the Proceedings of the35th International Symposium onMicroarchitecture, Instabul, Tur-key, November 2002.

12. Rixner, W. Dally, U. Kapasi, B.Khailany, A. Lopez-Lagunas, P.Mattson, J. Owens, “ A Band-width-Efficient Architecture forMedia”. Processing, IEEE/ACMInternational Symposium on Mi-croarchitecture (MICRO), pp. 3-13, Dallas, TX, November 1998.

13. J. Fritts,W.Wolf, and B. Liu. “Un-derstanding Multimedia Applica-tion Characteristics for DesigningProgrammable Media Proces-sors”. In Proc. SPIE PhotonicsWest Media Processors, pages 2-13, Jan 1999.

14. K. Diefendorff and P. K. Dubey.“How Multimedia Workloads WillChange Processor Design”. InIEEE Computer, pages 43- 45,September 1997.

15. Paul J.M. Havinga , “Mobile Mul-timedia Systems”, Ph.D. thesisUniversity of Twente, February2000, ISBN 90-365-1406-1.

16. Xilinx Company. http://www.xilinx.com. Fecha de consul-ta: junio de 2005.

17. STn8810/STn8811/STn8812: Trioof Nomadik application proces-sors bring multimedia to next-ge-neration mobile devices. Februa-ry 2005 STMicroelectronics.

18. TA305 Technical Article “Noma-dik - Open multimedia platformfor next generation mobile devi-ces” 2004 STMicroelectronics.

19. Sudeep Pasricha, Nikil Dutt,Mohamed Ben-Romdhane, “Auto-mated Throughput-driven Syn-thesis of Bus-based Communica-tion Architectures”. 2005 IEEE.ASP-DAC 2005. http://w w w . c e c s . u c i . e d u /conference_proceedings/asasp-dac_2005/pasricha_automated.pDF

20. AMBA Specification (Rev 2.0). ©Copyright ARM Limited 1999.http://www.arm.com

21. STMicroelectronics. http://www.st.com. Fecha de consulta:junio de 2005.

22. Max Baron, “Nomadic LeadsPack Winning Chip Combines Le-gacy Silicon and Software WithNew Architecture”. In Micropro-cessor Report February 9, 2004.

23. Product Brief, Intel® PXA255Processor with Intel XScale Tech-nology. 2003 Intel Corporation.

24. Datasheet, Intel® PXA255 Pro-cessor Electrical, Mechanical, and


Thermal Specification. February,2004 Order Number: 278805-002.

25. Intel® PXA26x Processor Fami-ly: Electrical, Mechanical, andThermal Specification. April2003. Order Number: 278640-002.

26. Product Brief, Intel® PXA27xProcessor Family. 2004 Intel Cor-poration. Order Number: 253820-002.

27. N.C. Paver, M.H. Khan, B.C. Al-drich, “Accelerating Mobile Mul-timedia with the Intel® PXA27xProcessor Family”. Intel Corpora-tion, 1501 S. Mopac, Suite 400,Austin, Texas, USA, 78746.

28. Wireless Intel SpeedStep® PowerOptimizing power consumptionfor the PXA27x processor family.White Paper.Intel®Manager:Corporation 2004.Order Number: 300577-001.

29. Intel® PXA27x Processor Fami-ly Power Requirements Applica-tion Note. Intel Corporation, 2004Order Number: 280005-002.

30. White Paper, Intel® Quick Cap-ture Technology for the Intel®PXA27x Processor Family. 2004Intel Corporation. Order Num-ber: 300873-001.

31. White Paper, Optimization Tech-nology for the Intel® PXA27x Pro-cessor Family (Performance andPower Savings for Wireless Sys-tem and Application Develop-ment). 2004 Intel Corporation.Order Number: 300869-001.

32. Intel® Wireless Trusted Platform:Security for Mbile Devices. Whi-te Paper, Intel Corporation 2004.Order Number: 300868-001.

33. Intel® XScale Microarchitecture.Technical Summary. Intel Corpo-ration, 2000.

34. Matt Gillespie, “Power Manage-ment in the Intel® PXA27x Se-ries Application Processors”. April2005.http://cache-www.intel.com/c d / 0 0 / 0 0 / 2 1 / 7 0 /217033_217033.pdf

35. i.MX21 Applications Processor.Reference Manual.C9328MX21RM/D Rev. 1.1, 11/2004 © Freescale Semiconductor,Inc. 2004.

36. Application Note AN2676/D.Rev0 , 03/2004, Image Capturewith i. MX21 Motorola, Inc., 2004.http:// www.freescale.com

37. Clint Powell, White Paper. i.MXApplications Processors withHantro’s Multimedia Framework.Freescale Semiconductor Inc.Marko Nurro, Hantro ProductsOy IMXHANTROWP/D Rev. 2,09/2004.

38. Amanda McGregor, “Using theMC9328MX21 (i.MX21) to Crea-te a VGA Digital Photo Album”Application Note AN2868 Rev. 1,11/2004. Freescale Semiconduc-tor, Inc., 2004.

39. “The Freescale SemiconductorI.MX21 Processor”. SynchromeshComputing. 2004.

40. J. Hennessy and D. Patterson,“Computer Architecture a Quan-titative Approach”. Morgan Kau-fmann Publishers 2003.

41. S. Sohoni, Z. Xu, R. Min, and Y.Hu, “A Study of Memory SystemPerformance of MultimediaApplications,” I n Proceedings ofthe ACMJoint International


Conference on Measurement&Modeling of Computer Systems(SIGMETRICS 2001), (Cambrid-ge, Massachusetts), pp. 206-215,June 16- 21 2001.

42. Zheng Yuan and TalaI Arnaout,“Architectural Level Power Con-sumption of Network on Chip”.Seminar: Network on chip. 2003.

43. K.Lahiri, A.Raghunathan, S.Dey,“Performance Analysis of Syste-ms with Multi-Channel Commu-nication Architectures”, in Proc.Intl. Conf. on VLSI Design,pp.530-537, Calcutta, India,January 2000.

44. Kanishka Lahiri and Anand Rag-hunathan , “Power Analysis ofSystem Level OnChip Communi-cation Architectures”. NEC Labo-ratories America, Princeton, NJ.2004 ACM.

45. Luca Benini and Giovanni DeMicheli, “Networks on chips: Anew SoC paradig”. IEEE Compu-ter. Enero 2002.

46. MPF hosts premiere of ARM1136:cores combine ARMv6, SIMD, eig-ht-stage pipeline, andmore.(Microprocessor Forum2002) Microprocessor Report; Oc-tober 01, 2002; Levy, Markus.

47. Embedded Microprocessor Ben-chmark Consortium. http://www.eembc.org. Fecha de consul-ta: Julio de 2005.

CURRÍCULOSMónica Aydé Vallejo Velásquez.

Recibió el título de ingeniera elec-trónica por la Universidad deAntioquia - Colombia, en el 2003y actualmente se encuentra desa-rrollando su programa de maes-tría en ingeniería electrónica enla Facultad de Ingeniería desdeel 2004. Sus áreas de interés sonla computación móvil, el diseño dehardware basado en FPGAs y lascomunicaciones inalámbricas.Trabaja con el Grupo de Investi-gación en Microelectrónica y Con-trol de la Universidad de Antio-quia.

José Edinson Aedo Cobo. Obtuvoel título de ingeniero electricistapor la Universidad del Valle en1987 y el grado de maestría y dedoctorado por la Escuela Politéc-nica de la Universidad de SaoPaulo-Brasil en 1992 y 2000, res-pectivamente. Actualmente esprofesor del Departamento de In-geniería Electrónica de la Univer-sidad de Antioquia - Colombia ydirige el grupo de investigación deMicroelectrónica y Control en di-cha Universidad. Sus áreas deinterés cubren el diseño de circui-tos integrados de dedicación es-pecífica, arquitecturas de hard-ware para computación móvil einteligencia computacional.

Documents

Estudio cualitativo de arquitecturas orientadas a ... · Los procesadores multimedia de propósito especial tales como el STN8800 de STMicroelectronics, 6 el S3C24A0 de Samsung,7