ELEKTRONIKA PRAKTYCZNA 4/2014 - .R PR 4/2014 19 AVT 5444. W ofercie AVT* AVT-5444 A AVT-5444 B AVT-5444

  • View
    222

  • Download
    0

Embed Size (px)

Text of ELEKTRONIKA PRAKTYCZNA 4/2014 - .R PR 4/2014 19 AVT 5444. W ofercie AVT* AVT-5444 A AVT-5444 B...

19ELEKTRONIKA PRAKTYCZNA 4/2014

Generator DDS

AVT5444

W ofercie AVT*AVT-5444 A AVT-5444 BAVT-5444 C AVT-5444 UKPodstawowe informacje:Napicie zasilania: 5 V DC.Maksymalny prd obcienia: 150 mA.Zakres czstotliwoci wyjciowych:1 Hz40 MHz.Krok regulacji czstotliwoci: 1 Hz.Zakres regulacji amplitudy sinusoidalnegosygnau wyjciowego: 0,15 V0,80 V (opisw tekcie).Krok regulacji amplitudy sinusoidalnegosygnau wyjciowego: 0,05 V.Zakres regulacji wypenienia prostoktnegosygnau wyjciowego: 10...90% (opis w tek-cie)Krok regulacji wypenienia prostoktnegosygnau wyjciowego: 5%.Amplituda prostoktnego sygnau wyjciowe-go: 5,0 V.Impedancja wyjciowa: 50 V.Dodatkowe materiay na FTP:ftp://ep.com.pl, user: 17630, pass: 5fare742wzory pytek PCBProjekty pokrewne na FTP:(wymienione artykuy s w caoci dostpne na FTP)AVT-5418 Cyfrowy generator sygnau prostoktnego (EP 10/2013)AVT-1728 Generator HF z powielaniem czstotliwoci (EP 3/2013)AVT-5155 Generator DDS (EP 10-11/2008)AVT-2869 Generator DDS (EdW 7/2008)AVT-823 Tani generator funkcyjny (EP 9/1999)* Uwaga:Zestawy AVT mog wystpowa w nastpujcych wersjach:AVT xxxx UK to zaprogramowany ukad. Tylko i wycznie. Bez elementw

dodatkowych.AVT xxxx A pytka drukowana PCB (lub pytki drukowane, jeli w opisie

wyranie zaznaczono), bez elementw dodatkowych.AVT xxxx A+ pytka drukowana i zaprogramowany ukad (czyli poczenie

wersji A i wersji UK) bez elementw dodatkowych.AVT xxxx B pytka drukowana (lub pytki) oraz komplet elementw wymienio-

ny w zaczniku pdfAVT xxxx C to nic innego jak zmontowany zestaw B, czyli elementy wluto-

wane w PCB. Naley mie na uwadze, e o ile nie zaznaczonowyranie w opisie, zestaw ten nie ma obudowy ani elementwdodatkowych, ktre nie zostay wymienione w zaczniku pdf

AVT xxxx CD oprogramowanie (nieczsto spotykana wersja, lecz jeli wystpuje,to niezbdne oprogramowanie mona cign, klikajc w linkumieszczony w opisie kitu)

Nie kady zestaw AVT wystpuje we wszystkich wersjach! Kada wersja mazaczony ten sam plik pdf! Podczas skadania zamwienia upewnij si, ktrwersj zamawiasz! (UK, A, A+, B lub C). http://sklep.avt.pl

szych czasach bdzie zastosowanie specja-lizowanego ukadu scalonego, ktry do ge-nerowania przebiegw wyjciowych uywa techniki bezporedniej syntezy cyfrowej DDS (Direct Digital Synthesis). Jest to do prosta w zaoeniach metoda generowania przebiegw okresowych wsposb cakowicie cyfrowy (wzasadzie bez udziau elementw dyskretnych), ktra do tego celu wykorzystu-je pami przechowujc wzorzec przebiegu sinusoidalnego, generator taktujcy sucy do taktowania licznika adresujcego kolejne prbki sygnau oraz przetwornik C/A, ktry przesyany cig prbek zamienia na analogo-wy sygna wyjciowy. Uproszczony schemat blokowy generatora DDS pokazano na rysun-ku1.

W tak nieskomplikowanym ukadzie generatora DDS wejciowy sygna zegaro-wy oczstotliwoci fWE napdza wsposb bezporedni licznik adresowy, ktrego wyj-cia adresuj zkolei pami prbek sygnau wyjciowego. Wartoci kolejnych prbek po-dawane s wejcie przetwornika C/A, ktry zamienia je na wyjciowy sygna analogowy. Sygna ten, po odfiltrowaniu skadowych harmonicznych, ktrych obecno wynika z procesu przetwarzania cyfrowo-analogo-wego, moe by wykorzystany jako nor-malny sygna analogowy. Wukadzie takim czstotliwo wyjciowego sygnau analo-gowego fWY obliczy moemy na podstawie zalenoci:

Generator DDSW praktyce kadego elektronika

wczeniej czy pniej przychodzi taki moment, gdy

nieodzownym wyposaeniem warsztatu staje si generator

sygnaowy. Tak byo i w moim przypadku, cho musz

przyzna, e opieraem si do dugo takiej potrzebie.

Zapewne gwnie z tego powodu, i z reguy zajmuj

si elektronik cyfrow, gdzie mniej lub bardziej skutecznie

mona poradzi sobie bez generatora. Dla przykadu,

mona do realizacji tego zadania wykorzysta wbudowany

w wikszo mikrokontrolerw timer, ktry ma moliwo

generowania przebiegw zegarowych (zwykle tryb CTC).

Jednak rozwizania zastpcze nie sprawdzaj si na dusz

met w zwizku z czym przyszed czas na podjcie

decyzji o zakupie lub budowie prostego generatora.

Rekomendacje: uyteczny przyrzd, ktry przyda si

w niejednym warsztacie domowym lub moe by baz

dla podobnych konstrukcji.

Urzdzenia dostpne w handlu przewanie dysponuj znacznie wiksz funkcjonalno-ci ni jest mi potrzebna na co dzie. Nie chciaem paci za nadmiarowe funkcje, wic zdecydowaem si na samodzielne zbudowanie generatora korzystajc zdostp-nych rozwiza ukadowych.

Zasada dziaania generatora DDSDo szybko okazao si, e jedynym susz-nym rozwizaniem sprztowym w dzisiej-

20 ELEKTRONIKA PRAKTYCZNA 4/2014

PROJEKTY

nazywan sowem przestrajajcym (tunning word) dodajc j do poprzednio wystawionej wartoci adresu. Innymi sowy, akumulator fazy pozwala na automatyczne pomijanie

adresw prbek, ktre nie s wielokrotnoci sowa przestrajajcego, co jak a-two zauway, przeoy si na wykres przebiegu wyj-ciowego sygnau analogo-wego zmieniajc jego cz-stotliwo. W takim razie, dysponujc akumulatorem fazy oduej rozdzielczoci (w ukadach dostpnych

na rynku, minimum kilkadziesit bitw) jak igeneratorem taktujcym oczstotliwoci kil-kudziesiciu MHz, moemy uzyska wyjcio-wy przebieg analogowy, ktrego czstotliwo regulowa bdzie mona zdokadnoci rz-du milihercw. Wtego typu ukadzie czsto-tliwo t moemy wyznaczy wedu wzoru:

fWY = MfWE/2N

gdzie: N jest liczb bitw rejestru akumulatora

fazy, czyli de facto jego rozdzielczoci, M jest wartoci sowa przestrajajcego.

W ukadach tego typu maksymalna, moliwa do uzyskania czstotliwo sygnau wyjciowego rwna jest poowie czstotliwo-ci sygnau generatora taktujcego, za mini-

taktujcego, co niejako niweczy sens budo-wania tego typu ukadu. Aby wyeliminowa niedoskonao takiego ukadu wprowadzo-no rozwizanie, wktrym licznik adresowy zastpiono specjalnym moduem nazywa-nym akumulatorem fazy, dziki czemu po-wsta generator, ktrego pogldowy schemat blokowy pokazano na rysunku 2.

Akumulator fazy, zastosowany w tym rozwizaniu, jest pewn modyfikacj licznika adresowego, ktry wyposaono wmechanizm uwzgldniajcy warto kroku inkrementacji. Akumulator taki zlicza impulsy generatora taktujcego, lecz za kadym razem, gdy wy-stawia na swoim wyjciu now warto adre-su, uwzgldnia specjaln warto liczbow

fWY = fWE/2n

gdzie n jest liczb bitw licznika adresujce-go, czyli de facto jego rozdzielczoci.

atwo zauway, e przedstawiona za-leno znacznie ogranicza funkcjonalno tego typu konstrukcji, gdy trudno jest uzy-ska dokadn, dan czstotliwo prze-biegu wyjciowego bez moliwoci precyzyj-nej regulacji czstotliwoci rda sygnau

Rysunek 1. Pogldowy schemat blokowy najprostszego generatora DDS

Rysunek 2. Pogldowy schemat blokowy generatora DDS zakumulatorem fazy

Rysunek 3. Rozmieszczenie wyprowadze AD9850 Rysunek 4. Sekwencja sygnaw sterujcych aktywujca interfejs szeregowy AD9850

Tabela 1. Opis i znaczenie poszczeglnych wyprowadze ukadu AD9850Numer pinu Oznaczenie Opis

41, 2825 D0D7 Magistrala danych rwnolegego interfejsu sterujcego (D7D0) lub wejcie danych (D7) szeregowego interfejsu sterujcego

5, 24 DGND Masa zasilania cyfrowej czci ukadu6, 23 DVDD Napicie zasilania cyfrowej czci ukadu7 W_CLK Sygna zegarowy interfejsu sterujcego (rwnolegego i szeregowego)8 FQ_UD Sygna sterujcy akumulatora fazy. Rosnce zbocze sygnau na tym wejciu powoduje wczytanie do akumulatora

fazy nowego sowa przestrajajcego (zmian czstotliwoci/fazy sygnau wyjciowego)9 CLKIN Wejcie sygnau taktujcego generator DDS10, 19 AGND Masa zasilania analogowej czci ukadu (przetwornik DAC i komparator)11, 18 AVDD Napicie zasilania analogowej czci ukadu (przetwornik DAC i komparator)12 RSET Wejcie do podczenia rezystora ustalajcego maksymalny prd wyjciowy wbudowanego przetwornika DAC, ktry

to obliczamy wedug wzoru: IOUT=32*(1.248/RSET), przy czym dopuszczalna, maksymalna wartoc tego prdu nie moe przekracza 20mA.

13 QOUTB Komplementarne wyjcie wbudowanego komparatora analogowego14 QOUT Wyjcie wbudowanego komparatora analogowego15 VINN Wejcie odwracajce wbudowanego komparatora analogowego16 VINP Wejcie nieodwracajce wbudowanego komparatora analogowego17 NC Nieuywane20 IOUTB Komplementarne wyjcie prdowe wbudowanego przetwornika DAC21 IOUT Wyjcie prdowe wbudowanego przetwornika DAC22 RESET Wejcie zerowania ukadu AD9850 (stan wysoki na tym wejciu zeruje wszystkie rejestry ukadu AD9850)

21ELEKTRONIKA PRAKTYCZNA 4/2014

Generator DDS

Prosty, rwnolegy i szeregowy interfejs sterujcy.

Szeroki zakres napicia zasilajcego (3.35V).

Tryb o niskim poborze mocy Power--down.Na rysunku 3 przedstawiono wygld

obudowy ukadu AD9850 wraz z rozmiesz-czeniem wyprowadze, za w tabeli 1 umieszczono penione przez nie funkcje.

Ukad AD9850 zatwoci spenia zao-enia budowy prostego generatora DDS cha-rakteryzujc si przy tym niezmiern prosto-t aplikacji. Jako, e jego zasada dziaania jest zgodna zprzedstawion na rysunku2 budo-w generatora DDS z akumulatorem fazy, nie bd powraca do podanych wczeniej informacji, a skupi si na zagadnieniach programowych, charakterystycznych dla tego elementu.

Jak wspomniano, chip AD9850 wypo-saono w dwa interfejsy sterujce zapew-niajce moliwo komunikacji: rwnolegy iszeregowy. Zuwagi na fakt, i sprzg sze-regowy wymaga zaangaowania wycznie 2 wyprowadze mikrokontrolera do nawiza-nia komunikacji (danych wtym przypadku D7 isygnau zegarowego wtym przypadku W_CLK), wanie ten interfejs wybrano jako medium wsppracy ze sterownikiem nad-rzdnym. Aby to jednak byo moliwe, pro-ducent ukadu wymaga zastosowania odpo-wiedniego rozwizania sprztowego: wypro-wadzenia nr 3 i4 ukadu AD9850 (D1 iD0) naley doczy do napicia zasilajcego, za wyprowadzenie nr 2 (D2) do masy, jak rwnie zastosowa naley specjaln sek-wencj sygnaw sterujcych (W