Einsatz undAnwendung von CAE-Entwurfswerkzeugen Oberbergiff ASIC: Anwendungsspezifisch Integrierte Schaltungen

Embed Size (px)

Text of Einsatz undAnwendung von CAE-Entwurfswerkzeugen Oberbergiff ASIC: Anwendungsspezifisch Integrierte...

  • Johann Siegl . Herbert EicheIe

    Einsatz und Anwendung von CAE-Entwurfswerkzeugen

    Slgnalverarbeitung

    ASIC-Chip

  • Mikroelektronik

    BandS

    Herausgeber Prof. Dr. Hermann Mader Prof. Dr, Johann Siegt Dr.dng. Lothar Lerach

    In dieser Reihe sind bisher erschienen:

    Band 1: H. Reichl, Hybridintegration Band 2: Kaiser/Hauptmann/Schäfer: Halbleitertechnologie - Stand und Entwicklungstendenzen Band 3: Auer, Programmierbare Logik-IC Band 5: Ahlers/Waldmann, Mikroelektronische Sensoren Band 6: Auer, PLD-Handbuch Band 7: Fritz, Elektrooptischer Test hochintegrierter CMOS-Schaltungen

  • Prof. Dr. J. Siegl Prof. Dr. H. Eichele

    Hardwareentwicklung mit ASIC Einsatz und Anwendung von CAE-Entwurfswerkzeugen

    Hüthig Buch Verlag Heidelberg

  • Prof. Dr. Johann Siegliehrt an der Georg-Simon-Ohm Fachhochschule, Nürnberg, und ist Leiter des ZAM-Anwenderzentrums, Nürnberg.

    Prof. Dr. Herbert Eichele lehrt an der Georg-Simon-Ohm Fachhochschule, Nürnberg.

    G6:mTj - Gir(~i}n .. ,';,' ~':e~chhoGh~;;~~·~ ~:"

    rJümb8fg l8i ibiioU'j

    ?:ß 20oV{r81-

    CIP-Titelaufnahme der Deutschen Bibliothek

    Hardwareentwicklung mit ASIC : Einsatz und Anwendung von CAE-Entwurfswerkzeugen I J. Siegi; H. Eicheie. - Heidelberg : Hüthig, 1990

    (Mikroelektronik; Bd. 8) ISBN 3-7785-1990-5

    NE: Siegl, Johann; Eicheie, Herbert; GT

    © 1990Hüthig Buch Verlag GmbH Heidelberg Printed in Germany

  • Vorwort

    Die Hardwareentwicklung ist im Umbruch begriffen. Schaltungen wurden bislang und werden auch heute noch vielfach durch Versuchsschaltungen in Standard-Technik aufgebaut. An Einzelmodulen erfolgt deren Verifikation sowie die Optimierung einer durch die Spezifikation vorgegebenen Funktion. Der Fortschritt der Halbleitertechnik und der Mikroelektronik erlaubt es Systemfunktionen auf einem Siliziumplättchen anwendungsspezifisch zu integrieren. Neue Techniken, wie PLD-Design, Gate-Array-Design, Cell-Design, Full-Custom-Design haben sich etabliert. Diese neuen Hardware-Realisierungstechniken werden zusammengefaßt unter dem Oberbergiff ASIC: Anwendungsspezifisch Integrierte Schaltungen.

    Der Entwurf von Systemfunktionen und deren Realisierung als ASIC auf Silizium erfordert eine systematische Entwurfsmethodik. Wegen der Komplexität und aufgrund der relativ hohen Realisierungskosten ist bei integrierten Techniken eine Verifikation und Optimierung von Schaltungsfunktionen durch "Probieren" ausgeschlossen. Ein Design muß sehr gründlich durchdacht (spezifiziert), verifiziert und optimiert werden, bevor es realisiert wird. Moderne Entwurfswerkzeuge auf CAE-Workstations ermöglichen eine systematische Entwurfs- und Verifikationsmethodik.

    Das Ziel dieses Buches ist es, in die systematische Entwurfsmethodik und in die Entwurfsverfahren zur Hardwareentwicklung mit ASIC einzuführen. Dies ist vor allem auch eine Einführung in die dafür entwickelten Entwurfswerkzeuge auf CAE-Workstations. Natürlich müssen die neuen .Möglichkeiten der Hardware- entwicklung schon jetzt in der Ingenieurausbildung berücksichtigt und gelehrt werden. Das vorliegende Werk ist deshalb als Lehr- und Ubungsbuch konzipiert. Es wendet sich an Studierende von hardwareorientierten Studiengängen und an Entwickler in der Praxis, die sich in neue Hardwareentwicklungsmethoden einarbeiten wollen.

    Der gesamte Kurs besteht aus drei Modulen. In Kurs A erfolgt eine systematische Einführung in den Entwurf Anwendungsspezifisch Integrierter Schaltungen. Der Schwerpunkt liegt hier im Systementwurf und in der Einführung in die Entwurfswerkzeuge. Der Kurs B ist ein erster praktischer Vertiefungsteil. Anhand überschaubarer Beispiele werden die heute gängigen Entwurfswerkzeuge geübt bis zur Erstellung einer simulierten Netzliste. In Kurs C, dem zweiten Vertiefungsteil wird ein Projektbeispiel behandelt. Der Entwurf wird aufbereitet bis zur Erstellung eines geometrischen Layouts. Es ist dann auch die Postsimulation unter Berücksichtigung des Layouts möglich. Zum Abschluß wird ein Hardwaretest eines realisierten Bausteins durchgeführt.

  • Die Lehrinhalte der drei Kurse werden in den Kapiteln 1 bis 6 erarbeitet. Die Fragen am Ende eines jeden Kapitels dienen der Erfolgskontrolle, so wie sie in einer mündlichen Prüfung gestellt werden könnten. Das Übungsprogramm ist in Kapitel 7 beschrieben.

    Das Kursprogramm, die Beispiele und der Übungsentwurf in Anhang G wurden mit Förderung der Europäischen Gemeinschaft im Rahmen des COMETI- Programms erstellt, entwickelt und praktisch erprobt; dem Förderträger gilt unser Dank. Im Rahmen zahlreicher Diskussionsrunden erhielten wir wertvolle Anregungen von unseren Projektpartnern Herrn Prof. Dr. Doherty, Queens University, Belfast und Herrn Dr. Anderson, University of Ulster, Nordirland. Dank sagen möchten wir auch dem Verlag für die rasche Umsetzung des Manuskripts in Buchform. Unser Dank gilt ferner Herrn Kollegen Prof. Dr. Bleicher, FH München, für seine Anregungen. Ganz besonders clanken möchten wir Herrn Dipl.-Ing. (FH) Haspel für sein Engagement und für seine Unterstützung bei der Ausarbeitung von Beispielen. Herr Haspel hat sehr viele wertvolle Details zur Einführung in die Entwurfswerkzeuge beigetragen.

    Nürnberg, im Juni 1990

  • Inhaltsverzeichnis ..... Seite

    1.

    2. 2.1 2.2 2.2.1 2.2.2 2.2.3 2.3 2.4 2.5 2.5.1 2.5.2 2.5.3 2.5.4

    3. 3.1 3.2 3.3 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 3.4 3.5 3.5.1 3.5.2 3.5.2.1 3.5.3 3.5.4 3.6 3.6.1 3.6.2 3.6.3 3.6.4 3.6.4.1 3.6.4.2 3.6.4.3 3.6.4.4

    Einführung (Prof. Dr. Siegl) . Literatur zu Kap. 1. . . . . . . . . .

    Zum Systementwurf (Prof. Dr. Siegl) . . . Aufgabenbeschreibung durch ein Pflichtenheft Ansätze zur Entwurfsautomatisierung. . . . Aufgaben und Ziele der Entwurfsautomatisierung Hierarchies Konzept und Funktionsspezifikation von Teilfunktionen . Einige Grundsätze zum Systementwurf . . . . . . . Die Entwurfsebenen und deren Darstellungsarten . . . Logiksynthese von endlichen Zustandsautomaten (FSM) Höhere Abstraktionsebenen von digitalen Funktionen Zur Registertransfer-Beschreibung . . . . . Zur algorithmischen Beschreibung . . . . . Hardwarebeschreibungssprachen . . . . . . Zum Schaltungsentwurf mit CAE-Workstations Literatur zu Kap. 2 . ", . . . . . . . .

    Zur Entwurfsrealisierung (Prof. Dr . Eichele) CMOS-Technologie. . . . . . . . . . CMOS-Gate-Arrays . . . . . . . . . Einflüsse der Technologie auf den Schaltungsentwurf Gatterlaufzeiten . . . . . . . . Einflußgrößen auf die Gatterlaufzeit . . . . . . Zeitabschätzungen . . . . . . . . . . . . . Setup-/Hold-Zeiten. . . . . . . . . . . . Maximale Kippfrequenz I maximale Taktfrequenz. Entwurfsgrundsätze . . . . . . . . Testprobleme integrierter Schaltungen . Einführung . . . . . . . . . . . Physikalische Fehler und Fehlermodelle Fehlermodell auf Gatterebene . . . . Elementare Testkonzepte . . . . . . Testgenerierung . . . . . . Entwurf testbarer Schaltungen. Einführung. . . . Testbarkeitsmaße. . Ad-hoc-Methoden. Scan-Techniken . . Scan-Path-Design. . . . . . . Level-Sesitive-Scan-Design (LSSD) Multiplexer-Scan-Strukturen . Boundary-Scan-Techniken. . . .

    . 1 10

    12 12 16 16 18 24 25 28 44 44 50 51 62 68

    71 71 77 82 82 84 86 88 90 91 96 96 96 97 99

    101 111 111 111 115 120 122 124 125 126

  • 3.7 3.7.1 3.7.2 3.7.3

    4. 4.1 4.2 4.3 4.4

    5. 5.1 5.2 5.3 5.4

    6. 6.1 6.2 6.3 6.4 6.5

    7.

    Selbsttest von Schaltungen (BIST) . . . . . . . . . 131 Testdatengenerierung . . . . . . . . . . . . . . 131 Auswertung der Schaltungsreaktion (pattern compression) 135 Implementierung von BIST. . . . . . . . . 136 Literatur zu Kap. 3 . . . . . . . . . . . 139

    Entwurfswerkzeuge auf CAE-Workstations (Prof. Dr. Siegl) 143 Grafische Schaltplaneingabe . . . . . . . . 146 Schaltungsverifikation durch Simulation. . . . 152 Entwurfswerkzeuge für programmierbare Logikbausteine . 163 Werkzeuge zur Fehlersimulation und Timing-Verifikation 173 Literatur zu Kap. 4 . . . . . . . . . . . . . . 179

    Simulationsmethoden für die Schaltungsverifikation (Prof. Dr. Siegl) 181 Zur Methodik der Circuit-Simulation. 181 Zur Methodik der Logiksimulation . 199 Mixed-Mode-Simulation . . 203 Strukturabhängige Simulation. . . 204 Literatur zu Kap. 5 . . . . . . 208

    Werkzeuge zur Layouterstellung (Prof. Dr. Eichele) 210 Floorplanning und Plazierung. . . . . . . . . 210 Verdrahtung . . . . . . . . . . . . . . . 215 Vorbereitung des Gate-Array Layouts auf Mentor Graphics Workst. 219 Durchführung und Backannotation auf Mentor Graphics Workstations 221 Ubergabe der Datenbasis an Halbleiterhersteller . 223 Literatur zu Kap. 6 224

    Übungsprogramm . 226

    Anhang:

    A

    B

    C

    D

    E

    F

    G

    Einführung in CAE-Workstations .

    Schaltplaneingabe mit NETED und SYMED .

    Logiksimulation mit QUICKSIM

    Circuit-Simulation mit MSPICE

    Fehlersimulation mit QUICKFAULT.

    Erstellung eines Gate-Array-Layouts mit AUTOGATE

    Entwicklungsschritte für Gate-Array-Design mit Beispiel.

    234

    239

    254

    260

    265

    268

    281

  • 1. Einführung

    Die Mikroelektronik weist eine sehr stürmische Entwicklung auf. Am Anfang der Elektronikentwicklung stand die Röhre als Verstärkerelement. Wegen des relativ voluminösen Aufbaus hatten damit bestückte Elektronikgeräte meist weniger als 10 Verstärker:elemente. Seit der Erfindung des Transistors 1948 und insbesondere nach Einführung des integrierbaren planaren Transistors etwa im Jahre 1960 ist die Komplexität elektronischer Systeme eb