1

DEZVOLTAREA APLICATIILOR CUMICROCONTROLERUL XMC 4500

DESCRIEREA ARHITECTURII SI A MEDIULUI INTEGRAT DEDEZVOLTARE DAVE

Desfasurarea lucrarii

1. Studiul arhitecturii familiei de microcontrolere XMC 4500 si arhitecturii placii dedezvoltare RELAX 4500

2. Modul de creare a unui proiect nou in DAVE. Exemplu de proiect simplu pentruporturile de intrare-iesire

3. Studiul programului exemplificat (organigrama generala, utilizarea intreruperilor,modul de programare a porturilor IO, analiza programului)

4. Executia pas cu pas si depanarea programului (stabilirea configuratiei pentrudepanator, lansarea depanatorului si vizualizarea resurselor programului)

5. Modificarea programului (alte functionalitati)

Teme

1. Prin studierea schemelor electrice, sa se verifice corespondenta dintre butoane siLED-uri si porturile IO asociate.

2. Pentru toate porturile IO, sa se verifice modul de configurare.3. Sa se realizeze un program care implementeaza o telecomanda cu urmatoarele

specificatii:- apasarea butonului Button 2 – comuta intre modul de lucru: TV sau DVD- LED-ul LED 2 – stins semnifica mod de lucru TV si aprins semnifica mod de

lucru DVD- pe LED-ul LED 1 se transmite comanda – 3 pulsuri daca se comanda TV si 5

pulsuri daca se comanda DVD. Durata pulsurilor este de 0.5 sec cu pauza intrepulsuri de 1 sec.

2

Arhitectura microcontrolelor XMC4500

Familia de microcontrolere XMC 4500 combina functionalitatea procesorului ARMCortex-M4 cu periferice si memorie in acelasi chip si are urmatoarele facilitati:

Subsistemul CPU

1. Nucleul procesorului- processor ARM Cortex-M4 pe 32 de biti- set de instructiuni pe 16 sau 32 de biti- instructiuni DSP/MAC- timer de sistem pentru suport de sistem de operare

2. Unitate de virgula mobila3. Unitate de protectie a memoriei4. Controler de intreruperi inlantuite5. Doua blocuri de transfer DMA6. Unitate de cerere a evenimentelor (pentru servicii interne sau externe)7. Bloc de detectie a erorilor multiple (CRC)

Memorii on chip

- 16 ko ROM (boot)- 64 ko memorie de program de mare viteza- 64 ko memorie de date de mare viteza- 32 ko memorie de mare viteza pentru comunicatie- 1024 ko memorie flash cu 4 ko memorie cache

Dispozitive periferice pentru comunicatie

- modul Ethernet 10/100 Mbit- modul USB- interfata CAN (Controller Area Network)- 6 interfete seriale (configurabile in diferite standarde seriale)- interfata pentru comunicarea om-masina (LED si touch)- interfata pentru carduri de memorie externa (SD si SDMMC)- bus extern pentru conectarea unor memorii externe

Periferice pentru semnale analogice

- 4 convertoare ADC pe 12 biti cu cite 8 canale fiecare- Demodulator Sigma Delta cu 4 canale- 1 convertor DAC pe 12 biti cu 2 canale

Periferice pentru control industrial

- 2 unitati de captura si comparare pentru controlul motoarelor

3

- 4 unitati de captura si comparare folosite ca timere de uz general- 2 interfete de determinare a pozitiei- timer de tip watchdog- senzori de temperature- ceas de timp real- unitate de control a sistemului

Linii de intrare – iesire

- modul pentru porturi programabile- adresabilitate pe bit- intrari tri-state- interfata de test JTAG (Joint Test Action Group)- suport pentru depanare

Figura 1 ilustreaza blocurile functionale si modul lor de conectare pentru un sistem cuXMC 4500.

Figura 1.

4

SCU – System Control UnitRTC – Real Time ClockWDT – WatchdogFCE – Flexible CRC EngineGPDMA – General Purpose DMAUSB OTG – Universal Serial Bus On The GoPMU – Protected Memory UnitPSRAM – Program SRAMDSRAM – Data SRAMEBU – External Bus UnitDSD – Delta Sigma DemodulatorPOSIF – Position InterfaceCCU – Capture Compare UnitLEDTS – LED and Touch Sense (Control Unit)PORTS – porturi IODAC – convertor digital analogicPBA – Peripheral Bridge AHB to AHB (Advanced High-performance Bus)ERU – Event Request UnitVADC – Versatile ADC (convertor analog digital)USIC – Universal Serial Interface ChannelCAN – Controller Area Network

Arhitectura procesorului ARM Cortex-M4

Caracteristici principale:

- arhitectura Harvard- pipe-line cu 3 stagii- set de instructiuni eficient - prelucrari in virgula fixa intr-un singur ciclu, operatii

SIMD (Single Instruction Multiply Data) de inmultire si inmultire cu acumulare,logica de saturare si operatii de impartire hardware

- set de instructioni simplificat si comprimat (Thumb) pentru cresterea densitatiicodului si a vitezei

- densitate mare a codului- controler de intreruperi configurabil (64 de intreruperi)- mod sleep

Blocurile functionale ale procesorului ARM Cortex-M4 sint prezentate in figura 2:

- Nucleul procesorului (Processor Core)- Unitatea de virgula mobila (Floating Point Unit)- Controlerul de intreruperi (Nested Vectored Interrupt Controler)- Unitatea de protectie a memoriei (Memory Protection Unit)

5

Figura 2

Modelul de programare

Exista urmatoarele moduri de lucru ale procesorului ARM – Cortex M4:

- modul thread – in care se executa un program de aplicatie. In acest mod se intraimediat dupa reset

- modul handler – se trateaza exceptii. Dupa tratarea unei exceptii se revine inmodul thread.

Programele se executa pe doua niveluri de privilegiere astfel:

- modul neprivilegiat (programele nu pot executa anumite instructiuni de acces laregistre speciale, nu se poate folosi timer-ul de sistem si blocul de control alsistemului, pot avea acces restrictionat la memorie)

- modul privilegiat (se intra pe acest nivel din modul thread daca actualizeazaadecvat un registru de control; modul hanller este intotdeauna pe nivelulprivilegiat)

6

Registrele procesorului

Toate registrele sint prezentate in figura 3.

Figura 3.

Se impart in registre de date (generale) pe 32 de biti , pentru controlul programului si alstivei si registre speciale.Registrele speciale indica starea procesorului dupa cum urmeaza:

PSR - Program Status RegisterASPR - Application Program StatusIPSR - Interrupt Program StatusEPSR - Execution Program StatusPRIMASK - Priority Mask Register onFAULTMASK - Fault Mask RegisterBASEPRI - Base Priority Mask RegisterCONTROL - CONTROL register

7

Modelul de memorie

Harta memoriei este ilustrata in figura 4.

Exista zone de memorie rezervate pentru cod, datesi dispozitive de intrare – iesire. Prin modul deprogramare al blocului MPU fiecare zona dememorie poate avea attribute specifice:

- Normal – se pot re-ordona accesele lamemorie pentru cresterea eficientei sauexecuta citiri speculative din memorie

- Device – se conserva ordinea acceselor lamemorie, relativ la alte accese de tipDevice sau Strongly-ordered

- Strongly-ordered – se conserva ordineaacceselor la memorie, relativ la toatetipurile de acces

- Execute Never – nu se pot accesainstructiuni

.

Figura 4.

Porturile de intrare – iesire

Exista 16 porturi de intrare – iesire, PCn (n=0-15) cu structura prezentata in figura 5 . Instructura unui port IO se observa driverele de intrare si iesire (sectiunea pad) si sectiuneade configurare pe biti (slice). In modul normal, o intrare este citita pe pinul Pn_IN iar oiesire este generata pe pinul Pn_OUT. In modul alternativ, se pot conecta direct semnalede la dispositive periferice cu portul PCn.

8

Figura 5.

Atunci cind un port este configurat ca intrare/iesire trebuie scrise urmatoarele registre:

Registrele Pn_IOCR0, Pn_IOCR4, Pn_IOCR8 si Pn_IOCR12 – configureaza bitii 0-3,4-7, 8-11 si respectiv 12-15 ai portului Pn astfel (reprezentare pentru Pn_IOCR0,celelelte registre sint similare, astfel PCx cu x = 0-3 pentru Pn_IOCR0, x = 4-7 pentruPn_IOCR4, x = 8-11 pentru Pn_IOCR8 si x = 12-15 pentru Pn_IOCR12) ca in figura6.

9

Figura 6 .

Registrele Pn_PDR0/1 ofera posibilitatea de a selecta viteza de variatie a iesirii (slewrate) si curentul de iesire (driver strength) pentru pinii configurati ca iesire.

Registrul Pn_PDR0 are urmatoarea configuratie (figura 7):

10

Figura 7

Registrul Pn_PDR1 are urmatoarea configuratie (figura 8):

Figura 8

In descrierile de mai sus PDi (i = 0-15) reprezinta bitii de configurare pentru pinul i alportului Pn.

Selectia modului de lucru pentru sectiunea pad este data de figura 9:

Figura 9

11

Registrul Pn_OMR modifica iesirea si are urmatoarea configuratie (figura 10):

Figura 10

Registrul Pn_PPS valideaza starea pinilor portului Pn in modul power save astfel (figura11):

Figura 11

Starea pinilor in modul power save este data in conformitate cu configurarea stabilita deregistrul Pn_IOCR astfel (figura 12)

12

Figura 12

Intrarea este citita in registrul Pn_IN si iesirea este scrisa in registrul Pn_OUT.

Registrul Pn_HWSEL asociaza pinii porturilor Pn cu semnale externe (pe modulalternativ) ca in figura 13:

Figura 13

13

Placa de evaluare RELAX 4500Schema bloc a placii de dezvoltare Relax 4500 este prezentata in figura 14.Este constituita din urmatoarele blocuri functionale:

- Microcontrolerul XMC 4500- Blocul de depanare (construit cu un al doile microcontroller XMC 4500 si cu

interfata USB)- Interfata Ethernet- Doua conectoare de 40 de pini (pentru conectare cu alte echipamente)- Sursa de alimentare- Doua butoane (conectate pe portul P1 bitii 14 si 15) si doua LED-uri (conectate pe

portul P1 bitii 1 si 0) pentru utilizator- Interfata USB-

Figura 14.

Schemele electrice ale placii Relax 4500 sint ilustrate in anexa.

14

Crearea unui program cu ajutorul mediului de dezvoltareDAVE

1. Se selecteaza File->New->Project

2. Se alege Infineon->DAVE Project

15

3. Se scrie numele proiectului si se alege Easy Start Project

4. Se alege tipul de microcontroler (XMC 4500 series - F100x1024) si se incheieprocedura de creare a unui proiect cu butonul Finish.

16

Trecerea de la o etapa la alta se realizeaza cu butonul Next. Se poat ereveni la o etapaanterioara cu butonul Back.

Se deschide fereasta cu codul programului, EasyMain.c.

Se genereaza codul executabil cu comanda Build.

Programul EasyStart citeste butoanele BUTTONi si aprinde LED-urile LEDi (i = 1,2),de pe placa Relax 4500, conform grafului din figura 15.

Figura 15.

Expirarea de timp de T = 1 secunda este realizata cu ajutorul unui contor care seincrementeaza la fiecare intrerupere generata de ceasul de sistem la fiecare 10 ms.

17

Codul programului este :

/* SFR declarations of the selected device */#include <XMC4500.h>#include "GPIO.h"

void SysTick_Handler(void);

typedef enum { OFF = 0, ON = 1} state_t ;state_t led1_state = ON;state_t led2_state = ON;

int main(void) {/* Initialize LED1 */P1_1_set_mode(OUTPUT_PP_GP);P1_1_set_driver_strength(STRONG);

/* Initialize LED2 */P1_0_set_mode(OUTPUT_PP_GP);P1_0_set_driver_strength(STRONG);

/* Initialize BUTTON1 */P1_14_set_mode(INPUT);

/* Initialize BUTTON2 */P1_15_set_mode(INPUT);

/* fSYS=fCPU at 120MHz *//* Systick every 120000 cycles = 10ms */1if(SysTick_Config(SystemCoreClock2 / 100UL) == 0){

/* Loop forever */for(;;) {}

}else{

asm("BKPT 255");}

}

1 Oscilatorul este pe 12 MHz (vezi schemele electrice). Frecventa CPU este obtinuta prin multiplicareafrecventei oscilatorului cu 10, iar intreruperile de system (SysTick) sint generate la frecventa oscilatorului.

Perioada intreruperilor de sistem este610.12

1T .

Rezulta ca 12000 de ciclii au o durata de msTT 10sec1010.1210.12.120000 2

6

4

1

2 SystemCoreClock este initializata cu 12000000

18

void SysTick_Handler(void) {static uint32_t ticks = 0UL;static state_t button1_state = OFF;static state_t button2_state = OFF;

ticks++;

/* Read BUTTON1, update state if pressed */if(P1_14_read() == 0UL){

button1_state = ON;}else{

if(button1_state == ON){if(led1_state == ON){

led1_state = OFF;}else{

led1_state = ON;}

}button1_state = OFF;

}

/* Read BUTTON2, update state if pressed */if(P1_15_read() == 0UL){

button2_state = ON;}else{

if(button2_state == ON){if(led2_state == ON){

led2_state = OFF;}else{

led2_state = ON;}

}button2_state = OFF;

}/* Toggle every 1s */if(ticks == 100UL){

if(led1_state == ON){/* Toggle LED1 */P1_1_toggle();

}

if(led2_state == ON){/* Toggle LED2 */P1_0_toggle();

}ticks = 0UL;

}}

19

Exemplu de programare a unui port de intrare (P1 bitul 14, intrare)

__STATIC_INLINE void P1_14_set_mode(uint8_t mode){ PORT1->IOCR12 &= ~0x00f80000UL; PORT1->IOCR12 |= mode << 16;}

__STATIC_INLINE void P1_14_set_driver_strength(uint8_t strength){PORT1->PDR1 &= ~0x07000000UL;

PORT1->PDR1 |= strength << 24;}

__STATIC_INLINE void P1_14_set_hwsel(uint32_t config){ PORT1->HWSEL &= ~0x30000000UL; PORT1->HWSEL |= config << 28;}

__STATIC_INLINE void P1_14_set(void){PORT1->OMR = 0x00004000UL;

}

__STATIC_INLINE void P1_14_reset(void){ PORT1->OMR = 0x40000000UL;}

__STATIC_INLINE void P1_14_toggle(void){ PORT1->OMR = 0x40004000UL;}

__STATIC_INLINE uint32_t P1_14_read(void){ return(PORT1->IN & 0x00004000UL);}

__STATIC_INLINE void P1_15_set_mode(uint8_t mode){ PORT1->IOCR12 &= ~0xf8000000UL; PORT1->IOCR12 |= mode << 24;}

__STATIC_INLINE void P1_15_set_driver_strength(uint8_t strength){PORT1->PDR1 &= ~0x70000000UL;

PORT1->PDR1 |= strength << 28;}

__STATIC_INLINE void P1_15_set_hwsel(uint32_t config){ PORT1->HWSEL &= ~0xc0000000UL; PORT1->HWSEL |= config << 30;}

__STATIC_INLINE void P1_15_set(void){PORT1->OMR = 0x00008000UL;

}

20

__STATIC_INLINE void P1_15_reset(void){PORT1->OMR = 0x80000000UL;

}

__STATIC_INLINE void P1_15_toggle(void){ PORT1->OMR = 0x80008000UL;}

__STATIC_INLINE uint32_t P1_15_read(void){ return(PORT1->IN & 0x00008000UL);}

Exemplu de programare a unui port de iesire (P1 bitul 0, iesire)

__STATIC_INLINE void P1_0_set_mode(uint8_t mode){ PORT1->IOCR0 &= ~0x000000f8UL; PORT1->IOCR0 |= mode << 0;}

__STATIC_INLINE void P1_0_set_driver_strength(uint8_t strength){PORT1->PDR0 &= ~0x00000007UL;

PORT1->PDR0 |= strength << 0;}

__STATIC_INLINE void P1_0_set_hwsel(uint32_t config){ PORT1->HWSEL &= ~0x00000003UL; PORT1->HWSEL |= config << 0;}

__STATIC_INLINE void P1_0_set(void){PORT1->OMR = 0x00000001UL;

}

__STATIC_INLINE void P1_0_reset(void){ PORT1->OMR = 0x00010000UL;}

__STATIC_INLINE void P1_0_toggle(void){ PORT1->OMR = 0x00010001UL;}

__STATIC_INLINE uint32_t P1_0_read(void){ return(PORT1->IN & 0x00000001UL);}

21

Depanarea programlui

Se alege o configuratie pentru depanator. Se apasa butoanele Apply si Close, pentru afinaliza alegerea.

Se lanseaza sesiunea de depanare.

22

Se ruleaza programul pas cu pas si se vizualizeaza resursele.

XMC4500 Relax Kit-V1 XMC4500 Relax Lite Kit-V1

AGND

AGND

10uF/10V

10uF/10V

100nF

100nF

100nF

100nF

100nF

100nF

100nF

100nF

10uF/10V

15pF

15pF

10

0n

F

10

0n

F

10

nF

10

0n

F

10

0n

F

ES

D8

V0

L2

B-0

3L

BA

T6

0A

BA

T5

4-0

2V

GN

D

GN

D

GN

DG

ND

GN

DG

ND

GN

DG

ND

GN

D

GN

DG

ND

GN

DG

ND

GN

D

GN

DG

ND

GN

D

GN

D

GN

D

GN

D

GN

D

GN

D

XM

C4

50

0_

LQ

FP

10

0

BL

M1

8P

G6

00

BLM18PG600

BLM18PG600

LED-RT/D/0603LED-RT/D/0603

12

MH

Z/S

/3.2

X2

.5

10k/0402680R680R

10k10k

33

R3

3R

51

0R

TM

PS

2-S

MD

TM

PS

2-S

MD

TM

PS

2-S

MD

VDD5

VDD5

VDD3.3

VDD3.3

VDD5

VDD5

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD5

VDD3.3VDD3.3

VDD3.3

VDD3.3

VDD3.3

2x2

02

*20

ZX62-AB-5PA

FT

SH

-10

5-0

1-F

-D-K

XM

C4

50

0-F

10

0x1

02

4

P0.[0..15],P

1.[0..15],P

2.[0..15],P

3.[0..15],P

4.[0..7],P

5.[0..11],P

6.[0..6],P

14.[0..15],P

15.[2..15],H

IB_IO

_0,H

IB_IO

_1

DB

GP

RE

S#

ET

H_

CL

KE

TH

_C

RS

ET

H_

MD

C

ET

H_

MD

IO

ET

H_

RX

D0

ET

H_

RX

D1

ET

H_

RX

ER

ET

H_

TX

D0

ET

H_

TX

D1

ET

H_

TX

EN

HIB

_IO

_0

HIB

_IO

_0

HIB

_IO

_1

HIB

_IO

_1

MM

C_

CL

KM

MC

_C

MD

MM

C_

DA

T0

MM

C_D

AT

1M

MC

_D

AT

2

MM

C_

DA

T3

P0.0

P0

.0

P0.1

P0

.1

P0.2

P0

.2

P0.3

P0

.3

P0.4

P0

.4

P0.5

P0

.5

P0.6

P0

.6

P0.7

P0

.7

P0

.7

P0.8

P0

.8

P0.9

P0

.9

P0.1

0

P0

.10

P0.1

1

P0

.11

P0.1

2

P0

.12

P1.0

P1

.0

P1.0

P1.1

P1

.1

P1.1

P1.2

P1

.2

P1.3

P1

.3

P1.4

P1

.4P

1.5

P1

.5

P1.8

P1

.8P

1.9

P1

.9

P1.1

0

P1

.10

P1.1

1

P1

.11

P1.1

2

P1

.12

P1.1

3

P1

.13

P1.1

4

P1

.14

P1

.14

P1.1

5

P1

.15

P1

.15

P2

.1

P2

.1

P2

.1

P2

.6

P2

.6

P2

.10

P2

.10

P2

.14

P2

.14

P2

.15

P2

.15

P3

.0

P3

.0

P3

.1

P3

.1

P3

.2

P3

.2

P3

.3

P3

.3

P3

.4

P3

.4

P5

.0

P5

.0

P5

.1

P5

.1

P5

.2

P5

.2

P5

.7

P5

.7

P14.0

P1

4.0

P14.1

P1

4.1

P14.2

P1

4.2

P14.3

P1

4.3

P14.4

P1

4.4

P14.5

P1

4.5

P14.6

P1

4.6

P14.7

P1

4.7

P14.8

P1

4.8

P14.9

P1

4.9

P14.1

2

P1

4.1

2

P14.1

3

P1

4.1

3

P14.1

4

P1

4.1

4

P14.1

5

P1

4.1

5

P1

5.2

P1

5.2

P1

5.3

P1

5.3

RE

SE

T#

RE

SE

T#

RE

SE

T#

RE

SE

T#

RT

C1

RT

C2

TC

K

TC

K

TM

ST

MS

US

B_D

MU

SB

_D

P

VA

RE

F

VA

RE

F

VD

DA

VD

DC

AD

J_

1A

DJ_

2A

DJ_

3

C1

C2

C3

C4

C5

C6

C7

C8

C9

C10

C11

C12

C13

C1

6

C1

7

C2

0

C2

4

C2

5

1

23

D1

AC

D2

21

D3

EP

AD

EX

P

HIB

_IO

_0

14

HIB

_IO

_1

13

P0

.02

P0

.11

P0

.21

00

P0

.39

9P

0.4

98

P0

.59

7P

0.6

96

P0

.78

9P

0.8

88

P0

.94

P0

.10

3P

0.1

19

5P

0.1

29

4

P1

.07

9P

1.1

78

P1

.27

7P

1.3

76

P1

.47

5P

1.5

74

P1

.68

3P

1.7

82

P1

.88

1P

1.9

80

P1

.10

73

P1

.11

72

P1

.12

71

P1

.13

70

P1

.14

69

P1

.15

68

P2

.05

2P

2.1

51

P2

.25

0P

2.3

49

P2

.44

8P

2.5

47

P2

.65

4P

2.7

53

P2

.84

6P

2.9

45

P2

.10

44

P2

.14

41

P2

.15

40

P3

.07

P3

.16

P3

.25

P3

.39

3P

3.4

92

P3

.59

1P

3.6

90

P4

.08

5

P4

.18

4

P5

.05

8P

5.1

57

P5

.25

6P

5.7

55

P1

4.0

31

P1

4.1

30

P1

4.2

29

P1

4.3

28

P1

4.4

27

P1

4.5

26

P1

4.6

25

P1

4.7

24

P1

4.8

37

P1

4.9

36

P1

4.1

22

3P

14.1

32

2P

14.1

42

1P

14.1

52

0

P1

5.2

19

P1

5.3

18

P1

5.8

39

P1

5.9

38

PO

RS

T#

65

RT

C_

XT

AL

_1

15

RT

C_

XT

AL

_2

16

TC

K6

7

TM

S6

6

US

B_D

+9

US

B_D

-8

VA

GN

D3

2V

AR

EF

33

VB

AT

17

VB

US

10

VD

DA

35

VD

DC

12

VD

DC

14

2V

DD

C2

64

VD

DC

38

6

VD

DP

11

VD

DP

14

3V

DD

P2

60

VD

DP

38

7

VS

S5

9

VS

SA

34

VS

SO

63

XT

AL1

61

XT

AL2

62

IC1

L1

L2

L3

LED1LED2

Q1

R1R3R4

R5R6

R1

0R

11

R1

2

PP

1S S

1

SW

1

PP

1S S

1

SW

2

PP

1S S

1

SW

3

12

34

56

78

91

01

11

21

31

41

51

61

71

81

92

02

12

22

32

42

52

62

72

82

93

03

13

23

33

43

53

63

73

83

94

0

X1

12

34

56

78

910

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

X2

1 2 3 4 5

12

34

56

78

91

0

X5

X3

D1

D2

A B C D E

12

34

56

78

A B C D E

12

34

56

78

XM

C4

50

0_

Re

lax

-V1

25

.10

.20

12

13

:02

:04

1/2

Sh

ee

t:

Le

ga

l D

iscla

ime

r

The info

rmation g

iven in this

docum

ent shall

in n

o e

vent be r

egard

ed a

s a

guara

nte

e o

f conditio

ns o

r

chara

cte

ristics. W

ith r

espect to

any e

xam

ple

s o

r hin

ts g

iven h

ere

in, any typic

al valu

es s

tate

d h

ere

in a

nd/o

r any

info

rmation r

egard

ing the a

pplic

ation o

f th

e d

evic

e, In

fineon T

echnolo

gie

s h

ere

by d

iscla

ims a

ny a

nd a

ll w

arr

anties

and lia

bili

ties o

f any k

ind, in

clu

din

g w

ithout lim

itation, w

arr

anties o

f non-infr

ingem

ent of in

telle

ctu

al pro

pert

y r

ights

of any third p

art

y.

US

B

Su

pp

ly

An

alo

g

Dig

ita

l

Hib

ern

ate

/RT

C

XM

C4

50

0 R

ela

x/R

ela

x L

ite

Kit

V1

/ 2

5.1

0.2

01

2

LED2LED1

BU

TT

ON

2

BU

TT

ON

1

US

B C

on

ne

cto

r

Re

se

t

Bu

tto

ns &

LE

Ds

Co

rte

x D

eb

ug

XMC4500 Relax and XMC4500 Relax Lite

2mA LED2mA LED

TD

O/S

WO

TD

I

CPU, Pin Headers, Buttons, LEDs, Reset

XMC4500 Relax Kit-V1 XMC4500 Relax Lite Kit-V1

15pF

15pF

100nF

15pF

15pF

100nF

100nF

10uF/10V

10uF/10V

100nF

100nF

10uF/10V

10uF/10V

22uF/10V

100nF22uF/10V

100nF

22uF/10V

100nF

22pF

22pF

100nF

100nF10uF/10V

10

0n

F

ES

D8

V0

L2

B-0

3L

BAT60A

BAT54-02V

BA

T5

4-0

2V

GN

D

GN

D

GN

DG

ND

GN

DG

ND

GN

D

GN

D

GN

D

GN

D

GN

DG

ND

GN

D

GN

DG

ND

GN

D

GN

DG

ND

GN

DG

ND

GN

DG

ND

GN

DG

ND

GN

DG

ND

GN

DG

ND

XM

C4

50

0_

LQ

FP

10

0

IFX

11

17

ME

V3

3

S2

5F

L0

32

P0

XM

FI0

1

BL

M1

8P

G6

00

BLM18PG600

BL

M1

8P

G6

00

LED-GN/D/0603

LED-GN/D/0603

32

.76

8K

Hz

12

MH

Z/S

/3.2

X2

.5

25

MH

z/5

0p

pm

10k

680R

33

R/0

40

23

3R

/04

02

51

0R

/06

03

10

0R

10k

680R/0603

1k

120R

1k

6k49

no

ass./

0R

120R

10k

10k

10k

10k

10k

10k

10k

10k

VDD3.3

VDD3.3

VDD5

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD3.3

VDD5

ZX62-AB-5PA

no

ass.

Wü

rth

74

99

01

02

11

A

3M

_2

90

8-0

5W

B

XM

C4

50

0-F

10

0x1

02

4

CS

CS

DB

GP

RE

S#

DE

BU

G_LE

D

ET

H_C

LK

ET

H_C

RS

ET

H_M

DC

ET

H_M

DIO

ET

H_R

XD

0E

TH

_R

XD

1E

TH

_R

XE

R

ET

H_T

XD

0E

TH

_T

XD

1

ET

H_T

XE

N

MM

C_

CL

K

MM

C_

CM

D

MM

C_

DA

T0

MM

C_

DA

T1

MM

C_

DA

T2

MM

C_

DA

T3

P0

.0

P0

.0

P0

.1

P0

.1

P0

.7

P1.2

P1.3

P1.4

P1.5

P1.8

P1.1

0

P2

.1

P2

.1

P2

.1

P2

.10

P3.1

RE

SE

T#

RE

SE

T#

RE

SE

T#

RT

C1

RT

C2

TC

K

TC

K

TC

K

TM

S

TM

S

WT

CK

WT

MS

C14

C15

C19

C100

C101

C102

C103

C104

C105

C106

C108

C109

C110

C200

C201

C202

C203

C204

C205

C206

C207

C208

C209

C210

C4

00

1

23

D1

01

ACD102

21D200

21

D2

01

EP

AD

EX

P

HIB

_IO

_0

14

HIB

_IO

_1

13

P0.0

2P

0.1

1P

0.2

10

0P

0.3

99

P0.4

98

P0.5

97

P0.6

96

P0.7

89

P0.8

88

P0.9

4P

0.1

03

P0

.11

95

P0

.12

94

P1.0

79

P1.1

78

P1.2

77

P1.3

76

P1.4

75

P1.5

74

P1.6

83

P1.7

82

P1.8

81

P1.9

80

P1

.10

73

P1

.11

72

P1

.12

71

P1

.13

70

P1

.14

69

P1

.15

68

P2

.052

P2

.151

P2

.250

P2

.349

P2

.448

P2

.547

P2

.654

P2

.753

P2

.846

P2

.945

P2

.10

44

P2

.14

41

P2

.15

40

P3

.07

P3

.16

P3

.25

P3

.393

P3

.492

P3

.591

P3

.690

P4

.085

P4

.184

P5

.058

P5

.157

P5

.256

P5

.755

P1

4.0

31

P1

4.1

30

P1

4.2

29

P1

4.3

28

P1

4.4

27

P1

4.5

26

P1

4.6

25

P1

4.7

24

P1

4.8

37

P1

4.9

36

P1

4.1

22

3P

14

.13

22

P1

4.1

42

1P

14

.15

20

P1

5.2

19

P1

5.3

18

P1

5.8

39

P1

5.9

38

PO

RS

T#

65

RT

C_

XT

AL

_1

15

RT

C_

XT

AL

_2

16

TC

K67

TM

S66

US

B_

D+

9U

SB

_D

-8

VA

GN

D32

VA

RE

F33

VB

AT

17

VB

US

10

VD

DA

35

VD

DC

12

VD

DC

14

2V

DD

C2

64

VD

DC

38

6

VD

DP

11

VD

DP

14

3V

DD

P2

60

VD

DP

38

7

VS

S59

VS

SA

34

VS

SO

63

XT

AL

161

XT

AL

262

IC1

00

ADJ1

IN3

OU

T1

2

OU

T2

4

IC1

01

CR

S_

DV

15

GN

D2

2

INT

RP

18

LE

D0

23

MD

C1

1

MD

IO1

0

P_G

ND

EX

P

RE

F_

CL

K1

6

RE

XT

9

RS

T#

24

RX

D0

13

RX

D1

12

RX

ER

17

RX

M3

RX

P4

TX

D0

20

TX

D1

21

TX

EN

19

TX

M5

TX

P6

VD

DA

_3

.32

VD

DIO

14

VD

D_

1.2

1

XI

8

XO

7

CL

K6

CS

#1

DI

5

DO

2

GN

D4

HO

LD

#7

VC

C8

WP

#3

IC4

00

12

34

56

78

JP

50

0

12

34

56

78

JP

50

1

L1

00

L200

L2

01

LED100

LED101

Q2

Q1

00

Q2

00

R7

R100

R1

01

R1

02

R1

03

R1

04

R105

R106

R200

R201

R203

R204

R2

06

R207

R300

R301

R302

R303

R304

R400

R401

R402

1 2 3 4 5

X1

00

C

1234

X1

01

CG

8

CT

R5

CT

T4

LA

9

LC

10

NC

7

RA

12

RC

11

RD

+3

RD

-6

S1

S1

S2

S2

TD

+1

TD

-2

X2

00

CL

K/S

CK

5

CM

D/M

OS

I3

DA

T0

/MIS

O7

DA

T1

8

DA

T2

1

DA

T3

/CS

_N

2

GN

D6

S1

S1

S2

S2

S3

S3

S4

S4

VD

D4

X3

00

IC200

KS

Z8031R

NL

D1

D2

A B C D E

12

34

56

78

A B C D E

12

34

56

78

XM

C4

50

0_

Re

lax

-V1

25.1

0.2

01

2 1

3:0

2:0

4

2/2

Sh

ee

t:

Le

ga

l D

iscla

ime

r

The info

rmation g

iven in this

docum

ent shall

in n

o e

vent be r

egard

ed a

s a

guara

nte

e o

f conditio

ns o

r

chara

cte

ristics. W

ith r

espect to

any e

xam

ple

s o

r hin

ts g

iven h

ere

in, any typic

al valu

es s

tate

d h

ere

in a

nd/o

r any

info

rmation r

egard

ing the a

pplic

ation o

f th

e d

evic

e, In

fineon T

echnolo

gie

s h

ere

by d

iscla

ims a

ny a

nd a

ll w

arr

anties

and lia

bili

ties o

f any k

ind, in

clu

din

g w

ithout lim

itation, w

arr

anties o

f non-infr

ingem

ent of in

telle

ctu

al pro

pert

y r

ights

of any third p

art

y.

US

B

Su

pp

ly

An

alo

g

Dig

ita

l

Hib

ern

ate

/RT

C

(IO

0)

(IO

1)

(IO

3)

(IO

2)

RJ4

5

XM

C4

50

0 R

ela

x/R

ela

x L

ite

Kit

Debug

Mic

ro S

D-C

ard

qS

PI

Fla

sh

Po

we

r

V1

/ 2

5.1

0.2

01

2

RT

C C

rysta

l

On

-bo

ard

De

bu

gg

er

Eth

ern

et

De

bu

g C

on

ne

cto

r

Power

Re

lax K

it o

nly

Re

lax K

it o

nly

Re

lax K

it o

nly

Re

lax K

it o

nly

SW

V

TD

I

TM

S

TC

K

TD

O

4 TH-Pads

2mA LED

IC1

00

_R

XD

IC1

00

_T

XD

2.54mm pitch

On-board Debugger, Power Supply, Ethernet, Quad-SPI Memory, SD Card Slot, RTC Crystal