IEL212 ELEKTRONIKA DIGITAL

Andre Widura

MataKuliah : IEL212 - ELEKTRONIKA DIGITAL Revisi : 1 Pertemuan Pokok Bahasan Sistem dan Kode Bilangan 1 2 "Sinyal dan Switch Elektronik" "Gerbang-Gerbang dasar" 3 Gerbang-Gerbang Dasar 4 Hukum-hukum Aljabar Boolean dan Teknik Reduksi 5 Hukum-hukum Aljabar Boolean dan Teknik Reduksi 6 Gerbang XOR dan XNOR "Operasi Aritmatika" 7 Operasi Aritmatika 8 UTS 9 Rangkaian Aritmatika 10 Modul Rangkaian Kombinational 11 Modul Rangkaian Kombinational 12 Keluarga Logika 13 Flip-Flop 14 Counter 15 Counter 16 UAS

Tujuan PerkuliahanMahasiswa mengerti dan dapat menjelaskan cara kerja pencacah dan register geser. Mahasiswa merancang dan mengimplementasikan rangkaian logika pencacah dan register geser.

Bahan AcuanBahan presentasi kuliah Elektronika Dijital Hendi Handian. Kleitz, W. (2005) : Digital Electronics: A Practical Approach, Pearson Education, Inc, Upper Saddle River, New Jersey. Briley. (2009) : Physics 311 Digital Instrumentation, http://www.phys.uwosh.edu/ mike/82-311/ (31-6-2009)

Bahan KuliahHttp://elearning.lib.itenas.ac.id/ > Teknik Elektro > Elektronika Dijital (Eldig)

Pokok BahasanPencacah: definisi, asinkron, sinkron, maju, mundur, mod n, preset n. IC pencacah: 74191. Register geser: definisi, rangkaian FF. IC register geser: 74194.

Counter (Pencacah)Rangkaian logika untuk mencacah maju atau mundur dalam biner. Modulus (mod): banyaknya bilangan dalam setiap siklus cacah. Contoh keluaran pencacah maju 3 bit mod 5: 000, 001, 010, ..., 100, 000, 001, ...

Counter (Pencacah)2 jenis pencacah menggunakan JK-FF: Pencacah asinkron => keluaran suatu dijit = Cp dijit yang lebih tinggi. Pencacah sinkron => tiap dijit mendapatkan Cp yang sama

Pencacah Ripple (Asinkron)Pencacah asinkron maju mod 8:

Pencacah Ripple (Asinkron)Tabel kebenaran:R L H H H H H H H H Cp X V V V V V V V V N2 L L L L L H H H H N1 L L L H H L L H H N0 L L H L H L H L H

Pencacah Ripple (Asinkron)Timing diagram:

Pencacah SinkronPencacah sinkron maju mod 16:

Pencacah MundurPencacah asinkron mundur mod 8:

Tabel kebenaran:

R L H H H H H H H H

Cp X V V V V V V V V

N2 L L H H H H L L L

N1 L L H H L L H H L

N0 L L H L H L H L H

Pencacah Asinkron Maju Mod 53 bit, urutan: 000, 001, ..., 100, 000, ... 101 => reset => 000

Tabel fungsi reset: RD = Pr.(N2+N0) = Pr . N2 . N0

Pr N2 \ N1 N0 00 01 11 10

00 0 0 1 1

01 0 0 0 1

11 0 0 1

10 0 0 1

Pencacah Asinkron Maju Mod 5Timing diagram

Pencacah dengan Bilangan Preset Berulang3 bit, urutan: 2, 3, 4, 5, 6, 2, 3, ... 7 => preset => 2.

Tabel fungsi reset: RD = Pr.(N2+N1+N0) = Pr . N2 . N1 . N0

Pr N2 \ N1 N0 00 01 11 10

00 0 0 1

01 0 0 1

11 0 0 0 1

10 0 0 1 1

IC 74191 (Up/down Counter dengan Masukan Preset)

Shift Register (Register Geser)Rangkaian logika untuk memindahkan atau menggeser dijit logika biner. Biasa digunakan untuk konversi format data: paralel serial.

Shift Register (Register Geser)4 bit register geser menggunakan JK-FF:

Shift Register (Register Geser)4bit register geser menggunakan D-FF:

IC 74194 (4 Bit Shift Register)4 bit shift register dengan masukan: paralel, serial, keluaran: paralel, serial.