of 25 /25
PUCRS – Faculdade de Engenharia Elétrica – Departamento de Engenharia Elétrica Eletrônica Digital Cap. II por F.C.C. De Castro 1 Capítulo II Álgebra Booleana e Minimização Lógica 1 Introdução Vimos no Capítulo I que a unidade básica construtiva de um sistema digital é a Porta Lógica e que Funções Lógicas com diversas variáveis de entrada podem ser obtidas mediante a interligação de portas lógicas básicas. Aliás, a própria porta lógica básica (NAND, NOR, XOR, etc...) executa uma função lógica elementar. Vimos também no final do Capítulo I que para facilitar o tratamento analítico das diversas funções lógicas possíveis de serem implementadas através da interligação entre portas, utiliza-se a representação da função lógica através de Equações Booleanas, conforme mostra a Tabela I a seguir: Função Lógica Básica Símbolo Gráfico da Porta Equação Booleana AND B A Y = OR B A Y + = XOR B A Y = NOT A Y = NAND B A Y = NOR B A Y + = XNOR B A Y = Tabela 1: Equações Booleanas básicas correspondentes às Funções Lógicas Básicas.

Capítulo II Álgebra Booleana e Minimização Lógicadecastro/pdf/ED_C2.pdf · poderá ser simplificada e/ou otimizada através do uso dos Teoremas e Postulados Booleanos. 2 Teoremas

Embed Size (px)

Text of Capítulo II Álgebra Booleana e Minimização Lógicadecastro/pdf/ED_C2.pdf · poderá ser...

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    1

    Captulo IIlgebra Booleana e Minimizao Lgica

    1 IntroduoVimos no Captulo I que a unidade bsica construtiva de um sistema digital aPorta Lgica e que Funes Lgicas com diversas variveis de entradapodem ser obtidas mediante a interligao de portas lgicas bsicas. Alis, aprpria porta lgica bsica (NAND, NOR, XOR, etc...) executa uma funolgica elementar.Vimos tambm no final do Captulo I que para facilitar o tratamento analticodas diversas funes lgicas possveis de serem implementadas atravs dainterligao entre portas, utiliza-se a representao da funo lgica atravsde Equaes Booleanas, conforme mostra a Tabela I a seguir:

    Funo LgicaBsica

    Smbolo Grfico da Porta Equao Booleana

    AND BAY =

    OR BAY +=

    XOR BAY =

    NOT AY =

    NAND BAY =

    NOR BAY +=

    XNOR BAY =

    Tabela 1: Equaes Booleanas bsicas correspondentes s Funes LgicasBsicas.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    2

    Este captulo descreve o mtodo algbrico para anlise e projeto de circuitosdigitais que utilizam portas lgicas. As operaes algbricas elementares domtodo algbrico Booleano consiste nas Equaes Booleanas mostradas naTabela I.Veremos que:

    No importando o nmero de variveis de entrada, a quantidade e os tiposde portas lgicas interligadas necessrias para que se obtenha uma funolgica desejada na sada Y ,

    No importando o nmero de variveis de entrada da tabela verdade quedescreve uma funo lgica ( )!,,BAfY =

    Sempre poderemos escrever uma equao algbrica Booleana quepoder ser simplificada e/ou otimizada atravs do uso dos Teoremas ePostulados Booleanos.

    2 Teoremas e Postulados BooleanosA lgebra Booleana possui as mesmas propriedades da lgebra Linearordinria, se considerarmos:

    a operao lgica bsica BA AND como a multiplicao BA (ou AB ) a operao BA OR como a soma BA+

    Propriedade Comutativa: BAAB =

    ABBA +=+

    Propriedade Associativa: ( ) ( )CABBCA =

    ( ) ( ) CBACBA ++=++Propriedade Distributiva: ( ) ACABCBA +=+

    Tabela 2: Propriedades da lgebra Booleana.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    3

    P1 0 se 1 = AA P6 000 =+

    P2 1 se 0 = AA P7 001 =

    P3 000 = P8 110 =+

    P4 111 =+ P9 10 =

    P5 111 = P10 01 =Tabela 3: Postulados da lgebra Booleana.

    T1 AA =+ 0 T8 ( ) AA =T2 AA =1 T9 1=+ AA

    T3 11 =+A T10 0= AA

    T4 00 =A T11 !! =+++ CBACBA

    (Teorema I de Morgan)

    T5 AAA =+ T12 !! +++= CBACBA

    (Teorema II de Morgan)

    T6 AAA = T13 ( ) ( ) ABAABABAA =+=+=+ 1T7 ( ) AA = T14 ( ) ABAAABA =+=+

    Tabela 4: Teoremas da lgebra Booleana.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    4

    Exemplo 1:

    Determinar a expresso (equao) Booleana que representa a Tabela Verdadeabaixo. Simplifique e otimize a expresso utilizando os resultados das Tabelas2, 3 e 4. Desenhe a interligao de portas bsicas que implementa esta TabelaVerdade.

    A B C Y0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1 01 1 0 11 1 1 0

    Tabela 5: Tabela verdade de uma funo lgica hipottica de 3 variveis.

    Soluo:

    CABBCACBAY ++=

    ( )CACABCBAY ++=Mas a funo lgica XOR com duas variveis A e C tem a seguinte TabelaVerdade/Expresso Booleana:

    A C CACACAY +==0 0 00 1 11 0 11 1 0

    Logo,

    ( )CABCBAY +=Utilizando o T11 da Tabela 4 obtemos a seguinte Expresso Booleanasimplificada:

    ( ) ( )CABCBAY ++=Que resulta no seguinte circuito lgico:

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    5

    Figura 1: Interligao de portas bsicas que implementa a Tabela Verdade daTabela 5.

    3 Mapas de Karnaugh

    Um Mapa de Karnaugh (Mapa K) a representao das linhas de umaTabela Verdade em forma de quadrculos adjacentes.

    Dois quadrculos adjacentes verticalmente ou horizontalmente em ummapa K correspondem duas linhas da Tabela Verdade tal que apenas umavarivel tenha seu valor lgico alterado de um quadrculo para o outro. Istopermite que a Propriedade Distributiva da Tabela 2 em conjunto com o teoremaT9 da Tabela 4 leve eliminao de uma varivel.

    A simplificao lgica obtida com um Mapa K segue os seguintesprincpios:(I) Seleciona-se uma combinao de quadrculos tal que inclua todos os

    quadrculos pelo menos uma vez, sendo o nmero de quadrculosselecionados uma potncia inteira de 2. Ou seja, um quadrculo podeaparecer em mais de uma combinao.

    (II) As combinaes devem ser selecionadas objetivando incluir o maiornmero de quadrculos por combinao, utilizando para tanto o menornmero possvel de combinaes.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    6

    Exemplo 2:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C Y0 0 0 10 0 1 10 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1

    Soluo:

    Figura 2

    ABCBAY ++=

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    7

    Exemplo 3:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 10 0 0 1 10 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 11 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 01 1 1 1 1

    Soluo:

    Figura 3

    CBDBCAY ++=

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    8

    Exemplo 4:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 01 1 1 1 0

    Soluo:

    Figura 4

    CBY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    9

    Exemplo 5:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 11 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

    Soluo:

    Figura 5

    DBY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    10

    Exemplo 6:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

    Soluo:

    Figura 6

    BAY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    11

    Exemplo 7:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 00 0 0 1 10 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 11 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

    Soluo:

    Figura 7

    DBY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    12

    Exemplo 8:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 10 0 0 1 10 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 00 1 1 1 01 0 0 0 11 0 0 1 11 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 01 1 1 1 0

    Soluo:

    Figura 8

    CY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    13

    Exemplo 9:Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.

    A B C D Y0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 11 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

    Soluo:

    Figura 9

    BY =

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    14

    3.1 Mtodo de uso dos Mapas de Karnaugh

    Para efeito de sistematizar o uso de um Mapa K na minimizao lgica,sugere-se adotar o seguinte procedimento:(I) Assinalar inicialmente apenas os quadrculos que no podem ser

    combinados com nenhum outro.(II) Identificar os quadrculos que podem ser combinados com um nico

    outro quadrculo somente de uma maneira. Assinalar estascombinaes de dois quadrculos por combinao. Quadrculos quepodem ser combinados em grupos de dois de mais de uma maneiraso deixados temporariamente de lado.

    (III) Identificar quadrculos que podem ser combinados com trs outrosquadrculos somente de uma maneira. Assinalar estas combinaesde quatro quadrculos por combinao. Quadrculos que podem sercombinados em grupos de quatro de mais de uma maneira sodeixados temporariamente de lado.

    (IV) Identificar quadrculos que podem ser combinados com sete outrosquadrculos somente de uma maneira. Assinalar estas combinaesde oito quadrculos por combinao. Quadrculos que podem sercombinados em grupos de oito de mais de uma maneira sodeixados temporariamente de lado.

    (V) Repetir o processo para grupos de 16,32, etc...(VI) Se, uma vez encerrado o processo acima, ainda restarem quadrculos

    no includos em agrupamentos, estes quadrculos podem sercombinados uns com os outros ou com quadrculos j includos emoutros agrupamentos (se houver adjacncia e o agrupamentoresultante contiver uma potncia inteira de 2).

    (VII) importante relembrar que o objetivo obter o menor nmero deagrupamentos possvel, cada agrupamento contendo o maiornmero possvel de quadrculas que resulte em uma potnciainteira de 2.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    15

    As Figuras 10, 11, 12 e 13 mostram a aplicao do mtodo em umexemplo especfico:

    Figura 10: Mapa de Karnaugh para a funo lgica descrita porDCBADABCABCDDCABDBCABCDADCBADCBACDBADCBAY +++++++++=

    Etapa (I) do mtodo para sistematizao do uso de mapas K.

    Figura 11: Mapa de Karnaugh para a funo lgica descrita porDCBADABCABCDDCABDBCABCDADCBADCBACDBADCBAY +++++++++=

    Etapa (II) do mtodo para sistematizao do uso de mapas K.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    16

    Figura 12: Mapa de Karnaugh para a funo lgica descrita porDCBADABCABCDDCABDBCABCDADCBADCBACDBADCBAY +++++++++=

    Etapa (III) do mtodo para sistematizao do uso de mapas K.

    Figura 13: Mapa de Karnaugh para a funo lgica descrita porDCBADABCABCDDCABDBCABCDADCBADCBACDBADCBAY +++++++++=

    Mapa K completo. A funo lgica minimizada resulta emBCDBBACDADCADCBAY +++++= .

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    17

    3.2 Mapas de Karnaugh para 5 Variveis

    Suponhamos que queiramos minimizar a funo lgica( )EDCBAY ,,,,f1 = definida por:

    EDCABEDCABEABCDECDBACDEBA

    EDCBAEDCBAEDCBAEDCBAEDCBAEBCDA

    EDBCAEDBCAECDBACDEBAEDCBAEDCBAY

    ++++

    ++++++

    ++++++=1

    O Mapa K para ( )EDCBAY ,,,,f1 = :

    Figura 14: Mapa de Karnaugh para a funo lgica ( )EDCBAY ,,,,f1 = .

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    18

    Figura 15: Adjacncias entre quadrculos no Mapa de Karnaugh para a funolgica ( )EDCBAY ,,,,f1 = dada, caracterizadas sob um ponto de vistatridimensional. O termo resultante para o agrupamento amarelo ED , para oagrupamento laranja CEB , para o agrupamento magenta DBA , e para oagrupamento cinza (superposto ao magenta para 0=A ) EDCB . Portanto,a funo lgica minimizada resulta em EDCBDBACEBEDY +++=1 .

    Suponhamos agora que queiramos minimizar a funo lgica( )EDCBAY ,,,,f2 = definida por:

    CDEBAABCDEEDABCEDCBAEDCBABCDEA

    EDBCAEDCBAEDCBAEDBCAEDCBAEDCBAY+++++

    ++++++=2

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    19

    Figura 16: Adjacncias entre quadrculos no Mapa de Karnaugh para a funolgica ( )EDCBAY ,,,,f2 = dada, caracterizadas sob um ponto de vistabidimensional. A funo lgica minimizada resulta em

    DCBBCEEDAACDEY +++=2 .

    3.3 Mapas de Karnaugh para 6 Variveis

    Suponhamos que queiramos minimizar a funo lgica( )FEDCBAY ,,,,,f3 = definida por:

    FEABCDDEFCAB

    FEDCABFEDCBAFEBCDAFEDCBAFEDCBAY

    +

    +++++=3.

    O Mapa K para ( )FEDCBAY ,,,,,f3 = :

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    20

    Figura 17: Adjacncias entre quadrculos no Mapa de Karnaugh para a funolgica ( )FEDCBAY ,,,,,f3 = dada, caracterizadas sob um ponto de vistabidimensional. A funo lgica minimizada resulta em

    DFCABFEBDFEDCY ++=3 .

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    21

    4 Funes Incompletamente Especificadas (dont care condition)

    Vamos supor que um determinado processo industrial a ser controlado porum circuito lgico tenha uma varivel Y representada por:

    A B C D Y0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 X1 0 0 0 11 0 0 1 11 0 1 0 X1 0 1 1 X1 1 0 0 01 1 0 1 01 1 1 0 X1 1 1 1 X

    Tabela 6: Tabela verdade de ( )DCBAY ,,,f= . O valor X atribudo sada Y em determinadas linhas da TabelaVerdade significa que, para os especficos valores lgicos das variveisA , B ,C e D nestas linhas, o valor lgico da sada Y irrelevante para o

    processo controlado (dont care).

    O mapa K resultante

    Figura 17: Mapa K para a Tabela 6.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    22

    Mas, uma vez que os quadrculos contendo X representam situaesirrelevantes ao processo industrial, podemos atribuir a cada X um valor lgicoconveniente no contexto de minimizao lgica de forma a nos permitir agruparo maior nmero possvel de quadrculos gerando o menor nmero possvel deagrupamentos:

    Figura 18: Mapa K para a Tabela 6 com os valores lgicos dos Xs atribudosobjetivando a minimizao da funo lgica resultante. A funo lgicaminimizada resulta em BABABAY =+= .

    5 Distncia de Hamming

    As linhas de uma Tabela Verdade formam Palavras Binrias formadas portantos bits (bit: binary unit) quantos sejam o nmero de variveis da funolgica descrita pela tabela. Por exemplo, as linhas nas 4 primeiras colunas daTabela 6 formam palavras binrias de 4 bits.

    Em muitas situaes prticas de controle digital de processos industriais taispalavras binrias constituem Instrues de Comando que devem serenviadas por longas distncias atravs de um Canal de Transmisso (cabocoaxial, fibra tica, etc...) antes de chegarem ao destino onde a instruodesencadear uma ao especfica no processo controlado. A Tabela 7 mostraum possvel exemplo com 4 instrues de comando cada uma delas definidapor uma palavra binria de 5 bits:

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    23

    Palavra-Cdigo binria (Instruo deComando) enviada remotamente

    Ao efetuada no Ponto de Destino

    [ ]00000 Abre comporta da represa

    [ ]11010 Fecha comporta da represa

    [ ]10101 Liga motor da bomba de dreno

    [ ]01111 Desliga motor da bomba de dreno

    Tabela 7: Exemplo de processo remotamente controlado. O conjunto deinstrues de comando formado por 4 instrues cada uma delas definida poruma palavra binria de 5 bits.

    Sempre que palavras binrias so enviadas atravs de um Canal deTransmisso estas ficam sujeitas a algum tipo de Interferncia (rudo aleatrio,interferncia de outras fontes de energia, interferncia intersimblica, etc...).

    Portanto, devido interferncia sofrida no canal de transmisso, asInstrues de Comando de um processo remotamente controlado podemchegar ao ponto de destino com alguns de seus bits tendo seu valor lgicoinvertido. Isto constitui um Erro de Transmisso que deve ser corrigido.

    Uma tcnica de correo de erros de transmisso a denominada FEC(Forward Error Correction). Em palavras simples, quando uma palavra binriachega ao seu destino ela comparada com uma tabela contendo todas aspossveis Instrues de Comando de um processo, denominada Tabela deDecodificao.

    A comparao efetuada com base na Distncia de Hamming entre apalavra binria recebida e aquelas contidas na Tabela de Decodificao. ADistncia de Hamming entre duas palavras binrias a contagem dos bitscom valores lgicos complementares em posies correspondentes nas duaspalavras.

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    24

    Por exemplo, suponhamos que para o processo remotamente controlado daTabela 7, seja enviada em determinado instante a instruo [ ]11010(fecha comporta da represa) e que, por ao de interferncia no canal detransmisso, seja recebido no ponto de destino a palavra binria errada[ ]10010 ( erro no segundo bit da direita para a esquerda).

    O decodificador FEC no ponto de destino calcula as Distncias deHamming entre a palavra recebida e todas as possveis instrues vlidas(Tabela de Decodificao):

    Palavra-Cdigo binria (Instruo deComando) enviada remotamente

    Distncia de Hamming daPalavra-Cdigo recebida

    [ ]10010 :[ ]00000 2

    [ ]11010 1

    [ ]10101 3

    [ ]01111 4

    Tabela 8: Distncias de Hamming entre a palavra [ ]10010 e todas aspossveis instrues vlidas (Tabela de Decodificao).

    A seguir, o decodificador FEC no ponto de destino faz a seguinteinferncia: A instruo originalmente transmitida aquela que resulta na menorDistncia de Hamming da palavra recebida sob erro (instruo que maisparecida com a palavra recebida).

    Portanto, da Tabela 8, o decodicador FEC infere que a instruooriginalmente transmitida foi [ ]11010 (menor Distncia de Hammingentre as 4 obtidas). Note que o decodificador efetuou uma inferncia correta,porque a palavra originalmente transmitida efetivamente a palavra inferida.

    Observe que se tivesse sido recebida uma palavra binria com mais deum bit em erro, o decodificador FEC deste exemplo no teria capacidade decorrigir os erros mltiplos. Portanto, surge a questo: Qual o fator quedetermina a capacidade de um decodificador FEC corrigir erros mltiplos ?

  • PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

    Eletrnica Digital Cap. IIpor F.C.C. De Castro

    25

    O fator que rege a Capacidade de Correo de Erro de um decodificadorFEC a Distncia de Hamming entre as palavras binrias do conjunto deinstrues.

    Quanto maior for a Mnima Distncia de Hamming obtida entre todasas palavras binrias do conjunto de instrues, maior ser a capacidadede correo do decodificador FEC. Demonstra-se que o nmero de errossimultneos t que um decodificador FEC capaz de corrigir dado por

    21= mindt (1)

    onde mind representa a Mnima Distncia de Hamming obtida entre todas aspalavras binrias do conjunto de instrues e o operador que resulta nomenor inteiro mais prximo do argumento.

    No exemplo da Tabela 7, 3=mind resultando 1=t , o que significa que odecodificador FEC consegue corrigir no mximo um bit recebido em erro. Paraaumentar a capacidade de correo teramos que utilizar instruesrepresentadas por palavras binrias com um nmero maior do que 5 bits, demodo a aumentar a Mnima Distncia de Hamming entre elas.