Bistabilna Kola

Bistabilna kola (flip-flop)


Bistabilna kola slu e za memorisanje bita.

To su sekvencijalna kola koja mogu da budu u dva stabilna stanja, 0 ili 1, otuda naziv bistabilna kola ili bistabili.


Stabilno stanje (memorisani bit) se mo e odr avati proizvoljno dugo, a mo e se delovanjem ulaznih signala promeniti (unos novog sadr aja). Bistabil ima bar jednu izlaznu liniju na kojoj se dobija njegovo stanje (memorisani bit).

RS FLIP-FLOP

RS flip-flop se sastoji od ukr tene veze dva logi ka kola. Njihovu vezu ostvarujemo tako da izlaz prvog spajamo na ulaz drugog, a izlaz drugog na ulaz prvog. Ovom vezom ostvarena je pozitivna povratna sprega potrebna za ostvarivanje procesa pri promeni stabilnih stanja.

RS FLIP-FLOPIterpretacija strukture RS flip-flopa, koji su sa injeni ukr tanjem dva dvoulazna NILI kola, kao i struktura sa injena od NI kola nalaze se na slici 1a), dok je na slici 1.b) prikazana simbolska oznaka flip-flopa.

Slika 1a

Slika 1b

RS FLIP-FLOP

Na ulaz S (Set) postavljamo flip-flopa u jedini no stanje (to jo nazivamo i setovanje), tako da izlazi imaju vrednost Q = 1, Q = 0.

Na drugi ulaz R (Reset) postavljamo flip-flop u nulto stanje (resetovano), Q = 0, Q =1

RS FLIP-FLOP

Stanje Q(t +1) predstavlja ono stanje u koje e flipflop pre i u narednom trenutku (t+1) a to ne zavisi samo od ulaznih signala S(t) i R(t) ve i od stanja flip-flopa Q(t) u posmatranom trenutku t.

RS FLIP-FLOP

R(t) 0

S(t) 0 0 1 1 0 0 1 1

Q(t) 0 1 0 1 0 1 0 1

Q(t+1) 0 1 1 1 0 0 -

Kombinaciona tabela u potpunosti predstavlja rad RS flip-flopa.

0 0 0 1 1 1 1

RS FLIP-FLOPKada RS flip-flop sa NILI kolima na svojim ulazima ima vrednosti S(t)=1 i R(t) =1, imamo da je Q(t +1) = (t+1) = 0, bez obzira na prethodno stanje Q(t), iz toga vidimo da se komplementarnost flip-flopa nestaje.

RS FLIP-FLOP

Ovo stanje na izlazu zadr ava se samo dok vrednosti ulazna iznose S = R = 1, tako da to nije u skladu sa definicijom memorijskog elementa da zadr ava izlazno stanje i po prestanku pobudnih signala koji su to izlazno stanje i uzrokovali.

RS FLIP-FLOP

Odavde iznosimo zaklju ak da RS flip-flop sa NILI kolima prestaje da bude memorijski element pri ulaznoj kombinaciji S = R = 1, jer tada dolazi do prekidanja pozitivne sprege izme u logi kih elemenata koji ine tu povratnu spregu.

RS FLIP-FLOP

Iz toga razloga ova je ulazna kombinacija zabranjena, odnosno ne koristi se, to se i vidi na mestima u tabeli prelaza gde je mogu e upotrebiti proizvoljne vrednosti ( ozna eno crticom "-" u tabeli).

RS FLIP-FLOPNa osnovu odgovaraju e Karnoove mape (tabela T1), jednostavno se nalazi funkcija prelaza RS flip-flopa:

Q t 1 ! S t R t Q t

(oblik MDF),

uz obavezan uslov R(t)S(t)=0, koji predstalja pomenutu zabranu da je istovremeno R(t) = 1 i S(t) = 1.

RS FLIP-FLOP

tn

tn+l S 0 1 0 1 0n+l 0n 1 0 -

Ako se izlaz flip-flopa u datom trenutku tn obele i sa Qn, a u prvom slede em trenutku tn+1 sa Qn+1, onda tabela prelaza RS flip-flopa ima oblik kao to je prikazano.

R 0 0 1 1

RS FLIP-FLOPIz ove tabele vidimo da izlaz flip-flopa sa NILI kolima zadr ava prethodno stanje Qn ako su oba ulaza (R i S) na nultom nivou.

Ako je S = 1, R = 0, flip-flop je setovan, Q n 1 = 0; ako je R = 1 , S =0, flipodnosnoQ(n+1) = 1, Q n 1= 1. flop je resetovan Qn+1= 0,

RS FLIP-FLOP

U slu aju da su oba ulaza na visokom nivou (S = 1 i R = 1) imamo da je Q n1 = 0,Qn+1= 0, ali ovo stanje je zabranjeno i obele eno je sa "-" (crticom).

RS FLIP-FLOP

tn R 0 0 1 1 S 0 1 0 1

tn+l 0n+l 0 1 0n

Kada imam logi ku komponentu RS flipflopa realizovanog sa dvoulaznim NI kolima i njegovu tabelu prelaza vidimo na slici.

RS FLIP-FLOPOno to je karakteristi no kod NI kola jeste da su nulti ulazi aktivni, a jedini ni neutralni, ovakav se flip-flop setuje sa resetuje sa

S = 0,

R = 1,

R

= 0,

S = 1,

ne menja stanje ako S = 1 i R = 1, tako e je ulazna kombinacija S =0 i R = 0 zabranjena, jer u slu aju ovakva logi ka struktura gubi svojstvo memorijskog elementa.

RS FLIP-FLOPPretpostavimo da je kod flip-flopa sa NILI kolima, ulazi imaju vrednosti R = 1 i S = 1. To je zabranjeno stanje, pri kome je Q = 0, Q = 0, i mi moramo na neki na in omogu iti da se flip-flop prevede u neko od dozvoljenih stanja. Ako se ukloni samo ulaz R, onda e biti R = 0, S = 1 i flip-flop e pre i u setovano stanje.

RS FLIP-FLOP

Ako uklonimo ulaze R i S u isto vreme (trenutno postanu niski), flip-flop e pre i u novo stanje, ali ne znamo koje, jer to zavisi od minimalne nesimetri nosti, pri promeni stabilnih stanja to se odvija u vremenu od samo nekoliko desetina ns(nano sekundi).

RS FLIP-FLOP

Sli no se de ava i kod RS flip-flopa sa NI kolima. Iz toga razloga se prave i modifikovani RS flipflopovi sa dominantnim S ili R ulazom sa mogu no u da S i R ulazi budu pobu eni u isto vreme, flip-flop uvek prelazi u neko odre eno stanje.

RS FLIP-FLOPU praksi se e e koriste sinhronizovani R-S bistabili za dodatnim priklju kom za signal dozvole C i postavljanje Q na 1 (SET) ili na Q= 0 (CLR)

C - ulaz za signal dozvole, po prvilu taktni signal (clock)signal SET - postavljanje Q na 1 bez obzira na ostale signale(setovanje) CLR - postavljanje Q na 0 bez obzira na ostale signale (resetovanje)

RS FLIP-FLOP

RS FLIP-FLOP

Tabela stanjaC R S Q

1 1 1 0

0 0 1 x

0 1 0 x

Q 1 0 Pred.stanj

D flip-flopD flip-flop je sinhronizovan bistabil sa jednim ulazom D. Vrednost sa ulaza prelazi na izlaz Q, sinhronizovano sa taktnim signalom.

D flip-flop

Na ina da se osiguramo da ne do e do istovremene pobude set i reset ulaza, odnosno do neodre enog stanja u radu flip-flopa, jeste kori enje D flip-flopa. Flip-flop ima samo jedan ulaz D, na koji se dovode podaci.

D flip-flop

D flip-flopU koliko je ulaz D = 1, nailaskom jedini nog sinhronizacionog takt impulsa T = 1 ( na njegovu prednju ivicu) ulazi S i R ima e slede e vrednosti S = 1, Q = 0, odnosno flip-flop se R = 0 a izlazi Q = 1 i setuje.

D 0 0 1 1

Q(t) 0 1 0 1

Q(t+1) 0 0 1 1

D flip-flopRad flip-flopa predstavljen je tabelom , koja nam daje i funkciju prelaza:

Q t 1 ! D t Q t D t Q t

D flip-flop

Imamo da izlaz Q potpuno prati ulaz D ali sa odre enim ka njenjem od jednog intervala periode sinhronizovanog-takt-impulsa. Iz tog ka njenja (Delay) ovakav tip kola je i dobilo naziv D flip-flop. Njegova primena je zna ajna u pomera kim registrima, gde se ulazni podatak pomera na izlaz koji kasni za eljeni takt interval.

BROJA KI ILI T FLIP-FLOP

Ovaj flip-flop se mo e dobiti odgovaraju im dodavanjem logi kih kola na RS flip-flop kao to je na slici. On tako e ima samo jedan ulaz (kao i D flip flop) koji se naj e e ozna ava sa T(t) ili q(t).


Imaju i na umu da imamo ukr tenu povratnu vezu sa komplementarnim izlazima Q i Q uvek e samo jedno ulazno kola biti spremno da propusti ono to se nalazi na njegovom ulazu. Ako je Q =0, Q = 1, ulazni signal T(t) mo e da setuje samo RS flip-flop.


U slede em trenutku (t +1) imamo da je Q = 1, Q = 0, pa e ulazni signal T(t +1) resetovati RS flip-flop. Ovakvo pona anje se i dalje naizmeni no ponavljala, tako da ovaj flip-flop menja stanje na svaki ulazni signal.


To u stvari, predstavlja funkciju brojanja ulaznih signala, po kome i ovaj flip-flop nosi naziv broja ki.

BROJA KI ILI T FLIP-FLOPOvakav tip flip-flopa ima primenu u broja kim ure ajima. Odgovaraju i oblik prekida ke funkcije T flipflopa dobija se iz kombinacione tabele sa slike:

T 0

Q(t) 0 1 0 1

Q(t+1) 0 1 1 0

Qn 1 ! T Q T Q ! T Q

0 1 1

JK FLIP-FLOP

Stuktura i simbolska oznaka JK flip-flopa nalaze se na slici

JK FLIP-FLOP

Ova vrsta flip-flopa ini modifikaciju RS flip-flopa sa tim da kod njega nema zabranjene kombinacije ulaznih signala, RS = 0. Ulazi J i K odgovaraju ulazima S i R kod RS flip-flopa.

JK FLIP-FLOP

Tabela prelaza stanja JK flip-flopa i odgovaraju i Karnoov dijagram dati su u tabelama T6 i odakle se dobija funkcija prelaza:

K(t) 0 0 0 0 1

J(t) 0 0 1 1 0 0 1 1

Q(t) 0 1 0 1 0 1 0 1

Q(t+1) 0 1 1 1 0 0 1 0

Qn 1 ! J t Q t J t Q t

1 1 1

T6

JK FLIP-FLOPJK flip-flop se normalno mo e koristiti kao RS flip-flop. Ako su oba ulaza na jedinici stanje flip-flopa se menja. Na slici prikazana je logi ka ema taktovanog JK flip-flopa sa sinhronizacionim takt-ulazom T.

JK FLIP-FLOPNa ovaj ulaz se ne dovode ulazni podatci, ve omogu ava sinhroni taktovni rad flip-flopa. Tako da ulaz T ne uti e na logi ki rad ovog flipflopa, pa za njega va i tabela prelaza i funkcija kao i za obi ni JK flip-flop.

JK FLIP-FLOP

Sprega izme u ulaza i izlaza flip-flopa izvedena je preko linija za ka njenje LK, koje nemaju uticaj na logi ki rad flip--flopa.

JK FLIP-FLOPNjihova uloga je da izlazne signale dovedu na ulaz kola za ka njenje za onaj period vremena koliko traje uspostavljanje prednje ivice takt signala T (od 0 na 1). U suprotnom, mo e do i do gre nog flip-flopa u vremenu uspostavljanja takt signala. Linije za ka njenje nisu neophodne ukoliko je ka njenje kroz RS flip-flop dovoljno.

JK FLIP-FLOP

Osnovna razlika taktovanog JK flip-flopa u odnosu na T flip-flop je to su na ulazu upotrebljena troulazna umesto dvoulaznih I kola.

JK FLIP-FLOP

Iz toga sledi, ako je J = K = 1 (ili J = K = T) taktovani JK flip-flop e raditi kao T flip-flop.

U slu aju da imamo komplementarne ulaze, odnosno K(t) = , taktovani JK flip-flop e raditi kao kolo za ka njenje- kao D flip-flop.

JK MASTER-SLEJV FLIP-FLOPSimbolska oznaka i strukturu ovog flip-flopa sa NI kolima mo emo videti na slici.

JK MASTER-SLEJV FLIP-FLOP

Za izbegavanje linije za ka njenje, u integralnoj tehnici primenjuje se taktni na in rada poznatija kao master-slejv logi ka konfiguracija JK flip-flopa. Prvi od dva RS flip-flopa (koji ine strukturu MS) naziva se glavnim - master (engl. Master), a drugi RS flipflop u nizu nazivamo izvr nim - slejv (engl. Slave).


Vrednost koja do e na J i K ulaze prenosi se u glavni flip-flop za vreme prednje ivice (prelazak od 0 na 1) taktimpulsa i zadr ava se u njemu sve dok se ne pojavi silazna ivica takt-impulsa na ulazu (odnosno uzlazna ivica jer imamo invertor) ime je omogu en transport informacije iz master u slejv flip-flop.


Princip rada ovakvog flip-flopa sli an je radu klasi nog jednostrukog-flip-flopa. Razlika izme u ovakvog taktovanog dvostrukog flipflopa i jednostrukog je u tome da se logi ka stanja na izlazu javljaju nakon negativne ivice ulaznog takt impulsa, tj. posle prelaznih re ima koji nastaju pri upisu logi kih stanja na ulazu u glavni flip-flop.


Ovim onemogu avamo pogre no okidanje flip-flopa u trenutku prelaznih stanja, jer ne postoji mogu nost vremenskog slaganja izme u okidnog impulsa na ulazu i povratnih logi kih signala sa izlaza.


Konstrukcija master-slejv flip-flopa nije ekonomi na kada je u pitanju izrada u diskretnoj tehnici, dok se u slu aju tehnike integrisanih kola proizvode mnogo slo enije strukture master-slejv flip-flopa.

Documents

Bistabilna Kola