Arquitectura de Computadores - fenix. · PDF fileArquitectura de Computadores Unidade de Controlo Arquitectura de Computadores LEEC/MEEC (2006/07 – 2º Sem.) Unidade de Controlo

Arquitectura de ComputadoresUnidade de Controlo

Arquitectura de ComputadoresLEEC/MEEC (2006/07 – 2º Sem.)

Unidade de Controlo

Nuno Cavaco Gomes Horta

Universidade Técnica de Lisboa / Instituto Superior Técnico

N. Horta, IST - UTL Arquitectura de Computadores2006/2007

2


Sumário

• Introdução• Unidade de Processamento• Unidade de Controlo• Conjunto de Instruções• Unidade Central de Processamento (CPU)• Unidade de Entrada/Saída (I/O)• Unidade de Memória• Perspectiva Evolutiva das Arquitecturas de Computadores


3


Unidade de Controlo

• Introdução• Projecto de Unidade de Controlo Genérica

• Algoritmo e Datapath para Multiplicação Binária• Unidade de Controlo “Hardwired”• Unidade de Controlo Microprogramada

• Arquitectura de um Computador Elementar• Unidades de Controlo Hardwired e Microprogramada• Formato das Instruções• Computador de Ciclo Único

• Unidade de Controlo “Hardwired”• Computador de Ciclo Múltiplo

• Unidade de Controlo Microprogramada• Unidade de Controlo “Hardwired”• Unidade de Controlo “Pipelined”


4


Arquitectura Genérica de um Computador


5


Unidade de Controlo: Módulo (Circuito Sequencial) responsável pelo controlo da sequência de operações a executar na Datapath para implementação de uma tarefa.

Unidade de Controlo:Programável – Aquisição e execução de instruções armazenadas em memória RAM ou ROM. Localização das instruções através do registo PC (Program Counter). Interpretação das instruções e activação da sequência de microoperações a executar pela Datapath.

Não-Programável – As operações a serem executadas assim como a sua sequência baseiam-se nas entradas da U. de Controlo e na avaliação dos bits de estado. Inexistência de procedimento de aquisição de instruções e de recurso a um registo do tipo PC (Program Counter).


6


Unidade de Controlo (Projecto): A U.C. pode ser interpretada como umaASM (Algorithmic State Machine), isto é, como uma máquina de estadosou circuito sequencial que implementa o algoritmo de controlo pretendido.

Unidade de Controlo (Especificação): A especificação da U.C. pode ser realizada com recurso a fluxogramas de ASMs, embora semelhantes aos fluxogramas convencionais são interpretados de forma diferente, uma vez que os fluxogramas de ASMs permitem tanto a especificação da sequência de estados como as relações de temporização entre estados e as acções desencadeadas em cada estado como resposta aos ciclos de relógio.


7


Unidade de Controlo







8


Unidade de Controlo (Especificação)Fluxograma de ASM

Simbologia Exemplo

Estado

Condição Saída


9


Unidade de Controlo (Especificação)Fluxograma de ASM (Exemplo)

Nota: O registo A é colocado a 0, apenas, no terceiro ciclo de relógio uma vez que a transferência é síncrona.

Diagrama Temporal


10


Projecto de U. de Controlo para Multiplicador Binário: (Especificação)

Multiplicação Multiplicação em Hardware

!


11


Projecto de U. de Controlo para Multiplicador Binário: (Datapath)

Datapath

Nota: G é a único sinal de entrada

de controlo externo


12


Projecto de U. de Controlo para Multiplicador Binário: (Fluxograma da ASM)

Algoritmo


13


Projecto de U. de Controlo para Multiplicador Binário: (Fluxograma da ASM)

Algoritmo e Sinais de Controlo

No projecto de uma Unidade de Controlo (UC) deve ser considerado, tanto o controlo das microoperações (geração dos sinais de controlo para a Datapath - Tabela), como a sequência do controlo (determinação do passo seguinte

– Fluxograma de ASM).


14


Unidade de Controlo







15


Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável)

Unidade de Controlo Não-ProgramávelControlo “Hardwired”

Síntese Clássica:

• Projecto da parte responsável pelo sequenciamento na Unidade de Controlo (UC). Neste caso, o fluxograma aparece simplificado de modo a reflectir apenas as condições que afectam as transições entre estados, equivalente a um diagrama de estados.

• Projecto dos sinais de controlo. Neste caso, aplica-se o procedimento habitual na síntese das saídas de uma máquina de estados.

Projectos Alternativos:

• Registo e Descodificador, 1 FF por Estado, Contadores, etc.


16


Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável)(Solução 1 – Registo e Descodificador)

Nota: As equações dos FFs são obtidas por inspecção da tabela e tendo por base as saídas do descodificador – estados -, a solução não é mínima, em certos casos, pode ser simplificada utilizando as variáveis de estado (saídas dos FFs).


17



Nota: As equações dos FFs são obtidas por inspecção da tabela e tendo por base as saídas do descodificador – estados -, a solução não é mínima, em certos casos, pode ser simplificada utilizando as variáveis de estado (saídas dos FFs).


18




19


Projecto de U. de Controlo para Multiplicador Binário: (Não-Programável)(Solução 2 – 1 FF por Estado)

Algoritmo


20




21




22


Unidade de Controlo







23


Projecto de U. de Controlo para Multiplicador Binário: (Programável)

Controlo Microprogramado:

Armazenamento da informação de controlo em memória, Memória de Controlo. A cada palavra de memória corresponde uma microinstrução traduzida em uma ou mais microoperações do sistema. O conjunto de microinstruções constitui o microprograma.

Cada palavra de memória especifica um conjunto de microoperações a serem realizadas na Unidade de Controlo e na Unidade de Processamento (Datapath).

CAR – Control Address Register: Contém o endereço da palavra de memória.

CDR – Control Data Register: Contém o conteúdo da última palavra de memória lida.


24




25



Formato da Palavra de Controlo/Microinstrução

Fluxograma da ASM Fluxograma ASM:

Fluxograma ASM com um aumento do número de estados devido à localização dos bits de estado a contribuir para a definição do endereço de leitura seguinte, o que impossibilita a utilização de saídas condicionais, quando comparado com o caso do Controlo Hardwired visto anteriormente.

Palavra de Controlo/Microinstrução:•Definição do estado seguinte, instrução seguinte, através da especificação do endereço de memória da ROM/RAM da Unidade de Controlo.•Selecção do estado seguinte baseada nos valores dos bits de estado da Unidade de Processamento.•Especificação dos sinais de controlo para a Unidade de Processamento.


26



Palavra de Controlo

Sinais de Controlo para a Datapath


27



Palavra de Controlo

Sinais de Selecção do Estado Seguinte


28



Palavra de Controlo


29




30



Operações de Trasferência de Registos para a definição do

Microprograma do Multiplicador Binário

Fluxograma da ASM

Palavra de Controlo


31



Microprograma para o Multiplicador Binário

Palavra de Controlo


32


Projecto de U. de Controlo para Máquina de Estados Algoritmica

Controlo Hardwired vs Controlo Microprogramado

Controlo Hardwired: Mais económico para U. de Controlo pequenas e maior rapidez para Sistemas de Elevado Desempenho.

Controlo Microprogramado: Aplicável a sistemas com um elevado número de instruções complexas desde que a velocidade não seja o maior requisito.


33


Unidade de Controlo

• Introdução• Projecto de Unidade de Controlo Genérica:






34


Arquitectura de um Computador Elementar:

Unidade de Processamento e Unidade de Controlo de uso geral sendo as operações a realizar, no Computador ou Sistemas Digital Programável, definidas com recurso a um programa.


35


Computador de Ciclo Único:

Computador de Ciclo Único: Computador ou Sistema Digital Programável que implementa a Aquisição e Execução de uma Instrução num Ciclo Único de relógio.


36


Computador de Ciclo Múltiplo: Computador de Ciclo Múltiplo: (1) utilização de memória única para instruções e dados; (2)implementação e execução de instruções complexas.


37


Unidade de Controlo







38


Formato de Instruções:Considerando 7 bits para especificar o código da operação e 9 bits para especificar registos, dados ou endereços. (Unidade de Armazenamento da Datapath com 8 Registos de R0 a R7)

Endereçamento por Registo

Endereçamento Imediato

Endereçamento Relativo


39


Formato de Instruções:


40



Nota: Assumindo conteúdo de R4 igual a 70 e de R5 igual a 80


41




42




43


Elementos de Armazenamento de Informação:

Elementos de Armazenamento de Informação considerados nos exemplos em estudo:

PC (Program Counter): Armazena o endereço da próxima instrução a ser lida de memória ou aponta para a posição de memória da próxima instrução.

Register File: Conjunto de registos da Unidade de Processamento (8 de 16 bits)

Instruction Memory: Memória onde se encontra armazenado o programa o conjunto de instruções.

Data Memory: Memória onde se encontram armazenados os dados utilizados durante o processamento.


44


Unidade de Controlo







45



Computador de Ciclo Único: Computador ou Sistema Digital Programável que implementa a Aquisição e Execução de uma Instrução num Ciclo Único de relógio.


46


Computador de Ciclo Único: Descodificador de Instruções

A palavra de controlo inclui sinais de controlo para a U. de Processamento, Memória de Dados e U. de Controlo.

Sinais para a U. de Controlo:

PL: “1” – Carregamento do PC; “0” – Incremento do PC.

JB: “1” – Salto Incondicional; “0” – Salto Condicional.

BC: Seleciona os bits de estado, ou os seus complementos, que devem ser avaliados no caso de saltos condicionais.

U. Processamento, Memória de Dados e U. Controlo


47


Computador de Ciclo Único: Descodificador de Instruções

Tipos de Instruçãotendo por base o uso de diferentes recursos de hardware:


FS: PL (Saltos Condicionais e Incondicionais) Impõem bits de FS a 0, para passar o registo A pela ALU e avaliar os bits de estado (Z e N). Contudo, uma solução mais realista seria armazenar os bits de estado, “FLAGS,” num registo, “Registo de Estado”, e efectuar a análise das flags sempre em relação à instrução anterior.

BC: Gerado directamente dos 3 bits menos significativos do código de operação.


48


Computador de Ciclo Único: Exemplo de Instruções


49


LD R1,R3 Carrega R1 com o conteúdo da posição de memória apontada por R3 (R1=2).

ADI R1,R1,3 Soma 3 a R1 (R1=5).

NOT R1,R1 Complementa R1

INC R1,R1 Incrementa R1 (R1=-5)

INC R3,R3 Incrementa R3

LD R2,R3 Carrega R2 com o conteúdo da posição de memória apontada por R3 (R2=83).

ADD R2,R2,R1 Soma R2 com R1, R2=83-5=78

INC R3 Incrementa R3

ST R3,R2 Armazena o valor de R2 na posição de memória apontada por R3.

Computador de Ciclo Único: Exemplo de Programa

Pretende-se efectuar a seguinte operação aritmética:

M(250) = M(249) - (M(248) + 3); Inicialmente, R3 = 248.


50


Computador de Ciclo Único: Desempenho

UC

UP


51


Limitações:

• Limitado na execução de instruções complexas que correspondem à execução de várias microoperações.

• Impossibilita utilização de memória única para instruções e dados, e.g., a execução de uma instrução com acesso a dados em memória obrigaria a 2 ciclos de acesso àmemória.

• Limite em termos da frequência máxima do sinal de relógio devido aos longos tempos de propagação.

Computador de Ciclo Único: Desempenho


52



Diagrama de blocos de um Computador de Ciclo Único com Controlo Hardwired.


53


Unidade de Controlo







54


Computador de Ciclo Múltiplo: Computador de Ciclo Múltiplo: (1) utilização de memória única para instruções e dados; (2)implementação e execução de instruções complexas.


55


Computador de Ciclo Múltiplo: Formato das Microinstruções

U. Processamento

Sinais para a U. de Processamento:

MM: Sinal de controlo para o MUX de selecção da entidade que fornece o endereço de memória (PC para acesso a instrução e BUS A para acesso a dados).

TD,TA,TB: Bits de controlo que são concatenados com os bits de especificação/endereçamento dos registos para permitir armazenar, num registo adicional R8, dados gerados num ciclo e necessários em ciclos posteriores da execução da mesma instrução.


56


Computador de Ciclo Múltiplo: Palavra de Controlo para a U. de Processamento

U. Processamento


57


Computador de Ciclo Múltiplo: Formato das Microinstruções


IL: Load Enable do registo IR (Instruction Register), utilizado para armazenar a instrução durante os ciclos da sua execução.

PI: Increment Enable do PC (Program Counter)

PL: Program Counter Load

MC: Sinal de controlo do MUX de selecção da entidade que fornece o endereço da memória de controlo (bits NA da Microinstrução ou bits de IR ) a armazenar no CAR (Control Address Register)

MS: Sinal de controlo do MUX de selecção entre carregar ou incrementar o registo CAR.

NA: Endereço Seguinte

U. Controlo


58


Computador de Ciclo Múltiplo: Informação de Controlo para a U. de Controlo

U. Controlo


59


Computador de Ciclo Múltiplo: Aquisição e Execução de Instruções

Processamento de Instruções: consiste em 2 passos, aquisição e execução.

Aquisição (Fetch) - Estado IF (InstructionFetch): (1) o PC contém o endereço da instrução na memória; (2) o endereço é aplicado à memória conjuntamente com a activação do sinal de leitura; (3) o conteúdo é armazenado, no fim do ciclo de relógio, no registo IR; (4) o PC é incrementado.

Execução (Execution) – Estado EX0: (1) Preenchimento do CAR, tendo por base os 7 bits mais significativos de IR; (2) Permite aceder a uma das 128 posições da memória de controlo.

!


60


Computador de Ciclo Múltiplo: Microprograma para Aquisição e Execução de Instruções

Notação Simbólica

Códificação Binária


61


Computador de Ciclo Múltiplo: Microprograma para Aquisição e Execução de Instruções

Notação Simbólica

Códificação Binária


62


Computador de Ciclo Múltiplo: Execução de Instruções de Endereçamento Indirecto

Processamento da Instrução: LRI (Load Register Indirect)

Execução em 4 ciclos de relógio (IF, EX0, LRI0 e LRI1), a mesma operação com recurso à instrução LD corresponde a 6 ciclos de relógio (IF, EX0, LD, IF, EX0, LD).

LRI corresponde, claramente, a uma instrução que não pode ser executada numa arquitectura de ciclo único.

[ ] [ ][ ][ ]SARMMDRR ←

Exemplo:LRI R1, R2

[ ][ ]21 RMMR ←


63


Computador de Ciclo Múltiplo: Execução de Instruções de Endereçamento Indirecto

LRI R1, R2

OPCODE DR SA SB LRI - 0000110 001 010 000

END NXT MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP --- --- --- --- --- --- NW PC NW 192 - 11000000 00000000 000 0 1 1 0 0 0 0 0 00000 0 0 1 0 EX0 --- NXT OPC NLI NLP NLP --- --- --- --- --- --- NW --- NW 193 - 11000001 00000000 001 1 0 0 0 0 0 0 0 00000 0 0 0 0 LRI0 LRI1 NXT NXA NLI NLP NLP R8 SA --- --- --- DATA WR MA NW 006 - 00000110 10000110 001 0 0 0 0 1 0 0 0 00000 1 1 0 0 LRI1 IF NXT NXA NLI NLP NLP DR R8 --- --- --- DATA WR MA NW 134 - 10000110 00000000 001 0 0 0 0 0 1 0 0 00000 1 1 0 0

[ ][ ]21 RMMR ←


64


Computador de Ciclo Múltiplo: Execução de Instruções em Ciclo Múltiplo

Processamento da Instrução: SRM (Shift RightMultiple)

Deslocamento para a direita SA o número de vezes indicado nos últimos 3 bits do código da operação. Execução em 5+2s ciclos de relógio, a utilização de uma instrução de shift simples conduziria 3s ciclos de relógio.

5 ciclos (IF, EX0, SRM1, SRM2, SRM5)

2s ciclos (SRM3+SRM4)

SRM R1, 3

[ ][ ][ ]11 RsrsrsrR ←

Exemplo:

OPCODE DR SA SB SRM - 0000111 001 001 011

?0000111=IR

[ ]SARR ←8

[ ] [ ]0:2IRzfDRR ←

[ ] ?00:2 =IRzf

88 RsrR ←

[ ] [ ] 1−← DRRDRR

[ ] ?01 =−DRR

10

SRM1

SRM2

SRM3

SRM4

00000111

10000111

10001000

10001001

1

0

0

1

[ ] 8RDRR ←

SRM5IF

10001010

DRSA =

EX0 11000001 IF 11000000[ ]PCMIR ←

1+← PCPC


65


Microprocessadores Unidade de Controlo: Microprogramado

Computador de Ciclo Múltiplo: Exemplo: Desenvolvimento de Microprograma

?0000111=IR

[ ]SARR ←8

[ ] [ ]0:2IRzfDRR ←

[ ] ?00:2 =IRzf

88 RsrR ←

[ ] [ ] 1−← DRRDRR

[ ] ?01 =−DRR

10

SRM1

SRM2

SRM3

SRM4

00000111

10000111

10001000

10001001

1

0

0

1

[ ] 8RDRR ←

SRM5IF

10001010

DRSA =

EX0 11000001 IF 11000000[ ]PCMIR ←

1+← PCPCEND NA MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP --- --- --- --- --- --- NW PC NW EX0 --- NXT OPC NLI NLP NLP --- --- --- --- --- --- NW --- NW SRM1 SRM2 SRM3 SRM4 SRM5

SRM REGISTO, VALOR


66


Computador de Ciclo Múltiplo: Exemplo: Desenvolvimento

de Microprograma

END NA MS MC IL PI PL TD TA TB MB FS MD RW MM MW IF --- CNT --- LDI INP NLP --- --- --- --- --- --- NW PC NW EX0 --- NXT OPC NLI NLP NLP --- --- --- --- --- --- NW --- NW SRM1 SRM2 NXT NXA NLI NLP NLP 1 SA --- --- F=A FU WR --- NW SRM2 SRM5 BZ NXA NLI NLP NLP DR --- SB 1 F=B FU WR --- NW SRM3 --- CNT --- NLI NLP NLP 1 --- 1 0 F=sr B FU WR --- NW SRM4 SRM3 BNZ NXA NLI NLP NLP DR SA --- --- F=A-1 FU WR --- NW SRM5 IF NXT NXA NLI NLP NLP DR 1 --- --- F=A FU WR --- NW

MICROPROGRAMA

PALAVRA DE CONTROLO

?0000111=IR

[ ]SARR ←8

[ ] [ ]0:2IRzfDRR ←

[ ] ?00:2 =IRzf

88 RsrR ←

[ ] [ ] 1−← DRRDRR

[ ] ?01 =−DRR

10

SRM1

SRM2

SRM3

SRM4

00000111

10000111

10001000

10001001

1

0

0

1

[ ] 8RDRR ←

SRM5IF

10001010

DRSA =

EX0 11000001 IF 11000000[ ]PCMIR ←

1+← PCPC


67


Unidade de Controlo







68


Computador de Ciclo Múltiplo:Diagrama de Blocos para U. Controlo “Hardwired”baseada num Contador e num Descodificador


69


Computador de Ciclo Múltiplo: Aquisição e Execução de Instruções


70


Unidade de Controlo







71


Arquitecturas de Computadores Elementares: Controlo Pipelined

IF – Instruction FetchDOF – Decode and Operand FetchEX – ExecutionWB – Write Back

Exemplo de Desempenho:Arq. de Ciclo Único: 17ns (1.18 inst. em 20ns)Pipeline: 4x5=20ns (4 inst. em 20ns)

Pipeline/CicloÚnico=3.4


72


BIBLIOGRAFIA

[1] M. Morris Mano, Charles R. Kime, “Logic and Computer Design Fundamentals”, Prentice-Hall International, Inc. (Capítulo 8)

Documents

Arquitectura de Computadores - fenix. · PDF fileArquitectura de Computadores Unidade de Controlo Arquitectura de Computadores LEEC/MEEC (2006/07 – 2º Sem.) Unidade de Controlo