Appuntidi

Elettronica Digitale

Massimo Macucci

La seguente raccolta è tratta dalle dispense redatte dal Prof. Massimo Macucci per il corso diElettronica Digitale (C.d.L. Triennale in Ing. Informatica) dell'Università di Pisa, reperibili inoriginale sul sito del corso

http://brahms.iet.unipi.it/esd/

Indice

1 Cenni sulla sica dei semiconduttori e sul principio di funzionamento del diodo

a giunzione

1.1 Materiali semiconduttori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2 Diusione e drift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21.3 Semiconduttori drogati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.4 Dipendenza della conducibilità dalla temperatura . . . . . . . . . . . . . . . . . . 61.5 La giunzione pn a circuito aperto . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.6 La giunzione pn in polarizzazione inversa e diretta . . . . . . . . . . . . . . . . . . 71.7 La capacità di transizione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91.8 La giunzione pn in breakdown . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111.9 Capacità di diusione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121.10 Caratteristica I V dei diodi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2 Analisi del comportamento circuitale dei diodi

2.1 Simboli circuitali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132.2 Retta di carico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142.3 Circuiti equivalenti del diodo per grandi segnali . . . . . . . . . . . . . . . . . . . 152.4 Metodi di analisi dei circuiti . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162.5 Circuito retticatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172.6 Raddrizzatori a doppia semionda . . . . . . . . . . . . . . . . . . . . . . . . . . . 182.7 Circuiti tagliatori e ssatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202.8 Logica a diodi . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222.9 Regolatore di tensione con diodo Zener . . . . . . . . . . . . . . . . . . . . . . . . 23

3 Analisi dei circuiti a diodi per piccoli segnali

3.1 Modello del diodo per piccoli segnali . . . . . . . . . . . . . . . . . . . . . . . . . 243.2 Esempio di applicazione del modello per piccoli segnali . . . . . . . . . . . . . . . 263.3 Interruttore a diodo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4 Il transistore BJT

4.1 Generatore di corrente controllato in corrente . . . . . . . . . . . . . . . . . . . . 304.2 Il principio di funzionamento del BJT . . . . . . . . . . . . . . . . . . . . . . . . . 324.3 Le equazioni di Ebers-Moll . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344.4 Caratteristiche a emettitore comune . . . . . . . . . . . . . . . . . . . . . . . . . . 36

5 I transistori a eetto di campo

5.1 Generatore di corrente controllato in tensione . . . . . . . . . . . . . . . . . . . . 405.2 Il transistore MOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 415.3 Il transistore JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

6 Reti di polarizzazione

6.1 Reti di polarizzazione per transistori BJT . . . . . . . . . . . . . . . . . . . . . . 516.2 Reti di polarizzazione per transistori a eetto di campo . . . . . . . . . . . . . . . 55

I

INDICE II

7 Funzionamento linearizzato per piccoli segnali

7.1 Modello linearizzato per transistori BJT . . . . . . . . . . . . . . . . . . . . . . . 587.2 Modello linearizzato per transistori a eetto di campo . . . . . . . . . . . . . . . . 63

8 Analisi delle principali congurazioni circuitali a BJT e FET

8.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658.2 Stadio amplicatore a emettitore comune senza resistenza di emettitore . . . . . . 658.3 Stadio amplicatore a emettitore comune con resistenza di emettitore . . . . . . . 678.4 Stadio amplicatore a collettore comune . . . . . . . . . . . . . . . . . . . . . . . 688.5 Stadio amplicatore a base comune . . . . . . . . . . . . . . . . . . . . . . . . . . 708.6 Riepilogo congurazioni a BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 718.7 Comportamento dei transistori PNP . . . . . . . . . . . . . . . . . . . . . . . . . 728.8 Stadio amplicatore a source comune . . . . . . . . . . . . . . . . . . . . . . . . . 738.9 Stadio amplicatore a source comune con resistenza di source . . . . . . . . . . . 748.10 Stadio amplicatore a drain comune . . . . . . . . . . . . . . . . . . . . . . . . . . 758.11 Riepilogo congurazioni a FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . 768.12 Amplicatori multistadio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 778.13* Teorema di Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

9 Analisi del comportamento in frequenza degli amplicatori

9.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 809.2 La trasformata di Laplace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 809.3 Funzioni di rete e funzioni di trasferimento . . . . . . . . . . . . . . . . . . . . . . 829.4 La funzione di trasferimento nel dominio della frequenza generalizzata . . . . . . 829.5 Il metodo della resistenza vista . . . . . . . . . . . . . . . . . . . . . . . . . . . . 839.6 Calcolo della funzione di trasferimento . . . . . . . . . . . . . . . . . . . . . . . . 859.7 Diagrammi di Bode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 879.8 Esempio di tracciamento di diagrammi di Bode . . . . . . . . . . . . . . . . . . . 909.9 Funzione di trasferimento degli amplicatori . . . . . . . . . . . . . . . . . . . . . 939.10 Poli non interagenti . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 969.11* Risposta alle basse e medie frequenze dello stadio a emettitore comune . . . . . . 979.12 Circuito equivalente del transistore BJT alle alte frequenze . . . . . . . . . . . . . 999.13* Analisi dello stadio a emettitore comune alle alte frequenze . . . . . . . . . . . . . 1019.14 Circuito equivalente alle alte frequenze per transistori FET . . . . . . . . . . . . . 103

10 La tecnica della reazione

10.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10510.2 Teoria semplicata della reazione . . . . . . . . . . . . . . . . . . . . . . . . . . . 10610.3 Eetto della reazione sulle impedenze di ingresso e di uscita . . . . . . . . . . . . 108

11 Circuiti basati su amplicatori operazionali

11.1 Amplicatori dierenziali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11011.2 Amplicatori operazionali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11211.3 Metodo del corto circuito virtuale . . . . . . . . . . . . . . . . . . . . . . . . . . . 11311.4 Amplicatore invertente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11411.5 Amplicatore non invertente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11511.6 Amplicatore dierenziale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11611.7 Integratore di Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11711.8 Sommatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

12 Regolatori di tensione

12.1 Regolatore lineare serie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12112.2 Regolatore monolitici integrati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12212.3 Regolatori non lineari a commutazione . . . . . . . . . . . . . . . . . . . . . . . . 12312.4 Alimentatore a commutazione yback con trasformatore ad alta frequenza e circuito

di regolazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

INDICE III

13 Circuiti non lineari a operazionali

13.1 Comparatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13013.2 Generatore di forme d'onda quadre e rettangolari . . . . . . . . . . . . . . . . . . 133

14 Il programma di simulazione SPICE

14.1 Scopo dei programmi di simulazione . . . . . . . . . . . . . . . . . . . . . . . . . . 13614.2 Funzionalità di SPICE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13614.3 Struttura della netlist . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13714.4 Statement per la descrizione dei componenti passivi . . . . . . . . . . . . . . . . . 13714.5 Statement per la descrizione dei generatori di tensione e di corrente . . . . . . . . 13814.6 Statement per la descrizione dei componenti a semiconduttore e dei sottocircuiti . 14014.7 Direttive per l'analisi dei circuiti . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14114.8 Direttive di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

15 Concetti di base sui circuiti digitali

15.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14415.2 L'inverter CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14515.3 Parametri caratteristici dei circuiti digitali . . . . . . . . . . . . . . . . . . . . . . 14815.4 Sintesi delle porte CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15315.5 Protezione dalle scariche elettrostatiche . . . . . . . . . . . . . . . . . . . . . . . . 16015.6 Logica basata sui pass transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16115.7 Famiglie logiche bipolari RTL e DTL . . . . . . . . . . . . . . . . . . . . . . . . . 16615.8 Famiglia logica TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16915.9 Famiglia logica TTL Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17515.10 Confronto tra le varie famiglie logiche . . . . . . . . . . . . . . . . . . . . . . . . . 178

16 Logica sequenziale

16.0 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17916.1 Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17916.2 Flip-op set-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18016.3 Flip-op tipo D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

17 Memorie a semiconduttore

17.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18517.2 Architettura delle memorie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18617.3 RAM statiche (SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18717.4 RAM dinamiche (DRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18817.5 Procedure di lettura e scrittura . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18917.6 Decoder e multiplexer per gli indirizzi . . . . . . . . . . . . . . . . . . . . . . . . . 19217.7 Le memorie ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19417.8 Le memorie PROM, EPROM, EEPROM . . . . . . . . . . . . . . . . . . . . . . . 195

18 Circuiti monostabili, astabili e generazione di segnali di clock

18.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20118.2 Multivibratore monostabile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20118.3 Multivibratore astabile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20418.4 Oscillatore ad anello . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20518.5 Oscillatori quarzati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20618.6 Applicazioni del circuito integrato NE555 . . . . . . . . . . . . . . . . . . . . . . . 211

19 Logica programmabile

19.1 Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21619.2 Programmable Array Logic (PAL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 21619.3 Programmable Logic Device (PLD) . . . . . . . . . . . . . . . . . . . . . . . . . . 21719.4 Application Specic Integrated Circuit (ASIC) . . . . . . . . . . . . . . . . . . . . 21819.5 Field Programmable Gate Arrays (FPGA) . . . . . . . . . . . . . . . . . . . . . . 219

1. Cenni sulla fisica dei semiconduttori e sul principio difunzionamento del diodo a giunzione

1.1 Materiali semiconduttori

Una distinzione puo essere fatta tra i varı materiali sulla base della loro resistivitaelettrica. I materiali caratterizzati da una conducibilita molto bassa (ρ > 105 Ωcm) sono classificati come isolanti; quelli che invece presentano una conducibilitamolto alta (ρ < 10−2 Ω cm) sono di solito indicati come conduttori. Si definisconosemiconduttori quei materiali che presentano una conducibilita intermedia (10−2 Ωcm< ρ < 105 Ωcm). I semiconduttori hanno inoltre una serie di caratteristiche fisichepeculiari, che li rendono adatti alla realizzazione di dispositivi elettronici. Anchese varı semiconduttori possono essere utilizzati a questo scopo (tra cui germanio,arseniuro di gallio, fosfuro di indio, ecc.), quello di gran lunga piu diffuso e sul qualeconcentreremo la nostra attenzione e il silicio, con il quale sono realizzati la stragrandemaggioranza dei dispositivi attualmente sul mercato. Un cristallo di silicio puro (disolito detto intrinseco) ha una struttura ordinata nella quale gli atomi sono collocati inun reticolo e mantenuti in posizione da legami covalenti formati dai quattro elettronidi valenza di ciascun atomo di silicio.

A temperature sufficientemente basse tutti i legami covalenti sono intatti e nonsono disponibili elettroni liberi, utilizzabili per la conduzione. La situazione cambiaal crescere della temperatura, quando l’energia termica diventa sufficiente a spezzarealcuni di questi legami e a rendere quindi alcuni elettroni liberi di muoversi attraversoil cristallo e di contribuire alla conduzione. Va detto che gli elettroni che si spostanoin un cristallo si comportano in modo ben diverso da quello in cui si comportereb-bero nel vuoto: essi vedono un potenziale periodico dovuto ai nuclei atomici e aglielettroni a essi legati. Si puo dimostrare che il loro comportamento e equivalente aquello di “quasi-particelle” che si spostano come nel vuoto, ma che possiedono unamassa diversa da quella nel vuoto, la cosiddetta “massa efficace”. Sulla base di que-sta considerazione, nel seguito non ci preoccuperemo della presenza del potenzialeperiodoco e tratteremo gli elettroni come quasi-particelle che si spostano nel vuoto.

−−

−−

−−

−−

−−

Si

Si

SiSi

Si

Si

SiSi

Si

− − − −

− −− −

− − − −

legami covalenti

Quando un elettrone diventa libero, al suo posto rimane una “lacuna” o “buca”, cheequivale in un certo senso (l’esatta trattazione della natura delle lacune richiedereb-

1

be una discussione piuttosto approfondita di fisica dei semiconduttori) a una caricapositiva. Tale lacuna puo essere riempita da un elettrone liberatosi da un legamecovalente vicino, che, a sua volta, crea una nuova lacuna. In questo modo anche lelacune possono quindi comportarsi come cariche libere e trasportare corrente. An-ch’esse possono essere trattate come quasi-particelle con carica opposta a quella diun elettrone e massa efficace in genere un po’ diversa da quella degli elettroni.

Questo processo che conduce alla formazione di coppie elettrone-lacuna si de-finisce ionizzazione termica. Cosı come le coppie vengono generate, possono anchescomparire se uno degli elettroni liberi va a riempire una lacuna: si parla in tal casodi ricombinazione. All’equilibrio termico il tasso di ionizzazione e pari a quello diricombinazione, per cui le concentrazioni di elettroni (n) e di lacune (p) sono costantie pari a un valore ni che dipende dalle caratteristiche del materiale e dalla tempera-tura. Nel silicio intrinseco (cioe privo di impurezze aggiunte) a temperatura ambiente(T ≈ 300 K) ni = 1.5 × 1010 cm−3. Se consideriamo che il numero degli atomi disilicio per centimetro cubo e 5×1022, ci rendiamo conto che a temperatura ambientesolo un atomo su circa 3 × 1012 risulta ionizzato. A questo punto si comprende ilmotivo del comportamento elettrico dei semiconduttori, che conducono meglio degliisolanti (nei quali il numero dei portatori liberi e ridottissimo) e peggio dei conduttori(nei quali il numero dei portatori liberi e comparabile con quello degli atomi).

1.2 Diffusione e drift

Esistono due meccanismi che consentono il trasporto di portatori di carica attraversoun semiconduttore: la diffusione e il “drift”. La diffusione e associata con il motocasuale dei portatori dovuto all’agitazione termica. In un cristallo nel quale la con-centrazione di elettroni e di lacune e uniforme, il moto termico non porta ad alcunflusso netto di carica. Se, invece, tramite qualche meccanismo, la concentrazione diun tipo di portatori viene resa maggiore in una regione del cristallo rispetto al resto,i portatori migreranno dalla zona a maggior concentrazione verso quella a minoreconcentrazione, nel tentativo di ristabilire l’equilibrio. Si verra quindi a creare unacorrente netta, che definiamo “corrente di diffusione”.

Consideriamo una barra di silicio nella quale un profilo di concentrazione per glielettroni come quello sotto rappresentato venga creato con una qualche procedura.

n x( )

x

Nasce quindi una corrente di diffusione in direzione x, il cui valore risulta proporzio-nale in ogni punto alla derivata della concentrazione n:

Jn = qDndn

dx,

2

dove Jn e la densita di corrente (corrente per unita di area) in A/cm2, q e il modulodella carica dell’elettrone (1.6 × 10−19 C) e Dn e una costante chiamata costantedi diffusione degli elettroni. Si noti che nell’esempio presentato dn/dx e negativae che, come e logico aspettarsi, un flusso di elettroni in direzione positiva da luogoa una corrente negativa. Una analoga relazione sussiste nel caso sia presente unaconcentrazione non uniforme di lacune:

Jp = −qDpdp

dx.

In questo caso, un flusso di cariche positive in direzione positiva da luogo a unacorrente di segno positivo e compare quindi un segno negativo per compensare quellodella derivata della concentrazione. Nel silicio intrinseco valori tipici sono Dp =12 cm2/s e Dn = 34 cm2/s.

L’altro meccanismo responsabile per il trasporto di carica nei semiconduttori eil “drift” o “trascinamento”. Esso agisce quando e presente un campo elettrico cheaccelera le cariche libere disponibili all’interno di un semiconduttore. In assenza dimeccanismi dissipativi, tali cariche verrebbero accelerate indefinitamente finche sitrovano all’interno della zona nella quale il campo elettrico e non nullo. I portato-ri subiscono pero degli urti anelastici dovuti alle fluttuazioni termiche del reticolocristallino e ad altre cause, per cui raggiungono in modo pressoche immediato unavelocita di drift costante, proporzionale al campo elettrico applicato:

vdrift = µnE

per gli elettroni evdrift = µpE

per le lacune, dove µn e una costante definita mobilita degli elettroni ed e espres-sa in cm2/(V s), µp e l’analoga costante per le lacune, vdrift e la velocita in cm/sed E e il campo elettrico in V/cm. Nel silicio intrinseco µn ≈ 1350 cm2/(V s) eµp ≈ 480 cm2/(V s). Per capire meglio il concetto di mobilita possiamo tracciareun grafico della velocita di un portatore in funzione del tempo, in presenza di uncampo elettrico: sotto l’azione del campo elettrico il portatore tende ad accelerare,con un incremento lineare della velocita. Si verificano tuttavia delle collisioni (scat-tering), soprattutto con le imperfezioni del reticolo cristallino dovute all’agitazionetermica. Tali collisioni sono di tipo anelastico e conducono a una perdita quasi com-pleta dell’energia che il portatore aveva acquisito in conseguenza dell’accelerazioneda parte del campo elettrico. Immediatamente dopo ogni collisione si puo assu-mere che l’elettrone abbia una velocita “termica” (dovuta cioe all’energia termicadel reticolo cristallino) orientata in una direzione casuale. L’andamento della velo-cita dell’elettrone nel tempo, depurata della componente termica, che e isotropa equindi con valor medio nullo, risulta pertanto a dente di sega, come rappresentatonella figura seguente, e il suo valor medio sara proporzionale al valore del campoelettrico applicato e indipendente dalla lunghezza del conduttore (purche questa siasufficientemente grande in confronto alla distanza media percorsa tra due eventi discattering).Questo modello, molto semplificato, ma in grado di riprodurre il comportamentoohmico dei conduttori, si definisce “modello di Drude”, dal nome del suo ideatore.

Consideriamo ora un cristallo di silicio nel quale siano presenti sia una concen-trazione di lacune p sia una concentrazione di elettroni n. In presenza di un campo

3

t

v

elettrico E le lacune si muoveranno (avendo carica positiva) nella stessa direzionedi E con una velocita µpE. Quindi una densita di carica positiva qp si muove nelladirezione del campo con velocita µpE. Ne consegue che la sezione di area A saraattraversata in un secondo da una quantita di carica pari al prodotto del volume Vche attraversa tale sezione moltiplicato per la concentrazione di portatori e per lacarica di ciascun portatore. Il volume in questione e pari al prodotto dell’area A perla distanza percorsa in un secondo L = vt; poiche t = 1 s, L = v = µpE. Dunquela carica che attraversa la sezione A nell’unita di tempo risulta, come illustrato infigura:

Q = qpµpEA.

v t

Area Avolume= vtA

Il flusso di carica attraverso una sezione nell’unita di tempo e proprio la correntedi drift che intendiamo determinare (I = dQ/dt, per definizione); possiamo inoltredividere per l’area A, ottenendo la densita di corrente di drift

Jp−drift = qpµpE.

Gli elettroni subiranno invece una deriva in direzione opposta a quella di E, dandoluogo a una densita di carica −qn che si muove in direzione negativa e quindi conuna velocita negativa (−µnE). Il risultato e una corrente positiva con densita

Jn−drift = qnµnE.

La densita della corrente totale di drift risulta pertanto

Jdrift = q(pµp + nµn)E.

Si noti che questa e la rappresentazione puntuale della legge di Ohm J = σE, con σ(conducibilita), dato da σ = q(pµp + nµn).

4

1.3 Semiconduttori drogati

Le proprieta del silicio intrinseco finora viste, in particolare quella di avere un ugualenumero di lacune e di elettroni liberi, possono essere modificate tramite l’aggiunta,in piccole quantita, di altre specie chimiche definite “droganti”. In questo modo sipuo ottenere il silicio di tipo p (nel quale prevalgono le lacune) o quello di tipo n(nel quale prevalgono gli elettroni). Introducendo atomi droganti di un elementopentavalente, come il fosforo, si ottiene silicio di tipo n, perche ogni volta che unadi tali impurezze sostituisce un atomo di silicio nel reticolo cristallino va a formarequattro legami covalenti con altrettanti atomi di silicio, mentre il quinto elettrone divalenza (il fosforo e un elemento del gruppo V) diviene libero e quindi disponibileper la conduzione. Pertanto il fosforo dona un elettrone libero al cristallo di silicio eviene dunque definito un “donatore”. In questo processo non vengono pero generatelacune, quindi gli elettroni diventano i portatori maggioritarı. Se la concentrazionedi atomi donatori e ND, la concentrazione di elettroni liberi nn0 all’equilibrio termicosara data da

nn0 ≈ ND,

dove il primo pedice (n) indica che stiamo considerando silicio di tipo n e il secondo(0) indica che consideriamo la condizione di equilibrio termico.

Dalla fisica dei semiconduttori si ottiene l’importante risultato che all’equilibriotermico il prodotto delle concentrazioni delle lacune e degli elettroni e costante e parial quadrato di ni (la concentrazione intrinseca), indipendentemente dalla concentra-zione di droganti:

nn0pn0 = n2i .

Questa e definita “legge dell’azione di massa”. Quindi la concentrazione di lacunenel silicio n e data da

pn0 ≈ n2i

ND.

Poiche ni e funzione della temperatura, mentre ND non lo e, la concentrazione deiportatori minoritarı dipendera fortemente dalla temperatura, mentre quella dei mag-gioritarı ne sara sostanzialmente indipendente.

Per ottenere del silicio di tipo p sara necessario utilizzare come droganti delleimpurezze trivalenti (appartenenti al gruppo III) come il boro. Ciascun atomo diboro dispone di soli tre elettroni di valenza, per cui potra formare soltanto tre legamicovalenti. Nel quarto legame sara quindi presente una lacuna. Poiche le lacune cosıformate sono in grado di “accettare” elettroni, i droganti di questo tipo sono detti“accettori”.

Ogni atomo accettore da luogo a una lacuna, per cui il numero delle lacuneall’equilibrio termico e approssimativamente uguale a quello degli accettori: pp0 =NA. Analogamente a quanto ricavato in precedenza per la concentrazione di lacunenel silicio di tipo n, la concentrazione di elettroni nel silicio p sara data da

np0 ≈ n2i

NA.

E importante sottolineare il fatto che un pezzo di silicio p o n e elettricamente neutro,perche la carica dei portatori maggioritarı e compensata da quella fissa associata agliatomi droganti. Piu precisamente, se consideriamo per esempio un pezzo di silicion, la carica negativa formata dagli elettroni liberi sara compensata esattamente da

5

quella positiva costituita dai donatori ionizzati e dalle lacune generate termicamente(si noti che in un semiconduttore di tipo n le lacune sono in numero minore che inun semiconduttore intrinseco, in conseguenza della legge dell’azione di massa, e checiascun elettrone deriva o dall’ionizzazione di un atomo donatore o dalla formazionedi una coppia elettrone-lacuna).

1.4 Dipendenza della conducibilita dalla temperatura

Abbiamo visto che la conducibilita in un semiconduttore e data dall’espressione

σ = q(µpp+ µnn).

La concentrazione di lacune e quella di elettroni aumentano nel silicio intrinseco conla temperatura, ma le mobilita hanno una dipendenza opposta dalla temperatura, al-meno per valori della stessa interessanti per le applicazioni elettroniche. L’incrementodel numero di portatori prevale peraltro di gran lunga sulla diminuzione di mobilita equindi la conducibilita aumenta significativamente all’aumentare della temperatura.

Nel silicio drogato, invece, la corrente e prevalentemente trasportata dai porta-tori maggioritarı, la cui concentrazione e sostanzialmente pari a quelle della speciedrogante e quindi indipendente dalla temperatura (almeno per la gamma di tem-perature di normale interesse, all’interno della quale tutti i droganti possono essereassunti ionizzati). In questo caso, quindi, la conducibilita diminuisce all’aumentaredella temperatura, a causa del decrescere della mobilita.

Riassumendo, la conducibilita del silicio intrinseco aumenta al crescere dellatemperatura, mentre quella del silicio drogato diminuisce: queste diverse dipendenzehanno effetti rilevanti sulle proprieta termiche dei dispositivi elettronici.

1.5 La giunzione pn a circuito aperto

p

+ ++ ++ ++ ++ ++ ++ +

− −− −− −− −− −− −− −− −

n

+ +

Poiche la concentrazione di elettroni dal lato n e molto piu grande di quella dal latop, si avra una diffusione di elettroni attraverso la giunzione dalla regione n a quellap. In modo simile, le lacune diffonderanno dalla regione p a quella n. Queste duecomponenti danno luogo a una corrente di diffusione ID che va dalla zona p alla zonan.

Le lacune che diffondono dalla regione p alla n si ricombinano rapidamente congli elettroni maggioritarı e pertanto scompaiono. Si ha quindi una diminuzione delnumero di elettroni liberi nella zona n, quindi alcune delle cariche fisse positive (rap-presentate dagli atomi donatori) non saranno piu neutralizzate. Poiche la ricombi-nazione avviene in prossimita della giunzione, esistera, accanto alla giunzione stessa,una regione svuotata di elettroni e contenente cariche fisse positive non compensate.Nella regione p, accanto alla giunzione, si avra analogamente una zona svuotata dilacune e contenente cariche fisse negative non compensate. L’insieme di tali zonesvuotate di portatori si definisce “zona di svuotamento” o “zona di carica spaziale”.In conseguenza delle cariche fisse della zona di svuotamento si viene a stabilire uncampo elettrico attraverso la zona di svuotamento stessa, con il lato n positivo ri-spetto al lato p. Tale campo si oppone a un’ulteriore diffusione di portatori tra la

6

regione p e quella n. La caduta di tensione sulla zona di svuotamento agisce comeuna barriera di potenziale che deve essere superata dagli elettroni per diffondere nellazona p e dalle lacune per raggiungere la regione n. Questa puo essere vista come unacondizione di equilibrio dinamico, nella quale la corrente di diffusione ID e compen-sata da una corrente uguale e opposta di drift IS, dovuta al campo elettrico creatodallo squilibrio di carica.

In condizioni di circuito aperto la caduta di potenziale attraverso la giunzione,detta potenziale di contatto, puo essere espressa in funzione delle concentrazioni didroganti nella zona p (NA) e n (ND), della concentrazione intrinseca di portatori (ni)e della temperatura T :

V0 =kT

qln

(NAND

n2i

),

dove k e la costante di Boltzmann, pari a 1.38066×10−23 J/K. Nel silicio, a tempera-tura ambiente, V0 e circa 0.6-0.8 V. La tensione misurata tra i terminali e comunquenulla perche V0 risulta compensata dai potenziali di contatto metallo-semiconduttoretra le zone p ed n e gli elettrodi esterni. Se cosı non fosse, sarebbe possibile far passarecorrente nel circuito esterno e riusciremmo quindi a trarre energia da una giunzionepn in equilibrio termico con il circuito esterno, violando il secondo principio dellatermodinamica.

Rappresentiamo ora l’andamento del potenziale visto dagli elettroni e dalle la-cune passando dalla regione n a quella p. Poiche esiste una tensione VO positiva dallato n e negativa da quello p, gli elettroni vedranno una barriera in salita andandodal lato n a quello p. Per le lacune la situazione sara opposta, dato che il segnodella loro carica e rovesciato rispetto a quello degli elettroni, quindi per le lacune labarriera sara in salita andando dal lato p a quello n.

Andamento del potenziale per le lacune

n

p

Andamento del potenziale per gli elettroni

n

p

1.6 La giunzione p− n in polarizzazione inversa e diretta

Consideriamo dapprima il caso in cui alla giunzione sia connesso un generatore ditensione continua con il terminale positivo collegato alla regione n, come in figura.Si parla in questo caso di polarizzazione inversa: la tensione fornita dal generatoreesterno tenderebbe a far passare una corrente dalla regione n a quella p, quindi a farfluire lacune dalla regione n a quella p e elettroni dalla regione p a quella n. Nono-stante che l’andamento del profilo di potenziale sia favorevole a questi spostamenti,dobbiamo ricordare che nella regione n sono disponibili pochissime lacune e lo stesso

7

Polarizzazione inversa

+ ++ ++ ++ ++ ++ ++ +

− −− −− −− −− −− −− −− −

n p

+ +

discorso vale per gli elettroni nella zona p. La corrente che scorre e quindi estre-mamente ridotta, perche alimentata dal flusso di portatori minoritarı. Tale correntenon e inoltre significativamente dipendente dalla tensione applicata, poiche tutti iportatori minoritarı che si trovano in prossimita della zona di svuotamento vengonocomunque trascinati via dal campo elettrico favorevole e il loro numero dipende sol-tanto dalla temperatura. Ne concludiamo che in polarizzazione inversa la corrente epiccola, sostanzialmente indipendente dal valore della tensione applicata e crescenteal crescere della temperatura.

Nella condizione di polarizzazione diretta il terminale positivo del generatoreesterno e connesso alla regione p: la tensione applicata tende quindi a far circolareuna corrente dalla zona p a quella n. Si tratta dunque di una corrente di lacuneche va dalla zona p a quella n e di una corrente di elettroni che fluisce dalla zonan a quella p. Si hanno quindi flussi di portatori maggioritarı, che sono disponibiliin grande quantita, ma questa volta i flussi avvengono in contrasto con l’andamentodella barriera di potenziale.

Polarizzazione diretta

+ ++ ++ ++ ++ ++ ++ +

− −− −− −− −− −− −− −− −

n p

+ +

Se la tensione applicata e molto piccola, la corrente sara anche in questo caso tra-scurabile, perche i portatori non riescono a superare l’ostacolo rappresentato dallabarriera stessa. Poiche l’energia termica posseduta dai portatori e distribuita secondoun andamento di tipo all’incirca Maxwelliano (in realta l’esatta distribuzione sarebbequella di Fermi-Dirac, ma questa e simile alla distribuzione di Maxwell per gli aspettiche ci interessano) e quindi ha un andamento di tipo esponenziale (la probabilitaP (E) che uno stato di energia E sia occupato risulta data da P (E) = exp(−E/kT )),riesce abbastanza semplice comprendere che al crescere della tensione applicata unnumero esponenzialmente crescente di portatori riuscira a superare la barriera e chela corrente aumentera in modo esponenziale con la tensione applicata.

Una completa trattazione matematica della conduzione attraverso una giunzionepn esula dagli scopi delle presenti note, ma le considerazioni fenomenologiche finorafornite possono costituire una giustificazione intuitiva della cosiddetta equazione di

8

Shockley, che da la corrente in una giunzione pn in funzione della tensione applicata:

I = IS

(eV/VT − 1

),

dove I e la corrente che attraversa il diodo, IS e la corrente di saturazione inversa, cioequella che scorre in polarizzazione inversa, V e la tensione applicata tra la regione p equella n, VT = kT/q con un valore a temperatura ambiente (300 K) di circa 26 mV.Nel caso di polarizzazione inversa molto maggiore in modulo di VT il termine espo-nenziale e trascurabile rispetto all’unita e quindi I ≈ −IS , indipendentemente dallatensione applicata, come prima discusso. Quando ci troviamo in condizione di pola-rizzazione diretta, invece, non appena V e in modulo significativamente piu grande diVT , il termine esponenziale domina sull’unita e la corrente dipende esponenzialmentedalla tensione applicata.

La caratteristica I − V dei diodi al germanio corrisponde in modo praticamenteesatto alla legge di Shockley, mentre per i diodi al silicio la caratteristica effettiva-mente misurata risulta del tipo

I = IS

(eV/(ηVT ) − 1

),

dove η e un fattore di idealita (legato a fenomeni di generazione e ricombinazione)compreso tra 1 e 2.

1.7 La capacita di transizione

Quando si applica una tensione inversa alla giunzione, vengono iniettati, in corri-spondenza dei contatti, elettroni nella zona p e lacune nella zone n che vanno aricombinarsi con i portatori maggioritarı nelle corrispondenti zone, portando a unadiminuzione degli stessi e quindi a un allargamento della zona di svuotamento, fin-che non si viene a stabilire una nuova condizione di equilibrio. A regime l’ampiezzadella zona di svuotamento risulta tanto piu grande (e quindi contenente una caricaspaziale maggiore) quanto maggiore e, in modulo, la tensione inversa applicata. Ri-sulta dunque chiara l’analogia tra la zona di svuotamento di una giunzione pn e uncondensatore: a un aumento della tensione applicata corrisponde un aumento dellacarica immagazzinata nella zona di svuotamento. A differenza di quanto accade inun normale condensatore, la dipendenza della carica dalla tensione applicata e nonlineare, come illustrato in figura.

Q

VRV*

9

E possibile peraltro definire una capacita differenziale, intesa come derivata dellacarica rispetto alla tensione, intorno a un particolare valore della tensione stessa:

Cdiff =dQ

dVR

∣∣∣∣VR=V ∗

.

Tale capacita differenziale, detta capacita di transizione, potrebbe essere calcolataricavando prima l’espressione della carica in funzione di VR e poi derivandola. Piusemplicemente, e possibile calcolare la capacita di transizione approssimando la zonadi svuotamento come un condensatore a facce piane e parallele.

Cdiff =εsA

Wdep,

dove εs e la costante dielettrica del silicio, A l’area della sezione trasversale e Wdep

l’ampiezza della zona di svuotamento. L’ampiezza della zona di svuotamento e pro-porzionale alla radice quadrata della somma del potenziale di contatto V0 e del moduloVR della tensione inversa applicata,

Wdep ∝√V0 + VR,

quindi possiamo scrivereCdiff

Cj0=

Wdep0

Wdep,

dove con Cj0 e Wdep0 si sono indicate, rispettamente, la capacita differenziale el’ampiezza della zona di svuotamento per tensione applicata nulla. Sulla base delladipendenza di Wdep da VR, possiamo ricavare l’espressione di Cdiff da Cj0:

Cdiff =Cj0√1 + VR

V0

dove Cj0 e la capacita differenziale per tensione applicata nulla. Il valore di Cj0 sipuo ricavare conoscendo l’espressione completa di Wdep:

Wdep =

√2εsq

(NA +ND

NAND

)(V0 + VR) ,

quindi, inserendo il valore di Wdep per VR = 0, abbiamo:

Cj0 =εsA√

2εsq

(NA+ND

NAND

)V0

=A

√qεs2

(NAND

NA +ND

)1

V0

.

E evidente che la capacita di transizione diminuisce dunque al crescere della tensioneapplicata (le estremita della zona di svuotamento si allontanano). Tale proprietapuo essere utilizzata per ottenere delle capacita controllabili con una tensione, che

10

sono indispensabili per la realizzazione di molti circuiti di comune utilizzo, come glioscillatori a frequenza variabile utilizzati nei sintetizzatori di frequenza.

1.8 La giunzione pn in breakdown

Se si applica una tensione inversa sufficientemente grande, entrano in gioco nuovimeccanismi in grado di far transitare una corrente molto piu grande di IS attraversola giunzione: si parla in tal caso di “breakdown”. Esistono due possibili tipi dibreakdown: quello Zener e quello a valanga. La maggior parte dei diodi normalmenteutilizzati ha tensioni di breakdown elevate (dell’ordine delle centinaia o addiritturamigliaia di volt), in maniera da evitare che il breakdown si verifichi nell’impiegoregolare (altrimenti il diodo perderebbe la sua funzione principale, che e quella di farpassare la corrente in una sola direzione). Il tipo di breakdown che si verifica in talidiodi e quello a valanga; solo nel caso di applicazioni particolari, come la realizzazionedi riferimenti di tensione, si utilizzano diodi la cui tensione di breakdown e stataridotta, con opportuni accorgimenti costruttivi, a valori tra qualche volt e alcunedecine di volt.

Diodi con tensioni di breakdown superiore, in modulo, a 7 V sfruttano comun-que l’effetto valanga, mentre quelli con breakdown sotto i 5 V si basano sull’effettoZener; nel caso che la tensione di breakdown sia compresa tra 5 e 7 V si ha unacombinazione dei due meccanismi. Esaminiamo ora l’origine fisica dei due tipi dibreakdown. Il breakdown Zener deriva da un fenomeno abbastanza complesso ditunneling interbanda, che, senza conoscere la teoria a bande dei semiconduttori, nonpossiamo descrivere in dettaglio. Possiamo ricorrere a una rappresentazione moltosemplificata, nella quale il breakdown Zener viene descritto come la conseguenza del-la rottura dei legami covalenti nella zona di svuotamento causata dall’elevato campoelettrico. La rottura di tali legami da luogo a un gran numero di portatori liberi:gli elettroni generati in questo modo vengono trascinati dal campo elettrico verso illato n, mentre le lacune vengono trascinate verso il lato p. Per piccoli incrementidella tensione inversa applicata al diodo si avranno forti aumenti della corrente, chea questo punto viene determinata sostanzialmente dal circuito esterno, essendo lacaratteristica I-V quasi verticale.

Il breakdown a valanga si verifica invece quando il campo elettrico nella zonadi svuotamento puo accelerare i portatori minoritarı che attraversano la zona stessafino a una velocita tale da rompere i legami covalenti degli atomi con cui collidono.I portatori cosı liberati vengono a loro volta accelerati e causano ulteriori rotture dilegami. Questo processo si sviluppa quindi a valanga, con un aumento dei portatoriin progressione geometrica, tale da dar luogo a qualunque valore di corrente inversadeterminato dal circuito esterno. Il processo di breakdown a valanga e illustratonella figura, per quanto riguarda il processo di moltiplicazione degli elettroni; lelacune danno luogo a un analogo albero, rivolto nella direzione opposta: in questomodo la corrente risulta la stessa in ciascuna sezione trasversale.Se, in conseguenza del passaggio della corrente di breakdown, la massima dissipazionedi potenza ammissibile non viene superata, il breakdown e un fenomeno non distrut-tivo e il diodo torna a funzionare normalmente non appena la tensione inversa vieneriportata sotto il valore di breakdown. Anche nel caso di breakdown a valanga lacorrente e determinata sostanzialmente dal circuito esterno, dato che la caratteristicaI − V risulta praticamente verticale, una volta che sia iniziato il breakdown, comeindicato nella figura seguente (dove la parte di caratteristica per polarizzazione diret-ta non e in pratica visibile, risultando, su questa scala, sostanzialmente schiacciatasull’asse delle ordinate).

11

−e−e−e−e

−e

−e

−e

−e

E

campo elettrico

−e

−e

−e

−e

−e

−e−e

Cor

rent

e (A

)

0 40−120−160 −40−80−200

1

−0.5

0

0.5

Tensione (V)

E importante soffermarsi sulla dipendenza dalla temperatura dei due diversi tipidi breakdown: nel caso dell’effetto Zener un aumento della temperatura fa sı chegli elettroni dei legami covalenti possiedano un energia piu alta e che quindi venganoestratti piu facilmente per effetto del campo elettrico, producendo un incremento dellacorrente, a parita di tensione applicata. Nel caso del breakdown a valanga, invece,un aumento di temperatura causa una maggiore probabilita di scattering e quindi iportatori acquistano in media un’energia minore, dando luogo, a parita di tensioneapplicata, a una minore corrente. Se andiamo a valutare l’effetto della temperaturaa parita di corrente di breakdown, nel caso del meccanismo Zener la tensione inversarichiesta diminuisce, mentre in quello del meccanismo a valanga aumenta.

In generale i diodi che presentano tensioni di breakdown volutamente ridotte (aldi sotto di qualche decina di volt) sono definiti “diodi Zener”, indipendentementedall’effettivo meccanismo di breakdown. I diodi con “tensione di Zener” tra 5 e7 V, in particolare quelli da 5.6 V, presentano la migliore stabilita in temperatura,dato che in essi sono contemporamente attivi i due meccanismi di breakdown, le cuidipendenze dalla temperatura si compensano.

1.9 Capacita di diffusione

Nel funzionamento della giunzione pn in polarizzazione diretta un certo quantitativodi portatori minoritarı in eccesso vengono immagazzinati ai lati della zona di svuota-mento. Tale immagazzinamento da luogo a una capacita, detta capacita di diffusione,decisamente diversa da quella di transizione gia vista. Anche questa e una capacitadifferenziale e il suo valore e dato dall’espressione

Cd =τTVT

I,

12

dove τT e il tempo di transito medio attraverso il diodo, che e funzione dei tempidi vita medı (tempo che in media trascorre prima che un portatore minoritario siricombini con un maggioritario) dei portatori minoritarı. Se, come spesso avviene,il drogaggio e fortemente asimmetrico tra le due zone, per cui e prevalente la com-ponente di diffusione in una delle due regioni, τT e praticamente coincidente con iltempo di vita medio dei portatori minoritarı in tale regione. Si noti che la capacita didiffusione e direttamente proporzionale alla corrente, quindi in polarizzazione inversaessa risulta trascurabile.

1.10 Caratteristica I-V dei diodi

Per correnti elevate la caratteristica I − V delle giunzioni pn comincia a deviaredall’andamento esponenziale previsto dalla legge di Shockley, a causa della presenzadi una resistenza serie dovuta ai contatti e alla resitivita delle regioni n e p, che causauna caduta di tensione non piu trascurabile. Se rappresentiamo la caratteristica I−Vin scala logaritmica, questo effetto appare come una deviazione dalla linearita, comemostrato nella figura sottostante.

IIS

log

V

effetto dellaresistenza serie

Una conseguenza importante dell’andamento esponenziale della caratteristica I − Vdato dalla legge di Shockley consiste nel fatto che la corrente risulta praticamentetrascurabile quando la tensione e inferiore a un valore di soglia, di solito indicato conVγ e definito “tensione di cut-in”. Per diodi al germanio si ha Vγ ≈ 0.2 V, mentreper quelli al silicio Vγ ≈ 0.7 V.

Come abbiamo gia detto, la corrente di saturazione inversa IS dipende forte-mente dalla temperatura e aumenta del 7-8% per ogni grado centigrado. Si ha unraddoppio di IS per ogni incremento di temperatura di 10 C:

IS(T ) = IS(T1)× 2T−T1

10 .

Per mantenere la corrente che attraversa un diodo costante all’aumentare della tem-peratura risulta quindi necessario abbassare la tensione applicata, di circa 2.2 mV/C,a temperature vicine a quella ambiente.

2. Analisi del comportamento circuitale dei diodi

2.1 Simboli circuitali

Il simbolo circuitale utilizzato per rappresentare il diodo e riportato nella figuraseguente: assomiglia a una freccia, rivolta nel verso in cui scorre la corrente in pola-rizzazione diretta. Il terminale posto piu a sinistra nel disegno (e corrispondente alla

13

regione p) si definisce “anodo”, mentre l’altro si indica come “catodo” (e corrispondealla regione n).I diodi caratterizzati da tensioni di breakdown volutamente basse vengono, come giadetto, indicati genericamente come “diodi Zener”, indipendentemente dal fatto chel’effettivo meccanismo di breakdown sia Zener o a valanga, e sono rappresentati neicircuiti con il seguente simbolo:

2.2 Retta di carico

Introduciamo ora il concetto di retta di carico, che risulta molto utile ogni volta chesi voglia studiare il comportamento di un bipolo non lineare inserito in un circuitolineare. Consideriamo il semplice circuito riportato nella figura seguente e scriviamol’equazione che si ricava dall’applicazione della legge di Kirchhoff alle maglie:

−VAA + IDR + VD = 0,

da cui otteniamo

ID = − 1

RVD +

VAA

R.

L’equazione sopra indicata fornisce ID in funzione di VD sotto forma di una relazionelineare che descrive una retta sul piano VD − ID, con coefficiente angolare e terminenoto dipendenti soltanto da VAA e da R. Tale retta, definita “retta di carico”,interseca l’asse delle ordinate in VAA/R e quello delle ascisse in VAA, e indica larelazione tra ID e VD imposta dal circuito esterno al diodo.

+

−V

R

D

VAA

DI

Se la caratteristica I−V del diodo e data in forma grafica, possiamo trovare il puntodi lavoro del diodo tracciando sulla stessa la retta di carico e andando a individuarel’intersezione tra le due curve, che corrisponde a soddisfare contemporaneamente ilegami tra ID e VD imposti dal diodo e dal circuito esterno:Se variamo il valore di VAA la retta di carico si sposta parallelamente a se stessa,mentre modificando il valore di R essa ruota intorno all’intersezione con l’asse delleascisse. Si noti che il concetto di retta di carico e del tutto generale e puo quindi essereimpiegato ogni volta che si abbia un bipolo non lineare inserito in una rete lineare:in tal caso la caratteristica data in forma grafica sara quella del bipolo non lineare,mentre R e VAA corrisponderanno, rispettivamente, alla resistenza equivalente diThevenin e al generatore equivalente di Thevenin visti dal bipolo stesso.

14

VAA

VAA

V

ID

D

R

bipolo nonlineare

th

Vth

R

2.3 Circuiti equivalenti del diodo per grandi segnali

Esistono varı tipi di circuiti equivalenti utilizzati per l’analisi dei circuiti a diodi. Uncircuito abbastanza completo e quello sotto rappresentato, nel quale il diodo in pola-rizzazione diretta viene sostituito con un generatore di tensione di valore Vγ in seriecon una resistenza Rf , mentre in polarizzazione inversa lo si considera semplicemen-te un circuito aperto. Questo modello corrisponde ad approssimare la caratteristicaI − V del diodo con una spezzata, formata da una semiretta orizzontale coincidentecon l’asse delle ascisse per tensioni negative e per tensioni positive fino a Vγ , e dauna semiretta con pendenza 1/Rf per tensioni superiori a Vγ .

per > per <

DI

Vγ VD

Vγ

R f

VD

Vγ VD

Vγ

Un circuito equivalente piu semplice si ottiene dal primo che abbiamo visto assumendoRf = 0. In tal caso la caratteristica risulta approssimata dalla stessa semiretta giavista per il caso precedente per tensioni inferiori a Vγ , seguita poi da una semiretta

15

verticale. Si considera quindi il diodo un circuito aperto quando la tensione ai suoicapi e inferiore a Vγ e un generatore di tensione pari a Vγ non appena la tensione aisuoi capi raggiunge Vγ (che non puo essere superata nell’ambito di questo modello).

DI

Vγ VD

Un circuito equivalente ancor piu semplice si ottiene assumendo Vγ trascurabile:in tal caso il diodo viene trattato come un interruttore, che risulta aperto per tensioniapplicate tra anodo e catodo negative e chiuse per tensione nulla e corrente che fluiscenel verso della polarizzazione diretta.

VD

DI

2.4 Metodi di analisi dei circuiti

L’analisi dei circuiti a diodi si svolge partendo da un’ipotesi di lavoro per lo statodi conduzione o meno dei varı diodi, ricavata in genere per ispezione. Si risolvepoi il circuito sostituendo ai diodi le reti equivalenti consistenti con il modello didiodo adottato e con lo stato assunto per ciascuno di essi. Una volta ricavate letensioni e le correnti nel circuito, si va a verificare, per ciascun diodo, se queste sonoconsistenti con lo stato ipotizzato, vale a dire se la tensione che si presenta ai capi deidiodi considerati interdetti e effettivamente inferiore a Vγ (o semplicemente negativase si considera Vγ trascurabile) e se la corrente nei diodi considerati in conduzionescorre effettivamente nel verso della polarizzazione diretta. Se queste verifiche hannosuccesso, data l’unicita della soluzione per una rete elettrica in cui siano presenticomponenti con caratteristiche I − V monotone, la procedura seguita e corretta e legrandezze trovate sono corrette. Se, invece, anche per un solo diodo, le condizioninon risultano soddisfatte, si deve ripartire da capo, considerando una configurazionediversa per lo stato dei diodi. E chiaro che in un circuito con un numero abbastanzasignificativo di diodi la scelta delle configurazioni da considerare deve essere guidatada un’ispezione attenta della rete, altrimenti il numero di tentativi necessarı perarrivare alla soluzione corretta potrebbe essere troppo elevato.

16

2.5 Circuito rettificatore

Una delle applicazioni piu semplici dei diodi consiste nella realizzazione di circuitirettificatori, in grado cioe di ricavare un segnale a valor medio diverso da zero (quindiun segnale con componente continua non nulla) a partire da un segnale alternativo(e quindi a valor medio nullo). La versione piu elementare di un circuito rettificatoree rappresentata nella figura sottostante.

t

,

vU

vS

vU vS

vS

RL

Uv

Se VS e una tensione alternata, il diodo condurra soltanto nelle semionde positive(consideriamo Vγ trascurabile), quindi la tensione di uscita sara costituita dalle solesemionde positive, come rappresentato in figura. Se si vuole ottenere qualcosa dipiu vicino a una tensione continua, e necessario inserire un condensatore in paralleloalla resistenza, realizzando un rettificatore con filtro capacitivo. Il diodo smette dicondurre quando la tensione VS scende al di sotto della tensione a cui e carico il con-densatore. Da questo momento la tensione sul parallelo RC decade esponenzialmentefinche non viene nuovamente superata da quella di ingresso e il diodo ritorna a con-durre (l’esatto istante in cui termina la conduzione andrebbe calcolato confrontandola derivata della tensione in ingresso e di quella relativa al transitorio sul condensato-re: la conduzione finira quando la prima diventa maggiore in modulo della seconda).Tale decadimento esponenziale, se la costante di tempo RC e molto maggiore delperiodo della tensione di ingresso, puo essere approssimato da un andamento lineare,come nel grafico sotto riportato.

t

,

vU

vS

vU vS

vS

RL C

Uv

La tensione di uscita e quindi simile a una continua, ma con una fluttuazione (deno-minata “ripple”) la cui ampiezza e tanto piu piccola quanto piu grande e la costantedi tempo RC rispetto al periodo di VS .

Ritornando al rettificatore senza filtro capacitivo, vediamo che cosa succede nelcaso che Vγ non sia trascurabile in confronto alla tensione di ingresso. In tal caso ildiodo conduce soltanto nell’intervallo nel quale VS risulta maggiore di Vγ , per cui inuscita ogni semiperiodo inizia con un ritardo φi e termina con un anticipo φi (comeindicato nella figura). La differenza di fase φi puo essere valutata semplicemente:

vu = RLvs − Vγ

RL= VMsenωt− Vγ ,

quindiVMsenφi − Vγ = 0

17

e percio φi = arcsenVγ/VM .

t

,

φi

VγvU

vS

vU vS

vS

RL

Uv

In genere i rettificatori vengono utilizzati per ottenere, a partire dalla tensione alter-nata a 230 V, 50 Hz della rete di distribuzione, una tensione continua da impiegareper l’alimentazione di apparecchiature elettroniche. A questo scopo e di solito neces-sario abbassare la tensione e creare una separazione dalla rete stessa: tale risultatosi ottiene con un trasformatore, come rappresentato in figura. Il flusso magneticopresente nel nucleo di un trasformatore e pressoche costante e di valore in genere pic-colo rispetto al rapporto tra la forza magnetomotrice dovuta alla normale corrente difunzionamento in ciascun avvolgimento e la riluttanza del circuito magnetico (questoperche al crescere della corrente nel primario cresce anche quella nel secondario, cheha un effetto opposto in termini di flusso). Prenderemo in considerazione soltantoi trasformatori ideali, per i quali il flusso magnetico totale puo essere consideratotrascurabile, per cui

N1I1 +N2I2 = 0 → −I2I1

=N1

N2.

Si puo anche semplicemente dimostrare che

V2

V1=

N2

N1.

V1 V2

I 2I 1

I pallini indicano il verso relativo degli avvolgimenti, nel senso che se la corrente eentrante su tutti i terminali contrassegnati con pallini, i flussi prodotti saranno tutticoncordi. E quindi evidente che, nel normale funzionamento del trasformatore, sela corrente entra nel pallino del primario, sul secondario la corrente dovra uscire dalterminale contrassegnato con il pallino, dovendo essere il flusso totale nullo. Inoltre, sela tensione viene applicata al primario con polarita positiva sul terminale con pallino,per ottenere il verso della corrente sul secondario prima indicato si dovra avere unatensione sul secondario con polarita positiva in corrispondenza del terminale conpallino.

2.6 Raddrizzatori a doppia semionda

Allo scopo di diminuire il ripple in uscita risulta conveniente “raddrizzare” piuttostoche “rettificare” una tensione alternata, vale a dire, oltre a selezionare le semionde

18

t

Forma d’onda raddrizzata

vS

v

positive, rendere positive anche quelle negative, come indicato nella figura sottostan-te.Tale risultato puo essere ottenuto utilizzando un trasformatore con due secondarie rettificando le tensioni di uscita, prelevate in opposizione di fase tra loro. Conriferimento allo schema sotto riportato, durante la semionda positiva della tensionedi ingresso conduce il diodo superiore, dando luogo a una semionda positiva in uscita,mentre durante quella negativa conduce il diodo inferiore, dando comunque luogo auna semionda positiva in uscita.

LR UVC

AV

BV

1V

Con una soluzione di questo tipo, a parita di costante di tempo RC, si ottieneun ripple ridotto, perche il periodo della tensione pulsante ottenuta risulta dimezza-to. Vediamo qual e il valore di tensione inversa che i diodi impiegati devono esserein grado di sopportare. Consideriamo per esempio il caso di semionda positiva iningresso: il condensatore si puo considerare sempre carico al valore massimo VM del-la tensione sul secondario, quindi ai capi del diodo inferiore (D2) sara presente unatensione VD2 = VB − VM . Poiche la tensione VB raggiunge il valore minimo −VM , lamassima tensione inversa sul diodo D2 sara, in modulo, di 2VM . Lo stesso ragiona-mento si puo ripetere per il diodo superiore, ottenendo lo stesso valore di massimatensione inversa. Andranno quindi scelti dei diodi caratterizzati da una tensione dibreakdown abbastanza piu grande di 2VM (di solito si impiegano diodi con tensionedi breakdown almeno doppia rispetto a 2VM ).

E possibile ottenere un raddrizzamento di una tensione alternata anche senzaricorrere a un trasformatore con doppio secondario, utilizzando quattro diodi connessinella configurazione indicata in figura, denominata “ponte di Graetz”.

LR UVC

2D

3D 4D

1D

1V2V

Per l’analisi del funzionamento supponiamo, per semplicita, che non ci sia il conden-satore di filtro, il quale introdurra lo stesso effetto di livellamento della tensione di

19

uscita gia visto in precedenza. Facciamo l’ipotesi, in base a un’ispezione della rete,che durante la semionda positiva della V2 conducano i diodi D2 e D3 e siano inter-detti D1 e D4. Procediamo all’analisi del circuito supponendo di sostituire dei cortocircuiti ai diodi in conduzione e dei circuiti aperti a quelli interdetti. Verifichiamoil verso delle correnti nei diodi supposti in conduzione e quello delle tensioni ai capidei diodi supposti interdetti: la corrente scorre attraverso il diodo D2 e da questoraggiunge la resistenza di carico, ritornando poi al trasformatore tramite D3. Quindiil verso della corrente su D2 e D3 e coerente con le ipotesi fatte. La tensione ai capidi D1 e D4, misurata tra anodo e catodo, risulta pari alla tensione di uscita del tra-sformatore cambiata di segno, ed e quindi negativa, confermando l’interdizione. Unragionamento del tutto analogo porta a concludere che durante la semionda negativacondurranno i diodi D1 e D4, mentre saranno interdetti D2 e D3.

Se si tiene in considerazione anche l’effetto del condensatore, l’unica varianteconsiste nel fatto che, per esempio nella semionda positiva, i diodi D2 e D3 con-durranno soltanto nei brevi intervalli necessari a ricondurre la tensione ai capi delcondensatore al valore di picco VM della V2 e i diodi D1 e D4 saranno sottoposti auna polarizzazione inversa pari alla tensione sul condensatore e pari quindi a VM .Concludiamo quindi che in un raddrizzatore a ponte di Graetz si possono utilizzarediodi di costo inferiore rispetto al caso visto prima del raddrizzatore con trasforma-tore a doppio secondario, dato che questi devono sopportare una tensione massimainversa pari solo a VM invece di 2VM .

2.7 Circuiti tagliatori e fissatori

I circuiti tagliatori sono utilizzati per selezionare parti di una forma d’onda che stannoal di sopra o al di sotto di un livello di riferimento. In questo senso anche il circuitorettificatore potrebbe considerarsi un tagliatore che seleziona la parte del segnale diingresso superiore a zero. Lo schema piu semplice di un circuito tagliatore e quellosotto riportato:

VR

R

VU

V I

Per l’analisi del circuito consideriamo il modello di diodo piu semplice, quello conVγ = 0 e Rf = 0: se la tensione di ingresso vI e minore di VR, il diodo risultainterdetto e la tensione di uscita vU e pari a vI . Quando invece la tensione di ingressosupera VR, il diodo conduce e la tensione di uscita risulta pari a VR. Possiamotracciare un grafico, detto caratteristica di trasferimento, della vU in funzione dellavI : per vI < VR si tratta semplicemente di una semiretta con coefficiente angolareunitario; poi, per vI ≥ VR, diventa una semiretta orizzontale.Se Vγ non fosse trascurabile, la tensione di uscita sarebbe pari a VR+Vγ per vI > VR+Vγ e pari a vI per gli altri valori di vI : il grafico della caratteristica di trasferimentorimarrebbe quindi inalterato, eccetto che per la sostituzione di VR con VR + Vγ .

20

v

vU

IVR

D2D1

R

VR2VR1V I

VU

E anche possibile realizzare un doppio tagliatore, nel quale sono presenti duegeneratori di tensione VR1 e VR2, connessi tramite i diodi D1 e D2, come indicatonella figura sottostante.Per evitare il passaggio di una corrente di corto circuito nella maglia formata daVR1, D1, D2, VR2, deve risultare VR2 > VR1. Nell’ipotesi di Vγ trascurabile, se latensione di ingresso e inferiore a VR1, il diodo D1 conduce, D2 e interdetto e latensione di uscita risulta pari a VR1; per VR1 ≤ vI ≤ VR2 ambedue i diodi sonointerdetti e la tensione vU e pari a quella d’ingresso; per vI > VR2 il diodo D1 einterdetto, D2 conduce e la tensione di uscita e pari a VR2. La caratteristica ditrasferimento puo quindi essere rappresentata come una spezzata costituita da duesemirette orizzontali connesse da un segmento con pendenza unitaria:

v

vU

IVR1

VR2

21

2.8 Logica a diodi

E possibile, utilizzando diodi, resistori e generatori di tensione, realizzare alcunesemplici funzioni logiche. Esamineremo due esempi di porte logiche e discuteremoi problemi che la logica a diodi presenta. Nell’analisi che segue sara utilizzato ilmodello di diodo per grandi segnali piu semplice, quello con Vγ = 0 e Rf = 0, checorrisponde a un interruttore ideale. Associamo il valore logico 1 a una tensione di5 V e il valore logico 0 a una tensione di 0 V.

In tale contesto il circuito sotto riportato svolge la funzione di una porta logicaAND: l’uscita e a livello logico 1 solo se entrambe gli ingressi lo sono. E infattisufficiente che soltanto VA o soltanto VB siano a tensione 0 perche il corrispondentediodo conduca e anche l’uscita vada a 0.

VUVA

VB

VCC

E anche possibile realizzare la funzione OR, il cui circuito, sotto rappresentato, risultaancor piu semplice, richiedendo soltanto due diodi e un resistore. E sufficiente cheuno degli ingressi si trovi alla tensione di 5 V perche anche l’uscita venga portata allastessa tensione, in conseguenza dell’entrata in conduzione del diodo corrispondente.Se anche l’altro ingresso viene portato a 5 V, il diodo relativo condurra anch’esso;altrimenti risultera interdetto.

VUVA

VB

R

Questo approccio alla implementazione delle porte logiche presenta pero dei probleminel caso in cui si vogliano realizzare dei circuiti piu complessi. Consideriamo l’esempiodi due porte OR in cascata, come rappresentato nella figura seguente.Supponiamo di porre VB1 = 5 V e VA1 = 0 V. L’uscita del primo OR sara alta (a5 V) e tale sara anche quella del secondo OR. In ingresso a VB1 si dovra quindi forniresia la corrente che scorre in R1 sia quella che scorre in R2. Se si aggiungono ulterioriporte in cascata, la corrente richiesta diverra ben presto estremamente elevata e porraserı problemi pratici. Un altro inconveniente e rappresentato dal fatto che in realtai diodi non sono interruttori ideali e che quindi hanno Vγ ≃ 0.7 V (se si tratta didiodi realizzati su silicio). Quindi, se VB1 = 5 V, avremo VB2 = 4.3 V e VU = 3.6 V.

22

VA1

VB1

VU

R

R

VA2

2

1

Si assistera quindi a un progressivo degrado dei livelli logici, che rende impossibilela realizzazione di circuiti con un numero significativo di porte in cascata. E questala ragione principale per cui le porte logiche a soli diodi sono utilizzate solo perapplicazioni estremamente semplici, mentre in tutti gli altri casi si ricorre a circuitipiu complessi, utilizzanti componenti in grado di fornire un guadagno di potenza.

Un ulteriore, molto grave inconveniente della logica a diodi consiste nel fattoche con essa non e possibile realizzare una delle funzioni logiche fondamentali, quelladella porta NOT, che e invece indispensabile per l’implementazione di una genericarete combinatoria.

2.9 Regolatore di tensione con diodo Zener

Abbiamo precedentemente discusso l’utilizzo dei diodi per la rettificazione e il rad-drizzamento di tensioni alternate, utilizzati in circuiti aventi lo scopo di ottenere unatensione continua utile per l’alimentazione di circuiti elettronici. Un problema chesi presenta nella realizzazione di circuiti alimentatori, cioe in grado di trasformare latensione alternata di rete in una tensione continua da utilizzare come sorgente di ali-mentazione, e rappresentato dalle variazioni che la tensione di uscita subisce al variaredella corrente assorbita dal carico e come conseguenza delle inevitabili fluttuazionidella tensione di rete. Per porre rimedio a questi inconvenienti, si introducono circui-ti di regolazione, la cui funzione e quella di mantenere costante la tensione d’uscita.Il piu semplice circuito di regolazione che si possa concepire e rappresentato da unresistore e un diodo Zener, come mostrato nella figura sottostante, collocati in uscitaal circuito.

230 V

50 Hz C UV

R

DZAV 1

Per l’analisi di questa rete supponiamo, in prima approssimazione, che le variazionidella tensione VA ai capi del condensatore di livellamento siano trascurabili rispettoalla differenza tra VA e VZ , la tensione di breakdown del diodo DZ1. Supponiamoinoltre che VZ sia minore di VA: il diodo DZ1 funzionera quindi in breakdown e latensione ai suoi capi, fornita poi al carico, sara proprio VZ . Nell’ipotesi fatta di tra-scurabilita delle variazioni della VA, il resistore R sara attraversato da una corrente

23

costante I = (VA − VZ)/R. Il massimo assorbimento da parte del carico per cui que-sto circuito continua a funzionare nel modo desiderato (vale a dire con VU = VZ) epari a I: per correnti sul carico al di sopra di I la tensione sul diodo Zener cade al disotto di VZ , il diodo si interdice e non svolge piu alcuna funzione. Se invece il caricoassorbe una corrente nulla, tutta la I va nel diodo Zener, il quale deve essere quindiin grado di dissipare una potenza VZI. Risulta dunque chiaro che un circuito regola-tore di questo tipo puo essere utilizzato soltanto per carichi di potenza limitata, cheassorbano, al piu, qualche centinaio di milliampere, altrimenti si dovrebbe accettare,nel funzionamento a vuoto, una eccessiva dissipazione di potenza sul diodo Zener. Seprendiamo in considerazione anche il fatto che la VA non e costante, ma variabile infunzione della tensione di rete e dell’assorbimento del carico, l’analisi del circuito nonvaria di molto: la corrente che attraversa il resistore R non sara esattamente costante,ma il limite per la corrente massima fornibile al carico senza che il diodo Zener escadalla zona di breakdown sara comunque rappresentato da (VAmin−VZ)/R (dove conVAmin si e indicato il valore minimo che VA puo raggiungere). Inoltre la dissipazionemassima sul diodo sara data da (VAmax−VZ)VZ/R (dove VAmax e il massimo valoredi tensione raggiungibile da VA. Fino a questo punto abbiamo assunto la caratteri-stica I − V del diodo Zener esattamente verticale in corrispondenza della tensione dibreakdown; per caratteristiche reali, nelle quali la resistenza differenziale nella regio-ne di breakdown e non nulla, il comportamento del circuito regolatore e leggermentediverso e la tensione di uscita dipende, anche se di poco, dall’assorbimento di correntedel carico.

3. Analisi dei circuiti a diodi per piccoli segnali

3.1 Modello del diodo per piccoli segnali

Fino a questo punto abbiamo preso in considerazione il comportamento del diodoper “grandi segnali”, per i quali tale comportamento risulta fortemente e palesemen-te non lineare. Abbiamo tuttavia introdotto ugualmente dei modelli linearizzati, checonsentono un’analisi semplificata, sotto opportune condizioni, dei circuiti a diodi.Se, per esempio, si e interessati a conoscere la corrente che scorre in un diodo in po-larizzazione diretta alimentato da un generatore di tensione tramite una resistenza,l’errore che si commette sostituendo al diodo un corto circuito e trascurabile, purchela tensione di uscita del generatore sia molto piu grande di Vγ . Tuttavia, se vogliamoconoscere con buona precisione la variazione di tensione ai capi del diodo in conse-guenza di una variazione della tensione del generatore utilizzato per l’alimentazione,l’errore percentuale che commettiamo sara notevolissimo, anche utilizzando il model-lo piu completo visto finora, quello con il generatore Vγ e la resistenza Rf . Risultaquindi necessario disporre di modelli piu precisi del diodo e se, in particolare, si vuolevalutare in maniera accurata la risposta a piccoli segnali che costituiscono variazioniintorno al punto di riposo, e possibile ricorrere a modelli linearizzati che consentonocomunque valutazioni estremamente affidabili. Si parla in questo caso di “modelliper piccoli segnali”.

Il modello linearizzato per piccoli segnali che considereremo e valido quando lacomponente variabile nel tempo delle grandezze applicate ai capi del diodo e moltopiccola rispetto al valor medio a essa sovrapposto e risulta comunque abbastanzapiccola da rendere valida la procedura di linearizzazione utilizzata.

Introduciamo innanzitutto la notazione che useremo poi estesamente nel seguito:si indicano con lettera minuscola e pedice minuscolo le componenti variabili nel tempo

24

delle grandezze (per esempio vi), si utilizza invece una lettera maiuscola con pedicemaiuscolo per le grandezze medie (per esempio VI) e, infine, la grandezza totaleviene indicata tramite una lettera minuscola con pedice maiuscolo (vI = VI + vi). Siimpiega invece la lettera maiuscola con pedice minuscolo (Vi) per rappresentare legrandezze espresse come fasori nel dominio trasformato della frequenza f o in quellodella frequenza generalizzata s.

Esaminiamo ora il concetto di linearizzazione in generale. Se applichiamo unatensione v a un bipolo non lineare, questo sara attraversato da una corrente i che euna funzione di v:

i = f(v).

Supponiamo di operare intorno a una tensione di riposo VQ e di essere interessati allevariazioni intorno a tale punto di riposo. In questo caso possiamo sviluppare in seriedi Taylor la funzione f(v) intorno al punto VQ:

i(VQ + δv) = i(VQ) +di

dv

∣∣∣∣v=VQ

δv +1

2

d2i

dv2

∣∣∣∣v=VQ

δv2 + · · ·+ 1

n!

dni

dvn

∣∣∣∣v=VQ

δvn.

Se δv e abbastanza piccolo e se la funzione f(v) e sufficientemente “well behaved”, itermini in cui compaiono potenze di δv superiori alla prima possono essere trascuratie abbiamo quindi

i(VQ + δv) ≃ i(VQ) +di

dv

∣∣∣∣v=VQ

δv.

Tutto cio equivale ad aver effettuato una linearizzazione del problema, dato che ladipendenza di i da v e ora espressa, per valori piccoli di δv, tramite una relazionelineare. Possiamo anche riscrivere la relazione linearizzata nella forma

i(VQ + δv) ≃ i(VQ) +δv

dvdi

∣∣v=VQ

= i(VQ) +δv

rd|v=VQ

,

dove e stata introdotta rd (resistenza differenziale del diodo), che corrisponde alladerivata della tensione ai capi del diodo rispetto alla corrente che lo attraversa, va-lutata nel punto di lavoro VQ. Se la caratteristica del diodo e disponibile in formagrafica, dobbiamo innanzitutto individuare il punto di lavoro tramite l’intersezionecon la retta di carico, dopodiche la resistenza differenziale puo essere ricavata comereciproco del coefficiente angolare della retta tangente alla caratteristica in tale pun-to. Se la caratteristica e invece fornita in forma analitica, possiamo usare un metodoiterativo per la determinazione del punto di lavoro, o una delle approssimazioni giaviste, dopodiche la resistenza differenziale puo essere ricavata dalla derivata dellarelazione I − V :

i =IS

(ev/(ηVT ) − 1

)

gd =di

dv

∣∣∣∣v=VQ

=1

ηVTISe

v/(ηVT ) ≃ 1

ηVTi|v=VQ

=1

ηVTIQ

rd =1/gd =ηVT

IQ

.

Quindi la resistenza differenziale e inversamente proporzionale alla corrente di riposo.Sottolineiamo che esiste una differenza sostanziale rispetto al modello linearizzato per

25

grandi segnali: in quel caso avevamo considerato un unico valore di resistenza costanteal variare del punto di riposo, che costituiva una grossolana rappresentazione dellarealta, dato che rd e, come abbiamo appena dimostrato, fortemente dipendente dalpunto di lavoro scelto.

Svolgiamo una semplice valutazione dell’ampiezza del segnale dipendente daltempo per cui l’approssimazione consistente nel modello linearizzato del diodo risultaragionevolmente applicabile. La derivata seconda della corrente nel diodo rispettoalla tensione ai suoi capi risulta

d2i

dv2=

1

(ηVT )2i(v),

e, piu in generale, la derivata n-esima risulta

dni

dvn=

1

(ηVT )ni(v).

Se confrontiamo il termine di ordine 1 dello sviluppo in serie di Taylor con quellodi ordine 2, notiamo che se δv e minore di ηVT /10, il termine di ordine 2 e minoredi un ventesimo di quello di ordine 1. Pertanto un termine di paragone ragionevoleper decidere se il modello linearizzato e applicabile puo consistere proprio in VT /10:considerando che il fattore di idealita η e compreso tra 1 e 2, se δv e minore di VT /10i termini dello sviluppo in serie di ordine superiore al primo sono decisamente piccoli,anche se, a rigore, non del tutto trascurabili. Se poi δv ≪ VT /10 possiamo essere deltutto certi della bonta dell’approssimazione lineare. Si noti che non e necessario che lecomponenti variabili nel tempo delle tensioni presenti nel circuito siano minori VT /10:e sufficiente che la variazione nel tempo da esse causata δv della tensione ai capi deldiodo sia minore di VT /10. Spesso si applica la procedura di linearizzazione purcherisulti δv < VT /5, dato che la soluzione del problema non lineare e realisticamenteaffrontabile solo con metodi numerici.

3.2 Esempio di applicazione del modello per piccoli segnali

Prendiamo in considerazione il circuito sotto rappresentato, costituito da due gene-ratori di tensione, di cui uno (VAA) costante e uno (vs(t)) variabile nel tempo, unresistore R e un diodo D. Supponiamo che l’andamento nel tempo della tensione divs(t) sia sinusoidale:

vs(t) = VM sin(ωt).

AAV

vS

R

vU

26

Per prima cosa si deve determinare il punto di lavoro, tramite uno dei metodiprecedentemente visti, ricavando in tal modo VQ, IQ e, conseguentemente, rd. Perdeterminare il punto di riposo si utilizza il cosiddetto “circuito in continua”, checontiene soltanto il generatore VAA, il resistore R e il diodo D.

AAV

QV

QIR

Una volta determinati i parametri sopra citati si passa allo studio del cosiddetto“circuito dinamico” o “circuito in alternata” nel quale compaiono il generatore vs(t) ela resistenza R, e il diodo e rappresentato per mezzo della sua resistenza differenzialerd.

di

uvdr

sv

R

Il valore della componente alternativa in uscita puo ora essere calcolato:

vu(t) = vs(t)rd

R+ rd= V ′

M sin(ωt),

dove V ′M = VMrd/(R + rd). La tensione totale presente sull’uscita puo infine essere

ottenuta sommando la componente continua e quella variabile nel tempo:

vU = VU + vu = VQ + V ′M sinωt.

3.3 Interruttore a diodo

Sfruttando le proprieta dei diodi che abbiamo esaminato e possibile ottenere un in-terruttore comandato per un segnale variabile nel tempo. Si verifica spesso la ne-cessita di controllare il passaggio di un segnale dipendente dal tempo: tale controllopotrebbe essere ottenuto tramite un normale interruttore, ma in alcune situazio-ni l’azionamento deve avvenire da una posizione lontana dall’effettivo percorso delsegnale. Si potrebbe deviare il percorso del segnale utilizzando dei cavi, ma cio por-terebbe facilmente a introdurre dei disturbi che degraderebbero la qualita del segnale

27

stesso. E peraltro possibile, utilizzando un diodo, controllare il passaggio del segna-le in questione tramite una tensione continua, che puo essere trasportata anche adistanze significative senza creare problemi. Un esempio di un circuito in grado disvolgere questa funzione e riportato di seguito.

sv

AAV AAV

uv

1S

C1 R1

R2 R3C 2

Nel circuito compaiono anche due condensatori, C1 e C2, che considereremo di valoretendente all’infinito, e quindi assimilabili a corto circuiti per le componenti variabilinel tempo e a circuiti aperti per le componenti continue. Quando il deviatore S1 enella posizione bassa, il diodo risulta polarizzato direttamente e consente quindi ilpassaggio della corrente, presentando inoltre una resistenza differenziale abbastan-za bassa, che costituisce un corto circuito per il segnale alternativo, il quale vienepertanto trasferito in uscita. Quando, invece, il deviatore S1 e nella posizione al-ta, il diodo risulta polarizzato inversamente e si comporta sostanzialmente come uncircuito aperto, impedendo il passaggio del segnale vs(t) verso l’uscita.

Svolgiamo ora un’analisi quantitativa approssimata. Iniziamo dal caso in cui ildeviatore sia nella posizione in basso: il diodo risulta polarizzato direttamente, conuna corrente IQ che puo essere valutata rapidamente da

IQ =VAA − Vγ

R1 +R2.

Possiamo poi ricavare rd da

rd =ηVT

IQ.

A questo punto possiamo tracciare il circuito dinamico, che risultera:

R1

R3 uvsv

dr

R2

28

Da tale circuito valutiamo la componente dinamica in uscita:

vu(t) =R2//R3

rd + (R2//R3)vs(t).

Quindi, se rd ≪ R2//R3, la tensione di uscita e praticamente coincidente con quella di

ingresso. E importante notare che la corrente scorre nel diodo sempre nel verso dellapolarizzazione diretta, anche quando vs(t) risulta negativa, perche la corrente totalenel diodo e il risultato della somma della componente continua IQ e di quella dovuta avs(t). Perche il diodo rimanga sempre in conduzione, la componente dinamica dellacorrente che attraversa il diodo deve essere quindi in ogni momento minore dellacorrente di riposo. Requisiti ancor piu stringenti devono essere soddisfatti perchesia valido il trattamento linearizzato del circuito dinamico: il modulo della correntedovuta a vs(t) dovra essere molto minore di IQ in qualsiasi istante, altrimenti l’ipotesidi rd costante non sarebbe piu valida. In questo caso particolare il comportamentodel diodo rimarra piu o meno lineare finche la componente variabile nel tempo dellatensione ai suoi capi avra ampiezza minore di VT (26 mV a temperatura ambiente)o, comunque, dello stesso ordine di grandezza.

Nel caso in cui il deviatore si trovi nella posizione piu in alto, il diodo e polarizzatoinversamente e il circuito dinamico risulta il seguente.

R1

R3 uvsv

R2

L’uscita e pertanto nulla, dato che non esiste un percorso per il segnale tra la portadi ingresso e quella di uscita.

29

4. Il transistore BJT

4.1 Generatore di corrente controllato in corrente

Una funzione essenziale nella maggior parte dei circuiti elettronici e rappresentatadal generatore controllato. Un generatore controllato e un dispositivo a due porte,quindi con quattro terminali, che si riducono tuttavia nella maggior parte dei casia tre, perche due sono in comune tra ingresso e uscita. Prendiamo inizialmente inconsiderazione il generatore di corrente controllato in corrente, perche questo puoessere approssimato tramite il transistore bipolare a giunzione (Bipolar JunctionTransistor, BJT). In forma ideale tale generatore puo essere rappresentato con loschema che segue.

v s

v 1A i 1

v 2

i 1RS

RL

i 2

La quantita A che rappresenta il rapporto tra la corrente di uscita e quella di ingressoviene definita “guadagno di corrente”. Notiamo che l’impedenza di ingresso e statascelta volutamente nulla in modo che la corrente di ingresso sia massima. Notiamoanche che il dispositivo e unidirezionale, cioe che le grandezze elettriche eventualmen-te applicate all’uscita non influenzano in alcun modo quelle in ingresso. Possiamofacilmente calcolare il rapporto tra la tensione vs e quella v2 di uscita:

i1 =vsRS

v2 = −Ai1RL = −ARL

RSvs.

Se ARL/RS e maggiore dell’unita |v2| > |vs| e si ha quindi un’amplificazione di tensio-ne. Se inoltre A > 1, come di solito accade in pratica, si ha anche un’amplificazione dicorrente. Se il prodotto del guadagno di tensione per quello di corrente, A2RL/RS emaggiore dell’unita si ha un’amplificazione di potenza: significa quindi che e possibilecontrollare con un piccolo segnale un segnale di potenza maggiore. Proprio questoeffetto rappresenta la caratteristica peculiare dei cosiddetti “componenti attivi”, deiquali il BJT sara il primo esempio che esamineremo. E importante sottolineare finoda ora che la potenza in piu che si presenta all’uscita rispetto a quella in ingressoproviene dalla sorgente di alimentazione, che e sempre necessaria per il funzionamen-to dei dispositivi attivi. L’amplificazione di potenza e di fondamentale importanzanon solo nel trattamento dei segnali analogici, ma anche in campo digitale, perche,insieme con la proprieta di unidirezionalita, consente la realizzazione di interruttoricomandati che controllano correnti piu grandi di quella di comando e quindi di retiche non danno luogo a degrado dei livelli logici.

Una descrizione molto utile del comportamento di un generatore comandatosi ottiene tramite la rappresentazione grafica delle caratteristiche di ingresso e diuscita, sotto la forma di famiglie di curve. Le caratteristiche di ingresso vengonotracciate sul piano v1-i1 e rappresentano il legame tra tali grandezze in funzione diuna delle grandezze di uscita. Nel caso particolarmente semplice considerato non ha

30

significato tracciare le caratteristiche di ingresso, dato che v1 e sempre nulla. Perquanto riguarda invece le caratteristiche di uscita, queste vengono rappresentate sulpiano v2-i2, in funzione di una delle due grandezze di ingresso, in questo caso la i1 (perun numero discreto di valori della i1). Per il generatore di corrente ideale controllatoin corrente, le caratteristiche di uscita sono molto semplici: in corrispondenza di ognivalore della i1 si ha una retta parallela all’asse delle ascisse e da esso distante Ai1,visto che la corrente di uscita e proporzionale a i1 e indipendente dal valore di v2.

2i

11iA

12iA

13iA

14iA

15iA

15i

14i

13i

12i

11i

v2

Se prendiamo in considerazione un circuito come quello di seguito rappresentato, incui sull’uscita e collegato un generatore di tensione VAA tramite un resistore R2,possiamo indicare la relazione tra v2 e i2 imposta dalla rete esterna per mezzo di unaretta di carico, che puo essere riportata sul piano delle caratteristiche. La presenzadel generatore VAA puo sembrare a questo stadio artificiosa, dato che comporta sem-plicemente l’aggiunta di un valor medio alla tensione di uscita. Vedremo piu avanticome, nel caso di un dispositivo reale, questa sia invece indispensabile per fornirel’energia necessaria al suo funzionamento.

v 1A i 1

v 2

i 1 i 2 RL

VAA

Cerchiamo ora di determinare l’andamento della tensione di uscita in funzione dellacorrente i1. Al variare di i1 il punto di lavoro si sposta lungo la retta di carico:rappresentiamo la corrente i1 in funzione del tempo a lato della caratteristica diuscita e, per ogni valore di i1, andiamo a individuare la corrispondente caratteristicaI2–V2 e la relativa intersezione con la retta di carico. In questo modo otteniamo ilvalore all’istante corrispondente della v2 e lo possiamo riportare in un grafico postosotto alle caratteristiche di uscita. Notiamo che la forma d’onda d’uscita e una replicaamplificata, invertita di fase e traslata di quella di ingresso.

31

,( )

21

3 4 5

1

2

3

4

5

2i

15i

14i

13i

12i

11i

AAV

AAV

RL

14i

13i

12i

v2

v2

QI

QV

t

t

4.2 Il principio di funzionamento del BJT

Il transistore bipolare a giunzione consiste di due giunzioni pn poste una di seguitoall’altra e orientate in senso inverso: si tratta quindi di tre regioni consecutive, unap, una n e una p nel caso di un dispositivo pnp e una n, una p e una n nel caso deidispositivi npn. La caratteristica fondamentale che distingue il transistore da duegiunzioni pn in serie “back-to-back” e rappresentata dallo spessore estremamenteridotto della zona centrale (non rappresentato correttamente in scala nel disegnosottostante), che, come vedremo, da luogo all’interazione tra le due giunzioni, allabase dell’“effetto transistor”.

p n p n p n++

L’elettrodo centrale viene definito base, mentre gli altri due sono denominati emetti-tore e collettore. Il drogaggio delle due regioni esterne non e uguale: in un transistorela zona di emettitore e significamente piu drogata di quelle di base e di collettore; siindica infatti con p+ nei transistori pnp e con n+ nei transistori npn. Nella trattazio-ne del modello fisico del transistore tutte le correnti vengono di solito scelte con versoentrante. I transistori vengono indicati negli schemi circuitali con i simboli sottoin-dicati, che differiscono, tra pnp e npn, solo per il verso della freccia dell’emettitore.

pnp npn

Dal punto di vista costruttivo i BJT non vengono realizzati connettendo insieme pezziseparati di silicio con diverso drogaggio, anche perche in tal modo sarebbe ben difficileriuscire a ottenere gli spessori di base estremamente ridotti che sono richiesti per ilcorretto funzionamento. Un processo tecnologico standard per la fabbricazione dei

32

transistori e quello planare, illustrato di seguito e basato sulla successiva realizzazionedi strati con diverso drogaggio. L’esempio preso in considerazione e quello di untransistore npn.

C EB

pp n

p

substrato p

+ n +

+

Si parte da un substrato di silicio monocristallino di tipo p sul quale viene ottenutouno strato n che rappresenta il collettore. Si realizza poi uno strato estremamentesottile di tipo p, che costituisce la base e infine viene ottenuta una regione n+ cherappresenta l’emettitore. Lateralmente vengono realizzate delle regioni p+ che hannofunzione di isolamento dai transistori adiacenti. La definizione laterale delle varieregioni viene ottenuta tramite tecniche litografiche. Con opportune procedure siottengono anche dei contatti elettrici che raggiungono le tre regioni del transistore erappresentano la connessione con il resto del circuito.

Passiamo ora a intraprendere uno studio piu dettagliato del funzionamento delBJT. Nella nostra trattazione supporremo che, eccetto che nelle zone di svuotamen-to, la concentrazione di portatori nelle tre regioni sia sufficiente per poter conside-rare nulla la caduta di tensione attraverso ciascuna delle regioni stesse: le correntiche attraversano il transistore sono dunque tutte correnti di diffusione. Conside-riamo la modalita di funzionamento piu tipica, cioe quella nella quale la giunzionebase-emettitore viene polarizzata direttamente, mentre quella base-collettore risultapolarizzata inversamente. In conseguenza della polarizzazione diretta tra base edemettitore, una corrente di lacune viene iniettata dall’emettitore nella base, mentreuna corrente di elettroni passa dalla base all’emettitore. Dato che, come gia sottoli-neato, l’emettitore e molto piu drogato della base, la corrente di lacune iniettata inbase sara molto piu grande di quella di elettroni iniettata dalla base nell’emettitore,che puo essere trascurata. Se la regione di base fosse lunga, la corrente di lacuneiniettata dall’emettitore, darebbe luogo a una concentrazione in eccesso di lacune,che decaderebbe esponenzialmente con la distanza dalla zona di svuotamento, inconseguenza della progressiva ricombinazione con gli elettroni. Essendo pero la basecorta rispetto alla lunghezza di ricombinazione per le lacune (la distanza media sullaquale una lacuna si ricombina), solo poche lacune riescono a ricombinarsi, mentre lamaggior parte raggiunge la zona di svuotamento tra base e collettore, dove le lacu-ne vengono trascinate verso il collettore dal campo elettrico favorevole. Una grossaparte della corrente di lacune iniettata nella base dall’emettitore raggiunge quindi ilcollettore, mentre solo una piccola frazione da luogo a ricombinazione in base.

La corrente di base e quindi sostanzialmente costituita dal flusso di elettroni chedanno luogo alla ricombinazione delle lacune. Essendo la frazione di lacune iniettatedall’emettitore che si ricombina in base molto piccola, la corrente di base e molto piupiccola di quelle di emettitore e di collettore e a esse proporzionale. Una variazionepercentuale della corrente di base si ripercuote dunque in modo proporzionale sullacorrente di collettore, dando luogo a un comportamento corrispondente a quello diun generatore di corrente controllato in corrente.

33

B

p

h

e e

h

n p

corr. di lacune iniettate

corr. di ricombinazione

corrente inversa (trascurabile)corrente di elettettroni

iniettata (trascurabile)

E C

+

Le correnti all’interno di un transistore pnp possono dunque essere elencate nelmodo seguente:

- corrente di lacune iniettata dall’emettitore nella base- corrente di elettroni iniettata dalla base nell’emettitore (trascurabile)- corrente di elettroni in base, corrispondente alla ricombinazione di una frazionecostante delle lacune.

- corrente inversa attraverso la giunzione base-collettore (trascurabile)- corrente di lacune inviata nel collettore, corrispondente alla frazione della cor-rente proveniente dall’emettitore che non si ricombina in base.

4.3 Le equazioni di Ebers-Moll

E possibile definire un modello matematico che descrive il comportamento pergrandi segnali del transistore BJT, includendo tutte le componenti di corrente sopramenzionate. Tale modello, definito modello di Ebers-Moll dai nomi di coloro che loproposero, e necessariamente non lineare e rappresenta il transistore come costituitoda due giunzioni pn contrapposte con l’aggiunta di generatori di corrente comandati,che descrivono la porzione della corrente di emettitore trasferita al collettore oppurequella della corrente di collettore trasferita all’emettitore, nel caso che il transistorevenga fatto funzionare con la giunzione base-emettitore in polarizzazione inversa equella base-collettore in polarizzazione diretta.

αRICD

IE

IC

IB

αF

ICD

IED

IED

Dallo schema sopra rappresentato, valido per un transistore pnp, otteniamo le cosid-dette equazioni di Ebers-Moll:

IE =IED − αRICD = IES

(e

VEBVT − 1

)− αRICS

(e

VCBVT − 1

)

IC =ICD − αF IED = −αF IES

(e

VEBVT − 1

)+ ICS

(e

VCBVT − 1

) ,

34

dove αF rappresenta la frazione della corrente di emettitore che raggiunge il collettore,mentre αR rappresenta la frazione della corrente di collettore (in caso di polarizza-zione diretta della giunzione base-collettore) che viene trasferita all’emettitore. SiaαR sia αF risultano minori dell’unita (rappresentando una frazione di una quantitatotale) e sono legati tra loro dalle cosiddette condizioni di reciprocita per il transi-store:

αF IES = αRICS .

Per i transistori normalmente realizzati, nei quali la regione di emettitore e moltopiu drogata delle altre due regioni, si ha 0.98 ≤ αF ≤ 0.998 e 0.4 ≤ αR ≤ 0.8. Lecorrenti IES e ICS sono dell’ordine di 10−15 A nei transistori al silicio. La correnteIB puo essere immediatamente ricavata dalle equazioni di Ebers-Moll applicando lalegge di Kirchhoff ai nodi:

IB = −(IE + IC).

Nel caso di un transistore npn il circuito equivalente di Ebers-Moll deve esseremodificato, in modo da tenere in considerazione il diverso segno delle tensioni e dellecorrenti:

αRICD

IE

IC

IB

αF

ICD

IED

IED

Le equazioni di Ebers-Moll per un transistore npn diventano:

IE =− IES

(e

−VEBVT − 1

)+ αRICS

(e

−VCBVT − 1

)

IC =αF IES

(e

−VEBVT − 1

)− ICS

(e

−VCBVT − 1

) .

Sulla base del modello di Ebers-Moll possiamo definire le quattro zone di fun-zionamento possibili per il transistore:

a) Zona attiva diretta, con la giunzione base-emettitore polarizzata direttamente equella collettore-base polarizzata inversamente. Questa e la condizione di fun-zionamento piu utilizzata e quella in cui si hanno buone prestazioni dal puntodi vista dell’amplificazione.

b) Zona attiva inversa, con la giunzione base-emettitore polarizzata inversamentee quella collettore-base polarizzata direttamente. Dato che il transistore non esimmetrico, le prestazioni sono in questo caso molto degradate rispetto a quellein zona attiva diretta e pertanto i transistori non vengono quasi mai utilizzati inzona attiva inversa.

c) Zona di interdizione, con ambedue le giunzioni polarizzate inversamente. Inquesto caso le correnti che attraversano il transistore sono estremamente piccolee quindi lo stesso puo considerarsi come un circuito aperto. Questo modo di

35

funzionamento puo essere utilizzato in applicazioni di tipo digitale per emulareun interruttore aperto.

d) Zona di saturazione, con ambedue le giunzioni polarizzate direttamente. Inquesto caso la caduta di tensione tra collettore ed emettitore e molto piccola(pochi decimi di volt) e il comportamento del transistore assomiglia a quellodi un corto circuito. Questo modo di funzionamento puo essere impiegato incircuiti digitali per emulare un interruttore chiuso.

4.4 Caratteristiche a emettitore comune

Ci occuperemo ora della determinazione delle caratteristiche I − V del transistorenpn quando questo sia connesso nella configurazione a emettitore comune, vale a direcon l’emettitore a comune tra ingresso e uscita, la base sulla porta di ingresso e ilcollettore su quella di uscita. In tale configurazione le grandezze di ingresso sono laVBE e la IB , mentre quelle di uscita sono la VCE e la IC .

+

+

− −

VCE

VBE

I

I

B

C

Le caratteristiche di uscita a emettitore comune descriveranno quindi la relazione traIC e VCE in funzione di IB e saranno costituite da una famiglia di curve sul pianoVCE − IC , ciascuna per un diverso valore della corrente IB .

In zona di funzionamento attiva diretta, osservando le equazioni di Ebers-Mollnotiamo che la corrente di emettitore IE e sostanzialmente pari a −IES exp(VBE/VT ),data la condizione di polarizzazione diretta della giunzione BE, che rende trascura-bile l’unita rispetto all’esponenziale, e di polarizzazione inversa della giunzione BC,che rende trascurabile il termine contenente il contributo della ICS . La corrente dicollettore IC e invece sostanzialmente corrispondente al termine dovuto all’iniezionedi elettroni dall’emettitore in base, αF IES exp(VBE/VT ), quindi possiamo anche scri-vere che IC = −αF IE .

L’espressione della corrente di base risulta quindi, dall’applicazione del principiodi Kirchhoff ai nodi,

IB = −(IE + IC) = −(1− αF )IE .

Sostituendo nella precedente equazione a IE la sua espressione in funzione di ICotteniamo

IB = (1− αF )ICαF

,

quindi

IC =αF

1− αFIB = βF IB ,

36

dove βF e definito come

βF =αF

1− αF

ed e di solito indicato dai costruttori come hFE (si noti che il pedice FE e maiuscoloe quindi questo paramentro non deve essere confuso con hfe che sara introdotto piuavanti e avra tutt’altro significato).

Proviamo a costruire il grafico delle caratteristiche di uscita, nell’ipotesi di βF

costante. In realta βF ha una certa dipendenza da IC , per cui le caratteristiche nonsono equispaziate.

Co

rren

te

I C(m

A)

Tensione (V)VCE

I B Aµ= 5

AµI B = 10

AµI B = 15

AµI B = 20

AµI B = 25

AµI B = 30

AµI B = 35

AµI B = 40

0 2 4 6 8 10 12 14

12

14

2

0

4

6

10

8

16

E importante ricordare che, poiche VCE = VCB + VBE , se VBE viene mantenutaal valore Vγ dal circuito di polarizzazione di base, quando VCE scende al di sottodi Vγ , la giunzione CB comincia a essere polarizzata direttamente, per cui usciamodalla zona attiva diretta propriamente detta. Al descrescere di VCE al di sotto diVγ inizialmente non viene osservata una significativa variazione di comportamentodella corrente di collettore (poiche la giunzione CB, pur essendo gia polarizzatadirettamente, non conduce ancora in modo significativo), ma quando VCE risultaminore di 0.3 - 0.4 V, la conduzione della giunzione BC fa sı che il relativo terminenell’equazione di Ebers-Moll non sia piu trascurabile (siamo quindi decisamente inzona di saturazione) e la corrente di collettore scende al di sotto del valore −αF IE .Per valori ancor minori di VCE , quando si raggiunge il cosiddetto valore VCEsat (disolito assunto pari a 0.2 V, ma in realta dipendente dal tipo di transistore e variabiletra 0.1 e 0.25 V), le diverse caratteristiche collassano l’una sull’altra e si perde quindiil controllo della corrente di collettore da parte di quella di base. In saturazione iltransistore si comporta dunque come l’equivalente di un interruttore chiuso connessotra emettitore e collettore, visto il piccolissimo valore di tensione ( VCEsat ) chesussiste tra questi due elettrodi.

Nelle caratteristiche di un transistore BJT reale, come quelle riportate di seguito,notiamo subito un’importante differenza rispetto a quanto visto finora: la correntedi collettore in zona attiva diretta non rimane costante al crescere della VCE , masubisce un incremento, che e la conseguenza del cosiddetto effetto Early. Da unpunto di vista grafico tale incremento risulta visibile nella forma di un’inclinazioneverso l’altro delle caratteristiche, per tutta la zona attiva diretta.

Tale effetto e il risultato dell’allargamento della regione di svuotamento dellagiunzione base-collettore quando VCE (e conseguentemente la polarizzazione inversadi tale giunzione, VCB) viene aumentata. A causa di tale allargamento il tratto dellabase all’interno del quale puo effettivamente avvenire la ricombinazione dei portatori

37

Co

rren

te

I C(m

A)

Tensione (V)VCE

AµI B = 40AµI B = 35

AµI B = 30

AµI B = 25

AµI B = 20

AµI B = 15

AµI B = 10

I B Aµ= 5

0 2 4 6 8 10 12 14

12

14

2

0

4

6

10

8

16

iniettati dall’emettitore (lunghezza efficace di base) risulta ridotto. Pertanto unapercentuale piu piccola di portatori (elettroni in un transistore npn) si ricombina inbase e una piu grande riesce a raggiungere il collettore e a formare una IC che epertanto maggiore.

Dunque, per valori di VCB (e quindi di VCE) piu elevati la corrente di collettoreaumenta a parita di corrente di base e quindi ciascuna delle curve corrispondenti allecaratteristiche di uscita risulta inclinata verso l’alto.

Se tracciamo le caratteristiche di uscita in modo inconsueto, scegliendo come pa-rametro la tensione VBE invece della IB , osserviamo che anch’esse mostrano l’effettoEarly e che prolungando verso sinistra con delle semirette il tratto rettilineo del-le caratteristiche si ottiene un’unica intersezione comune con l’asse delle ascisse, incorrispondenza della cosiddetta “tensione di Early” (VA), in genere compresa tra−50 e −100 V. In realta, se come effettivamente avviene, l’effetto della tensionecollettore-emettitore sulle caratteristiche di ingresso (di cui parleremo di seguito) eestremamente piccolo, c’e una relazione pressoche indipendente da VCE tra VBE eIB , per cui anche i prolungamenti delle caratteristiche di uscita a IB costante (chein questo caso non sono altro che una particolare scelta delle caratteristiche a VBE

costante) si intersecano nello stesso punto.

VBE VBE1

VBE VBE2

I C(m

A)

(V)VCE

VA

VBE VBE3

VBE VBE4=

VBE VBE5=

0 5 10 15 20

=

=

25 30−5−10−15−20−25−30−35−40−45−50

=

Le caratteristiche di ingresso a emettitore comune forniscono la relazione tra IB e VBE

in funzione della VCE . Esse rappresentano il comportamento della giunzione base-emettitore e hanno quindi un andamento esponenziale simile a quello di un diodo;risentono inoltre dell’effetto Early. In particolare, se si incrementa VCE , la lunghezzadi base efficace diminuisce, causando una minore ricombinazione e, di conseguenza,una diminuzione della corrente di base. Nella figura seguente sono rappresentate lecaratteristiche di ingresso a emettitore comune per un transistore npn ed e possibilevedere chiaramente il risultato dell’effetto Early, accentuato per renderlo piu evidente.

38

VBE (V)

I B(

A)

µ VCE

= 5 V

VCE

= 0 V VCE

= 10 V

0 0.2 0.4 0.6 0.8 1 1.2 1.40

2

4

6

8

10

Le caratteristiche di ingresso e di uscita dei transistori pnp sono del tutto analoghe(con gli opportuni cambiamenti di segno) a quelle degli npn. Tali caratteristiche,riportate di seguito, si ottengono da quelle presentate per i transistori npn sostituendoIB con −IB , VBE con −VBE , VCE con −VCE , IE con −IE e IC con −IC .

AµI B = −40AµI B = −35

AµI B = −30

AµI B = −25

AµI B = −20

AµI B = −15

AµI B = −10

I B Aµ= −5

0 2 4 6 8 10 12 14

12

14

2

0

4

6

10

8

16

Co

rren

te

−I

(mA

)

Tensione (V)−V

C

CE

VCE

= −5 V

VCE

= 0 V VCE

= −10 V

0 0.2 0.4 0.6 0.8 1 1.2 1.40

2

4

6

8

10

−I

( A

)µ

−V (V)

B

BE

39

5. I transistori a effetto di campo

5.1 Generatore di corrente controllato in tensione

Nei transistori a effetto di campo, come suggerisce il nome stesso, il flusso di correnteviene controllato tramite un campo elettrico e, quindi, attraverso il valore della ten-sione applicata a un opportuno elettrodo di comando. Pertanto, cosı come nel casodei BJT avevamo introdotto una rappresentazione idealizzata del funzionamento permezzo di un generatore di corrente controllato in corrente, per lo studio dei tran-sistori a effetto di campo introduciamo il concetto di generatore ideale di correntecontrollato in tensione, la cui rappresentazione circuitale e indicata in figura.

v 2

i 2

v 1

i 1

g v1m

La quantita gm rappresenta il rapporto tra la corrente di uscita e la tensione iningresso. Dimensionalmente e quindi l’inverso di una resistenza ed e espressa in A/Vo, piu comunemente, in mA/V.

Possiamo anche in questo caso rappresentare le caratteristiche di uscita, sulpiano v2-i2, ottenendo una famiglia di curve in funzione del parametro costituitodalla tensione di ingresso. Tali curve altro non sono che rette parallele all’asse delleascisse, poiche la corrente in uscita non dipende dalla tensione v2, ma soltanto dallav1. Per questo tipo di generatore comandato possiamo pensare a una configurazionein cui sono presenti un generatore di alimentazione esterno V22 e una resistenza dicarico RL, come quella rappresentata nella figura sottostante.

v 2

i 2

v 1

i 1

22V

LR

g v1m

E possibile tracciare sul piano delle caratteristiche di uscita una retta di carico, la cuipendenza corrisponde a −1/RL e che interseca l’asse delle ascisse in corrispondenzadi V22, come indicato sulle caratteristiche di seguito rappresentate.Al variare della tensione v1 applicata in ingresso, il punto di lavoro si spostera quindilungo la retta di carico, dando luogo a una variazione della tensione di uscita v2 cherappresenta una replica amplificata e invertita di fase della tensione di ingresso. Sele caratteristiche fossero equispaziate come quelle rappresentate in figura, la tensionedi uscita presenterebbe una relazione perfettamente lineare con quella di ingresso;

40

2i

15v

14v

13v

12v

11v

22V

22V

v2

RL

vedremo che in realta i dispositivi a effetto di campo sono caratterizzati da unadipendenza quadratica della corrente di uscita dalla tensione di ingresso, per cui illoro comportamento puo considerarsi lineare solo per piccoli segnali.

5.2 Il transistore MOS

L’idea alla base del funzionamento del transistore MOS (Metal-Oxide-Semiconductor)e abbastanza semplice: si crea uno strato di cariche mobili in prossimita della super-ficie di un semiconduttore, tramite l’applicazione di un campo elettrico per mezzodi un elettrodo di gate metallico, che “attira” le cariche verso la superficie stessa.Una descrizione appropriata del funzionamento del transistore MOS richiederebbeconcetti avanzati di meccanica quantistica che esulano da questa trattazione, quindisfrutteremo una descrizione intuitiva, ancorche non rigorosa. La struttura di un ti-pico transistore MOS a canale n e rappresentata nella figura seguente: in un bloccodi silicio p vengono realizzate, a una certa distanza tra loro, due diffusioni di tipo n+

che rappresentano gli elettrodi di source e di drain; sopra la superficie del silicio vieneottenuto un sottile strato di ossido di silicio (dell’ordine della decina di nanometri o,piu recentemente, dei nanometri) che funge da isolante; al di sopra dello strato iso-lante e tra source e drain viene realizzato uno strato metallico (o piu recentemente disilicio policristallino fortemente drogato, in modo da renderlo conduttore) che fungeda gate.

SB G D

n

p

n+ +

Se si applica una tensione positiva al gate rispetto al silicio p sottostante, vengonorichiamati elettroni in prossimita della superficie, cosicche si ha, in un sottilissimostrato subito sotto la superficie stessa, un fenomeno di inversione: il silicio diventa

41

localmente di tipo n, dando quindi luogo alla formazione di un canale conduttore chemette in connessione source e drain. Il transistore MOS ha percio 4 elettrodi: source,drain, gate e il quarto, denominato bulk, che corrisponde al silicio di substrato, quellonel quale si forma il canale. Nei dispositivi MOS non integrati l’elettrodo di bulk edi solito internamente collegato al source.

Il canale di portatori minoritarı comincia a formarsi alla superficie quando latensione tra gate e bulk supera un valore di soglia indicato con VT . Poiche neidispositivi discreti il bulk e di solito collegato con il source (come sopra accennato),la tensione tra gate e bulk corrisponde con la VGS e come tale la indicheremo nelseguito. E importante sottolineare che la tensione VT per i MOS non ha nulla ache fare con la VT che abbiamo considerato nello studio dei BJT (pari a kT/q): lacoincidenza dei nomi e del tutto fortuita. Per valori piccoli (inferiori a qualche decimodi volt) della VDS , il canale del transistore MOS ha un andamento uniforme tra sourcee drain, con uno spessore, e conseguentemente una conducibilita, che cresceranno alcrescere della VGS . In questa condizione il MOS puo quindi essere utilizzato come unaresistenza variabile, controllata tramite la tensione VGS , dando luogo a caratteristichelineari sul piano VDS − ID.

=2 V

D

VDS

V =5 V

VGS=4 V

V =3 V

VGS

GS

GS

I

Se VDS e maggiore di qualche decimo di volt, il comportamento del canale non epiu quello di una resistenza lineare, poiche l’ampiezza verticale dello stesso verra adipendere dalla posizione considerata tra source e drain, come rappresentato nellafigura seguente.

p

n+ n+

B SG

D

VDS

VGS

42

L’effettiva tensione tra gate e substrato dipende dalla posizione lungo il canale: sarapari a VGS in corrispondenza del source e diminuira avvicinandosi al drain. Se VGS−VDS < VT esistera un punto in cui la tensione tra gate e substrato risulta pari a VT (latensione di soglia per la formazione del canale) e oltre tale punto risulta inferiore a VT ,quindi il canale scompare o, come si suol dire, viene strozzato. Per VGS − VDS = VT

la strozzatura si trova in corrispondenza dell’estremita di drain; all’aumentare di VDS

si sposta verso sinistra, ma di una quantita piccola relativamente alla lunghezza delcanale, almeno per i valori di VDS normalmente utilizzati. Quindi si ha un trattodi canale di lunghezza x1 pari quasi alla distanza tra drain e source, ai capi delquale, una volta superata la VDS per cui VGS −VDS < VT , esiste una tensione pari aVGS − VT , sostanzialmente indipendente da ulteriori variazioni di VDS . La correnteche lo attraversa e quindi anch’essa pressoche indipendente da VDS e raggiunge ladiffusione di drain attraverso la zona strozzata. Sul piano delle caratteristiche diuscita questo corrisponde ad avere caratteristiche pressoche orizzontali al di sopradel valore di VDS per cui avviene lo strozzamento. Questa zona delle caratteristicheviene definita “zona di saturazione”; si noti che l’uso del termine “saturazione” inquesto caso non ha nulla a che fare con quello che si ha nel caso del transistoreBJT. La saturazione nel caso del BJT indica una condizione di funzionamento incui tutte e due le giunzioni sone polarizzate direttamente e la corrente di base nonha quasi piu alcuna influenza su quella di collettore; nel caso del transistore MOSla saturazione corrisponde alla condizione di funzionamento attivo che consente diottenere un’amplificazione.Vediamo ora una rappresentazione grafica di quanto e stato fin qui descritto.

S G D

x1

canalepunto di strozzatura

ossido di silicion+ n+

All’aumentare di VDS , la distanza x1 si riduce, anche se di poco, e questo fatto daluogo all’inclinazione delle caratteristiche di uscita (ai capi di un canale di lunghezzaridotta e quindi di resistenza ridotta e presente la stessa tensione V ′, pressoche paria VGS−VT . Dato che tale riduzione e piuttosto piccola e che la tensione V ′ e pratica-mente costante, la corrente IDS si puo considerare, almeno in prima approssimazione,indipendente da VDS nella zona di saturazione.

In condizioni di saturazione la corrente e data da

ID = k

(W

L

)(VGS − VT )

2,

dove k rappresenta un parametro di processo, W e la larghezza in direzione perpen-dicolare al disegno e L e la lunghezza del canale, cioe la distanza tra drain e source.Il parametro di processo k ha le dimensioni di una corrente divisa per una tensioneal quadrato e puo essere espresso come

k = µnCox

2,

43

dove Cox e la capacita dell’ossido per unita di superficie (Cox = ε/Tox), con ε pari allacostante dielettrica dell’ossido e Tox pari allo spessore dell’ossido) e µn e la mobilitadei portatori interessati alla conduzione tra source e drain, in questo caso elettroni.Tale espressione e valida non solo per VDS = VGS −VT , ma anche per valori superioridi VDS , se facciamo l’ipotesi di corrente in zona di saturazione indipendente da VDS .Poiche all’entrata in saturazione VDS = VGS − VT , possiamo ricavare facilmentel’espressione della curva che separa sul piano delle caratteristiche di uscita, la regionecosiddetta “triodo” (per VDS minore di quella di saturazione) e quella di saturazione:si tratta di una parabola descritta dall’equazione

ID = k

(W

L

)V 2DS .

Le caratteristiche di uscita cosı ottenute sono rappresentate nella figura seguente,nella quale la parabola appena citata e stata tracciata con una linea tratteggiata.

V = 1.5 VGS

V = 1.75 VGS

V = 2 VGS

V = 2.25 VGS

GSV = 1.25 V

I D (

mA

)

0 2 4 6 8 100

20

40

60

80

100

V (V)DS

Se, nell’espressione della corrente in saturazione, vogliamo includere anche l’effettodi accorciamento del canale all’aumentare della VDS , che da luogo a una leggerainclinazione verso l’alto delle caratteristiche di uscita, possiamo usare l’espressione ditipo fenomenologico

ID = k

(W

L

)(VGS − VT )

2(1 + λVDS),

dove il parametro λ rappresenta l’inverso di una tensione, che viene di solito chiamatatensione di Early, in analogia a quanto accade nei BJT, anche se in questo caso il feno-meno fisico che porta all’inclinazione delle caratteristiche di uscita e completamentediverso da quello della riduzione della lunghezza efficace di base dei BJT.

Sulla base delle espressioni finora derivate e anche possibile tracciare la trans-caratteristica ingresso-uscita per un transistore MOS: si tratta di una parabola cheinizia per VGS = VT . Di solito si trascura la dipendenza della transcaratteristicadalla VDS e si traccia un’unica curva, indipendentemente dal valore di VDS .

Per i transistori MOS esistono versioni complementari a canale p, nelle qualiil substrato e di tipo n e le diffusioni di source e di drain sono di tipo p+. Intali transistori il trasporto tra source e drain e ottenuto tramite una corrente dilacune, che vengono indotte alla superficie tramite l’applicazione di una tensionenegativa tra gate e bulk. Pertanto le caratteristiche di un transistore a canale psono equivalenti a quelle di un transistore a canale n, purche si scambino i segni

44

VGS (V)

I D(m

A)

V T

1 1.2 1.4 1.6 1.8 2 2.2 2.4 2.60.80

20

40

60

80

100

di correnti e tensioni. I MOS a canale p hanno prestazioni inferiori, a parita dialtre caratteristiche, rispetto ai corrispondenti transistori a canale n, in conseguenzadella ridotta mobilita delle lacune rispetto a quella degli elettroni. Si puo compensareperaltro tale ridotta mobilita con un aumento della larghezza di canale W , cosa che sifa molto frequentemente, dato che la disponibilita di transistori MOS complementarie alla base della tecnologia CMOS, che rappresenta, come vedremo piu avanti, unodei motori trainanti dell’attuale industria microelettronica.

I transistori MOS finora visti sono di tipo ad arricchimento (o enhancement),poiche per tensione di gate nulla il canale non esiste e la sua formazione e unaconseguenza dell’arricchimento di portatori del tipo opportuno operato tramitel’applicazione di una tensione di gate. Esistono anche transistori di tipo diverso,nei quali il canale e preesistente, ottenuto tramite impiantazione di droganti nellostrato superficiale e lo si puo far scomparire con l’applicazione di un’opportuna ten-sione di gate. Tali transistori si definiscono a svuotamento (o depletion). Nel casodel transistore depletion a canale n la tensione di soglia VT risulta quindi negativae la transcaratteristica ingresso-uscita risulta traslata all’indietro rispetto a quelladell’equivalente enhancement:

VGS (V)

I D(m

A)

V T

0.2 0.6 0.80

20

40

60

80

100

−0.6−0.8 −0.4 0.4 10−0.2

Le caratteristiche di uscita sono praticamente equivalenti a quelle del transistoreenhancement, con l’unica variante dei valori di tensione VGS corrispondenti a ciascunadi tali caratteristiche, che risultano traslati verso il basso.

Rovesciando i segni di correnti e tensioni possono facilmente ottenersi le carat-teristiche dei transistori a canale p, sia enhancement sia depletion.

45

Esistono diversi simboli circuitali per i transistori MOS. Quelli piu comunemen-te usati non danno informazioni sul tipo (ad arricchimento o a svuotamento), maindicano soltanto se il canale e p o n:

S

D

G

canale n canale p

S

D

G

Si utilizza talvolta anche un simbolo ancor piu generale, valido sia per MOS a canalen sia per MOS a canale p:

S

D

G

Esistono infine dei simboli, molto poco usati, che distinguono tra MOS ad arricchi-mento (a sinistra) e MOS a svuotamento (a destra):

S

D

G B

S

D

G

46

5.3 Il transistore JFET

Il transistore JFET (Junction Field Effect Transistor) e il primo transistore a effettodi campo che fu realizzato e contiene, come e chiaro dal nome, una giunzione p-n. Prendiamo dapprima in considerazione il transistore JFET a canale n, il cuifunzionamento puo essere compreso in base allo schema di principio riportato nellafigura che segue.

p +

p +

nS D

G

G

La corrente scorre tra l’elettrodo di source e quello di drain attraverso un pezzodi semiconduttore drogato n, nel quale sono realizzate due diffusioni di tipo p+,che costituiscono l’elettrodo di gate. Essendo le diffusioni di gate piu drogate, lazona di svuotamento si estende prevalentemente nella regione n. Se supponiamodi applicare una tensione molto piccola tra drain e source e una tensione negativaVGS tra gate e source, in modo da polarizzare inversamente la giunzione, la correntescorrera in un canale con dimensione verticale variabile al variare di VGS , compresotra i bordi delle due zone di svuotamento dovute alle diffusioni p+. Per piccoli valoridella tensione VDS applicata tra drain e source, il JFET si comporta quindi in modosimile a quanto gia visto per il MOS, come una resistenza il cui valore puo esserevariato per mezzo della VGS : in questo caso tanto piu grande e in modulo il valoredella VGS tanto maggiore risulta il valore di resistenza presente tra drain e source.Tutto cio puo essere rappresentato tramite le caratteristiche di uscita nella regioneper VDS piccola, che sono sostanzialmente delle rette che confluiscono nell’origine,come illustrato nella figura seguente. La pendenza della caratteristica corrispondeall’inverso della resistenza e diminuisce all’aumentare in modulo della VGS .

ID

VDS

V =0 V

VGS=−0.5 V

V =−1 V

VGS

GS

GS

=−1.5 V

47

Per VGS abbastanza negativa le due zone di svuotamento si congiungono e il canalescompare, per cui la corrente si annulla: il valore di VGS per il quale questo avvienesi definisce tensione di pinch-off e si indica con VP . Per tensioni VGS in modulomaggiori di VP il transistore JFET si comporta come un interruttore aperto.

Quando si applica invece una VDS non trascurabile (superiore a qualche decimodi volt), il comportamento del dispositivo non puo piu essere assimilato a quello diuna resistenza lineare: per una VDS significativa, la differenza di potenziale tra draine canale risulta maggiore in modulo di quella tra source e canale, per cui le zonedi svuotamento che definiscono il canale stesso assumono una forma asimmetrica,risultando piu ampie in corrispondenza della regione di drain.

p +

p +

S D

G

G

n

Al crescere di VDS , il canale diviene sempre piu stretto fino a risultare strozzatoin corrispondenza del drain. In questa condizione il canale si estende dall’estremitadi source fino al punto dove inizia la strozzatura. Si ha in tal caso un fenomeno disaturazione del tutto analogo a quello gia visto per i transistori MOS. Si ha quindi uncomportamento che approssima quello del generatore ideale di corrente controllatoin tensione. Le caratteristiche corrispondenti a valori equispaziati della tensione VGS

non sono pero equispaziate: si puo dimostrare che in saturazione la corrente di drainID in un JFET ha una dipendenza quadratica dalla tensione VGS , secondo la seguenteequazione:

ID = IDSS

(1− VGS

VP

)2

,

dove IDSS e la corrente di drain che si ha per VGS nulla. Tale relazione rappresentala transcaratteristica ingresso-uscita e puo essere riportata graficamente sul pianoVGS-ID.

V P

IDSS

ID

VGS

In prima approssimazione possiamo assumere che la transcaratteristica sia indipen-dente dal valore di VDS (cosa che faremo in tutte le applicazioni numeriche), che

48

corrisponde ad assumere, come abbiamo fatto in precedenza, orizzontali le caratteri-stiche di uscita in saturazione. In realta queste non sono perfettamente orizzontali, acausa del fatto che il punto in cui inizia la strozzatura si sposta leggermente verso ilsource all’aumentare della tensione VDS , per cui la stessa tensione VC (tensione tra ilpunto di strozzamento e il source) viene applicata a un canale di lunghezza minore,dando cosı luogo a una corrente di drain maggiore. L’andamento delle caratteristichedi uscita in zona di saturazione e percio inclinato, in modo simile a quanto accadenei BJT a causa dell’effetto Early. Le caratteristiche di uscita di un JFET a canalen hanno percio l’aspetto sotto rappresentato.

V = −2 VGS

V = −1.5 VGS

V = −1 VGS

V = −0.5 VGS

GSV = −2.5 V

I D (

mA

)

0 2 4 6 8 100

20

40

60

80

100

V (V)DS

La giunzione tra gate e canale e polarizzata inversamente, quindi viene attraversatada una corrente molto piccola di valore compreso tra le decine di picoampere e qualchenanoampere, a seconda dell’area di giunzione e della temperatura. Per VDS elevatala tensione inversa applicata sulla giunzione tra gate e canale puo superare il valoredi breakdown e si assiste in tal caso a un rapido aumento della corrente di drain. Eda notare che il breakdown avviene per valori di VDS tanto minori quanto piu grandee, in modulo, la VGS . Questo perche la tensione effettivamente presente ai capi dellagiunzione nell’area di drain risulta pari a VDS − VGS .

ID

VDS

GSV = −2.5 V

V = −2 VGS

V = −1.5 VGS

V = −1 VGS

V = −0.5 VGS

zona di breakdown

Finora abbiamo parlato di transitori JFET con canale n e gate realizzato con unadiffusione p+; e possibile avere anche una realizzazione di tipo complementare, concanale p e diffusioni di gate di tipo n+. Il funzionamento e del tutto analogo, con lasola differenza che tutte le tensioni e le correnti avranno segno invertito: la tensioneVGS dovra essere positiva, mentre la VDS sara negativa. Le prestazioni dei transistoriJFET a canale p differiscono, a parita di drogaggi e di caratteristiche geometriche,da quelle dei JFET a canale n, a causa della diversa mobilita delle lacune rispetto

49

agli elettroni. In genere le prestazioni dei JFET a canale n sono dunque migliori, ede questo il motivo per cui essi risultano molto piu utilizzati.

Il simbolo circuitale del JFET e sotto rappresentato, sia per il tipo a canale nsia per quello a canale p.

canale n canale p

S

D

G

S

D

G

50

6. Reti di polarizzazione

6.1 Reti di polarizzazione per transistori BJT

La rete di polarizzazione piu semplice possibile da un punto di vista concettuale equella di seguito riportata:

+

−+

−

BBVBEV

CCV

CEV

BR

CR

I

I

B

C

Le quantita incognite sono VCE , IC , VBE , IB . Abbiamo quindi la necessita di quattroequazioni che legano tra loro queste quantita. Tali equazioni possono essere ricavatedalle relazioni tra le varie grandezze imposte dal circuito esterno e dalle relazioniimposte dal transistore stesso.

VBE =g(IB , VCE)

IC =f(IB , VCE)

VBB =RBIB + VBE

VCC =RCIC + VCE ,

dove le prime due equazioni rappresentano le caratteristiche del transistore (rispet-tivamente di ingresso e di uscita) e le altre sono semplicemente le equazioni alle duemaglie dalle quali il circuito e costituito. Se le caratteristiche di ingresso corrispon-denti a diversi valori di VCE non differiscono significativamente tra loro, possiamodeterminare il valore di riposo IBQ della IB tracciando sul grafico delle caratteristichedi ingresso stesse la retta di carico definita dalla terza equazione.

VBB

VBB

RB

V

I

BEQ

I BQ

B

VBE

3

0.02

0.04

0.06

0.08

0.1

0.12

0.14

0 0.5 1 1.5 2 2.50

51

A questo punto possiamo costruire la retta di carico corrispondente alla Eq. (4) sulpiano delle caratteristiche di uscita e individuare i valori di riposo della ICQ dellaIC e VCEQ della VCE dall’intersezione di tale retta con la caratteristica relativa allaIBQ prima determinata, completando cosı la determinazione del punto di lavoro deltransistore:

I C

VCE

I B3

I B2

I B5

I B4 I BQ

VCEQ

I CQ

CCV / RC

CCV

I B8I B7

2 4 6 8 10 12 14

I B1

=

I B6

0

La procedura seguita puo essere semplificata notando che in zona attiva diretta laVBE non si discosta da Vγ piu di 0.1-0.15 V, per cui possiamo assumere, senza com-mettere errori significativi, VBE ≃ Vγ . In tal caso non e piu necessario ricorrere allecaratteristiche di ingresso. Dalla equazione delle cadute di tensione sulla maglia diingresso otteniamo direttamente

IB =VBB − Vγ

RB,

e per il resto si procede nel modo gia visto.Il circuito di polarizzazione esaminato presenta il vantaggio della facilita di ana-

lisi, ma ha anche gravi inconvenienti, tali da renderlo raramente utilizzato in pratica.Gli inconvenienti consistono nel fatto che il punto di lavoro e fortemente legato aiparametri del dispositivo e, soprattutto, varia al variare della temperatura. Infat-ti, se per esempio la temperatura aumenta, diminuisce la VBE necessaria per avereuna data IB . Di conseguenza aumenta la corrente di base e quindi anche quelladi emettitore, causando un ulteriore incremento della temperatura della giunzione.Si ha quindi un meccanismo che conduce a forti scostamenti dal punto di riposo epuo portare anche alla distruzione del dispositivo. Inserendo una resistenza in serieall’emettitore si ottiene un notevole miglioramento, perche un eventuale incrementodi corrente porta a un aumento della caduta sulla resistenza di emettitore e quindi auna diminuzione della VBE , che contrasta l’originario aumento di corrente:

+

−+

−

BBVBV

CCV

CEV

BR

ER

CR

I

I

B

C

52

Il calcolo del punto di riposo in presenza di una resistenza di emettitore e piu comples-so, poiche le due maglie, quella di uscita e quella di ingresso, non sono piu disaccop-piate, quindi non e piu possibile calcolare la IB indipendentemente dalla conoscenzadella IC . Per una valutazione esatta del punto di riposo bisogna ricorrere a proceduregrafiche abbastanza complesse o a procedure numeriche iterative, che non prenderemoin esame. Considereremo invece un caso particolarmente semplice, che corrispondealla maggioranza delle situazioni che si incontrano nella pratica.

Innanzitutto va detto che nei circuiti di polarizzazione visti finora e necessariodisporre di due generatori distinti: VBB e VCC . Cio rappresenterebbe in pratica ungrosso problema e si cerca invece di avere un unico generatore di alimentazione permolti transistori. Vediamo come si puo passare da due generatori di alimentazione auno soltanto nel circuito appena considerato: basta utilizzare VCC al posto di VBB

e variare RB opportunamente, in modo da ottenere la stessa corrente di base che sisarebbe ottenuta con VBB . Definiamo R′

B la nuova RB .

+

−+

−

BVCCV

CEV

BR’

ER

ICCR

IB

L’altro inconveniente prima citato consiste nel fatto che il punto di lavoro dipendefortemente dalle caratteristiche intrinseche del transistore, le quali possono variarenotevolmente, a causa della dipendenza da parametri costruttivi come la larghezzadi base che non possono essere controllati con grande precisione. Il circuito che piuspesso si utilizza per la polarizzazione dei BJT risolve anche questo problema e sibasa sull’impiego di un partitore “pesante” per fissare la tensione di base.Per partitore pesante si intende un partitore realizzato con resistenze tali da farpassare una corrente molto maggiore (almeno 20 volte) di quella che da tale partitoreviene derivata, in questo caso particolare la corrente di base. In una tale situazionela tensione che si ottiene con il partitore e sostanzialmente determinata dal rapportodelle resistenze. Perche questa approssimazione sia valida e necessario che la correntenelle resistenze sia almeno venti volte piu grande di quella di base. Di solito, nellarisoluzione dei circuiti, si fa l’ipotesi di partitore pesante e poi si verifica al terminese la IB trovata e consistente con l’ipotesi stessa.

Nell’ipotesi partitore pesante possiamo dunque scrivere che la tensione VB dellabase rispetto a massa e data da

VB = VCCR2

R1 +R2.

53

+

−+

−

BVCCV

CEV

ER

IB

1R

2R

IR2

IR1

IC

IE

CR

Se supponiamo che la tensione VBE sia pari a Vγ , possiamo subito determinare VE :VE = VB − Vγ . Quindi

IE =VB − Vγ

RE.

Si noti che in questo caso IE e stata scelta come uscente dall’emettitore, in modo cheabbia segno positivo, per una maggiore comodita nei calcoli. Facciamo ora l’ipotesi,anch’essa da verificare al termine, che IB ≪ IC . In tal caso IE ≃ IC e quindipossiamo calcolare la caduta su RC utilizzando il valore di IE che abbiamo ottenuto:

VC = VCC −RCIC ≃ VCC −RCIE .

DunqueVCE = VCC −RCIC − VB + Vγ .

Essendo a questo punto note VCE e IC , possiamo determinare IB dalle caratteri-stiche di uscita a emettitore comune, individuando il punto di riposo identificatoda tali valori e ottenendo la IB corrispondente per interpolazione. Dobbiamo oraverificare che siano effettivamente soddisfatte le disuguaglianze relative alle ipotesiprecedentemente fatte:

IB ≪ IR1

IB ≪ IC .

Si noti che per soddisfare la prima delle due disuguaglianze non si puo incremen-tare arbitrariamente IR1, diminuendo il valore delle resistenze del partitore, perchealtrimenti avremmo un eccessivo consumo di corrente e un’eccessiva dissipazione dipotenza sul partitore. Sottolineiamo anche il fatto che con l’ipotesi di partitore pe-sante sovrastimiamo la corrente di base (poiche ipotizziamo un valore di VB maggioredi quello reale, che, assumendo comunque una VBE pari a Vγ , porta a una VE piugrande, conseguentemente a una maggiore IE e dunque IC , ottenendo pertanto unpunto di lavoro con IB maggiore), quindi non c’e il rischio che la verifica a posterio-ri ci tragga in inganno (l’effettiva corrente di base sara comunque minore di quellastimata).

Dai risultati ottenuti nell’analisi del circuito di polarizzazione con partitore pe-sante risulta evidente come il punto di lavoro sia fissato, eccetto che per la IB , daivalori delle quattro resistenze utilizzate e dipenda molto poco dalle caratteristiche in-trinseche del transistore, risolvendo quindi il problema che era stato precedentementemesso in evidenza, legato alla dispersione dei parametri dei dispositivi.

54

6.2 Reti di polarizzazione per transistori a effetto di campo

La polarizzazione dei transistori a effetto di campo si ottiene con reti molto semplici,grazie al fatto che l’assorbimento di corrente da parte del gate e trascurabile e cheil problema della fuga termica non si pone. Prendiamo innanzitutto in esame que-st’ultimo punto: avevamo visto che nel caso dei BJT la resistenza di emettitore eraindispensabile per ottenere una stabilizzazione del punto di lavoro del transistore.Questa era la conseguenza del fatto che nel BJT la corrente e trasportata preva-lentemente da portatori minoritarı, la cui concentrazione dipende fortemente dallatemperatura. Nel caso dei transistori a effetto di campo la corrente viene trasportatada portatori maggioritarı la cui concentrazione e praticamente indipendente dallatemperatura e la cui mobilita diminuisce all’aumentare della temperatura. Pertantonei transistori a effetto di campo la corrente tende a diminuire all’aumentare dellatemperatura, con una conseguente stabilizzazione termica intrinseca.

Per polarizzare un transistore JFET sarebbe quindi sufficiente uno schema deltipo riportato in figura, dove VDD fornisce la tensione di polarizzazione necessariaper il drain e VG fornisce l’opportuna tensione negativa al gate (la presenza dellaresistenza RG e necessaria per evitare di cortocircuitare l’eventuale generatore disegnale connesso al gate).

VGG

VDD

R D

RG

Un tale circuito non risulta pero conveniente dal punto di vista pratico, perche con-tiene due generatori di tensione, uno dei quali deve fornire una tensione negativarispetto a massa e non puo quindi essere realizzato con una semplice partizione del-la tensione di alimentazione VDD. Per tale motivo questo circuito non e quasi maiutilizzato in pratica e al suo posto si realizza quello riportato di seguito, consistentenella cosiddetta autopolarizzazione del JFET:

R S

RG

VDD

R D

In questo circuito la resistenza RS da luogo a una caduta di tensione corrisponden-te alla VGS necessaria per la polarizzazione (si parla proprio per questo motivo di

55

autopolarizzazione), mentre la RG ha la funzione di fissare il gate al potenziale dimassa, senza peraltro cortocircuitare il gate stesso a massa. La RG puo anche averedei valori piuttosto elevati, dell’ordine dei megaohm, senza che su di essa si mani-festi una caduta di tensione misurabile, dato il piccolissimo valore della corrente digate (che ricordiamo corrisponde alla corrente attraverso una giunzione polarizzatainversamente). Possiamo scrivere un’equazione molto semplice:

ID = −VGS

RS,

che e rappresentata, sul piano della transcaratteristica ingresso-uscita, da una retta,passante per l’origine e con pendenza pari a −1/RS . Il punto di lavoro corrisponderaall’intersezione tra tale retta e la transcaratteristica stessa. Per quanto riguarda lamaglia di uscita e possibile scrivere un’altra semplice equazione, che ci permette dicalcolare la VDS :

VDD = ID(RD +RS) + VDS .

V P

IDSS

ID

VGS

IDQ

VGSQ

E quindi possibile realizzare un circuito che approssima un generatore ideale di cor-rente utilizzando semplicemente un transistore JFET e una resistenza, come nelloschema di seguito riportato. Il valore della corrente erogata dipendera dalla transca-ratteristica del dispositivo e dal valore della resistenza di source.

56

VDD

R D

R S

R2

R1

Per la polarizzazione dei transistori MOS si ricorre a schemi di analoga semplicita.Consideriamo per esempio il caso di un transistore MOS a canale n ad arricchimento.Il partitore formato da R1 e R2 consente di applicare al gate del transistore MOS unatensione VG pari a VDDR2/(R1+R2). Poiche VGS = VG− IDRS , avremo l’equazione

ID = − 1

RSVGS +

VG

RS,

che rappresenta una retta sul piano della transcaratteristica ingesso-uscita. L’inter-sezione tra tale retta e la transcaratteristica individuera il punto di riposo cercato.

VGVT

ID

IDQ

VGSQ VGS

E chiaro che, almeno dal punto di vista del funzionamento in continua, si puo farea meno senza problemi della resistenza di source RS , dato che la tensione VGS devecomunque essere positiva per questo tipo di dispositivo e non esistono problemi distabilizzazione termica.

57

7. Funzionamento linearizzato per piccoli segnali

7.1 Modello linearizzato per transistori BJTCome nel caso gia visto per il diodo, e possibile sviluppare un modello linearizzatoanche per i componenti attivi e, in particolare, anche per i transistori BJT. Questomodello e valido soltanto per piccoli spostamenti intorno al punto di lavoro, tali dapoter approssimare il comportamento del transistore considerando i soli termini delprimo ordine dello sviluppo in serie (nel caso del transistore si tratta, a differenza deldiodo, dello sviluppo in serie di funzioni di piu variabili).

Il transistore e un quadripolo, quindi il suo modello linearizzato dovra essere rap-presentabile con un quadripolo lineare. Il comportamento elettrico di un quadripololineare puo essere completamente definito tramite le relazioni tra quattro grandezze:i1, v1, i2, v2, le quali sono scelte con i versi illustrati nella figura seguente:

−

2i1

v1 v2

+

−

+

i

Eccetto che in casi particolari, e di solito possibile esprimere due a scelta delle quattrograndezze in funzione delle due rimanenti. Le relazioni tra tali grandezze risulterannoanch’esse lineari. Scegliamo di esprimere v1 e i2 in funzione di i1 e v2 (questa e lascelta di solito fatta per la rappresentazione linearizzata dei transistori). Otterremo:

v1 =h11i1 + h12v2

i2 =h21i1 + h22v2.

I parametri hij che definiscono questo modello sono detti parametri ibridi (perche legrandezze indipendenti sono di tipo tra loro diverso: una tensione e una corrente) esi indicano con la lettera h da “hybrid”.

Esaminiamo in dettaglio ciascuno dei parametri h, individuando le relative di-mensioni:

h11 =hi(input) =v1i1

∣∣∣∣v2=0

[Ω]

h12 =hr(reverse) =v1v2

∣∣∣∣i1=0

rapporto adimensionale

h21 =hf(forward) =i2i1

∣∣∣∣v2=0

rapporto adimensionale

h22 =ho(output) =i2v2

∣∣∣∣i1=0

[Ω−1]

La notazione con pedici letterali indica l’effetto connesso a ciascuno dei parametri h:hi esprime il rapporto tra la tensione e la corrente in ingresso, quindi una quantitarelativa alla sola maglia di ingresso; hr indica l’azione della tensione di uscita suquella di ingresso, quindi un effetto di tipo inverso; hf rappresenta il rapporto trala corrente nella maglia di uscita e quella nella maglia di ingresso, dunque l’effetto

58

diretto e desiderato; ho infine esprime il rapporto tra la corrente e la tensione di uscitaed e quindi relativo alla sola maglia di uscita. Di solito viene preso in considerazioneil quadripolo corrispondente al montaggio del transistore a emettitore comune, valea dire con l’emettitore a comune tra l’ingresso e l’uscita. In questa configurazionev1 = vbe, v2 = vce, i1 = ib e i2 = ic. Per specificare che i parametri h si riferiscono almontaggio a emettitore comune si aggiunge un secondo pedice e:

vbe =hieib + hrevce

ic =hfeib + hoevce.

Poiche le relazioni appena viste definiscono un quadripolo lineare, possiamo rap-presentare tale quadripolo con un circuito equivalente, cercando di identificare ilsignificato fisico dei parametri ibridi:

1/

ie

v be

h reh fe

v ce

ib

ib

ic

oeh

h

Fino a ora abbiamo rappresentato i parametri ibridi come rapporti tra le grandezzedinamiche, vale a dire come rapporti tra piccole variazioni delle grandezze totali.Possiamo quindi anche indicarli e calcolarli come limite dei rapporti incrementalidelle grandezze totali e, di conseguenza, come derivate parziali di tali grandezze(nelle equazioni che seguono useremo, per conformita con l’uso comune, la notazionecon simbolo e pedice maiuscolo per indicare le grandezze totali, anche se sarebbe piucorretto indicarle con simbolo minuscolo e pedice maiuscolo, come si fa in generalenell’analisi dei circuiti). Per esempio, possiamo scrivere hfe come:

hfe = limδIB→0

δICδIB

∣∣∣∣VCE=VCEQ

=∂IC∂IB

∣∣∣∣VCE=VCEQ

,

dove la derivata parziale viene valutata per VCE costante e pari al valore nel punto diriposo, che corrisponde ad assumere una variazione nulla rispetto al punto di riposo,e quindi una vce nulla.

Vediamo ora come si determinano i parametri ibridi a emettitore comune a par-tire dalle caratteristiche del transistore, facendo riferimento, per semplicita, al caso diun transistore NPN. Consideriamo dapprima una procedura esclusivamente grafica,basata sulle caratteristiche di ingresso e di uscita.Dalla definizione, hie puo essere approssimato con il rapporto tra la variazione dellaVBE e quella della IB , per VCE costante e pari al valore di riposo. Si tratta quindidi prendere in considerazione la caratteristica di ingresso a emettitore comune perVCE = VCEQ e misurare la pendenza della tangente nel punto corrispondente a VBEQ.L’inverso di tale tangente corrisponde proprio a hie.

59

=

I

VBEQ

VBE

BIVCE

VCEQ

BQ

Dalla definizione, hre puo essere approssimato con il rapporto tra la variazione dellaVBE e quella della VCE , per IB costante e pari al valore di riposo. Si tratta quindidi prendere in considerazione le caratteristiche di ingresso a emettitore comune evalutare la differenza tra le VBE che si ottengono sommando o sottraendo δVCE/2 aVCEQ. Il rapporto tra tale variazione δVBE e quella della tensione di uscita δVCE cifornisce il valore di hre.

δ

I

VBE

BIVCE

VCEQ

=

VCE

VCEQ

VCE

=

2− V

CEVCEQ

VCE

=

2+

VBE

δ

δ

BQ

Il parametro hfe puo essere approssimato con il rapporto tra la variazione della ICe quella della IB , per VCE costante e pari al valore di riposo. Dobbiamo quindiprendere in considerazione le caratteristiche di uscita a emettitore comune e valutarela differenza tra le IC che si ottengono sommando o sottraendo δIB a IBQ. Il rapportotra tale variazione δIC e quella della corrente di ingresso δIB ci fornisce il valore dihfe.

δ

CE

CI

VCE

VCEQ

=

IB

IBQ

IB

IBQ

IB

IBQ

IB

IB

IC

=

2+

=

=

2−

δδ

δ

V

Infine il parametro hoe puo essere approssimato con il rapporto tra la variazione della

60

IC e quella della VCE , per IB costante e pari al valore di riposo. Dobbiamo quindiprendere in considerazione le caratteristiche di uscita a emettitore comune e valutarela pendenza della tangente alla caratteristica per IB = IBQ nel punto di riposo. Ilvalore di hoe corrispondera proprio a tale pendenza. Di solito la tangente e quasiorizzontale, dato il piccolo valore di hoe, quindi conviene considerare la variazione diIC su un intervallo molto ampio, per ottenere una precisione accettabile.

δ

CE

CI

VCE

VCEQ

=

IB

IC

IBQ

VCE

VCEQ

VCE

=

2+δ

VCE

VCEQ

VCE

=

2−δ

=

V

Nella pratica hoe e hfe si valutano effettivamente con la procedura vista, hre sipone di solito pari a zero e hie si valuta invece in modo diverso, perche le caratteri-stiche di ingresso sono raramente disponibili.

Innanzitutto dobbiamo precisare che hie e costituita da due componenti in serie,rbb′ e rb′e. La componente rbb′ corrisponde a una resistenza indesiderata, dovuta allaporzione di base che va dal contatto di ingresso alla zona attiva (base intrinseca).Tale resistenza parassita puo avere valori compresi tra pochi ohm e pochi kiloohm, aseconda delle caratteristiche costruttive del transistore (di solito e minore nei tran-sistori di potenza maggiore). La rb′e e invece l’effettiva resistenza associata con ilfunzionamento del transistore. Per calcolare rb′e consideriamo un modello per le va-riazioni per il transistore in cui introduciamo una resistenza differenziale re a comunetra la maglia di ingresso e quella di uscita:

r

erv be

ib ic

ibh fe

v ce

bb’

Tale resistenza differenziale e quella della giunzione base-emettitore, che puo esserevalutata a partire dalle equazioni di Ebers-Moll:

IE = IES

(eVB′E/VT − 1

)≃ IESe

VB′E/VT .

61

Il termine relativo al generatore comandato dalla corrente nel diodo di collettorenon e stato indicato data la polarizzazione inversa della giunzione collettore-base.Si puo inoltre trascurare l’unita rispetto a eVB′E/VT , dato che VB′E ≃ Vγ e quindi

eVB′E/VT ≫ 1.Possiamo quindi ottenere il reciproco di re derivando la corrente di emettitore

rispetto alla tensione base intrinseca-emettitore:

1

re=

∂IE∂VB′E

∣∣∣∣VB′E=VB′EQ

=IEQ

VT,

dove IEQ e la corrente di emettitore nel punto di lavoro. Inoltre, poiche IEQ ≃ ICQ,

re =VT

IEQ≃ VT

ICQ.

Uguagliamo la vbe nel circuito appena esaminato a quella nel circuito equivalente aparametri ibridi, semplificato trascurando hre e hoe:

v beh fe

v ce

ib

ib

ic

r bb’

r b’e

Per il circuito con re abbiamo:

vbe = [rbb′ + re(hfe + 1)]ib,

mentre per il circuito a parametri ibridi otteniamo:

vbe = (rbb′ + rb′e)ib.

Dal confronto tra queste due equazioni si ricava che

rb′e = re(hfe + 1) ≃ VT

ICQ(hfe + 1) ≃ VT

ICQhfe.

L’ultima equazione ci permette di calcolare rb′e a partire dal valore di riposo dellacorrente di collettore e da quello di hfe. Per trovare hie sara sufficiente sommarerb′e e rbb′ , supponendo quest’ultima non dipendente dal punto di riposo, dato che elegata soltanto a parametri costruttivi del transistore.

Talvolta il generatore di corrente comandato in uscita viene rappresentato, inveceche come un generatore di corrente comandato in corrente, come un generatore dicorrente comandato in tensione, secondo lo schema sotto rappresentato.

b’e g

v ce

mvb’e

ib ic

r bb’

r b’e

v bev

62

La tensione di controllo e vb′e, corrispondente alla differenza di potenziale presenteai capi della rb′e. E semplice determinare la relazione tra gm e i parametri prece-dentemente considerati, imponendo l’uguaglianza delle correnti di collettore nei duecircuiti:

hfeib = gmvb′e.

Dato che vb′e = rb′eib, otteniamo che gm = hfe/rb′e. Il parametro gm ha le dimensionidell’inverso di una resistenza, quindi Ω−1 o S (siemens). Spesso si utilizza come unitadi misura per gm l’ampere su volt (A/V) o il mA/V (dimensionalmente equivalentiall’inverso di una resistenza).

7.2 Modello linearizzato per transistori a effetto di campo

Si utilizza lo stesso modello linearizzato, molto semplice, per tutti i transistori aeffetto di campo (sia MOSFET sia JFET). Esso e costituito da un generatore dicorrente comandato in tensione, con in parallelo una resistenza rd, che rappresental’effetto dovuto al fenomeno di accorciamento del canale al crescere di VDS .

gm gsVdr

S

G D

S

Il valore della transconduttanza gm (dell’ordine di qualche mA/V per la maggior partedei transistori a effetto di campo) si puo ricavare dalla transcaratteristica fornita informa grafica determinando la pendenza della tangente alla stessa nel punto di lavoro,che corrisponde proprio a gm. Se la caratteristica e invece fornita in maniera analitica,gm si puo ottenere derivando ID rispetto a VGS . Per un JFET otteniamo

gm =−2IDSS

VP

(1− VGS

VP

).

Questa formula e valida per JFET sia a canale p sia a canale n e da luogo a unvalore di gm sempre positivo. E importante sottolineare che se la caratteristica efornita in modo grafico e opportuno utilizzare il metodo della tangente per ricavaregm, invece di determinare VP e IDSS per poi procedere con l’espressione analitica.Quest’ultimo metodo, assai sconsigliabile, puo portare a risultati significativamentediversi da quello grafico perche la transcaratteristica non e esattamente una parabola(l’espressione analitica e soltanto un’approssimazione).

Il valore della resistenza differenziale rd si ricava andando a valutare la pendenzadella tangente alle caratteristiche di uscita in corrispondenza del punto di lavoro: rdcorrisponde all’inverso del coefficiente angolare di tale tangente.

Per quanto riguarda i transistori MOS, se la transcaratteristica e fornita in modografico si procede in modo analogo a quanto gia visto per i JFET. Se, invece, latranscaratteristica e data in forma analitica, la si deriva rispetto a VGS , ottenendo

gm = 2k

(W

L

)(VGS − VT ).

La rd dei transistori MOS si ricava come gia visto per i JFET se le caratte-ristiche di uscita sono disponibili in forma grafica. Se sono invece disponibili nella

63

forma dell’espressione fenomenologica che include la tensione di Early, si ottiene comeinverso della derivata di tale espressione rispetto a VDS :

rd =

(dIDdVDS

)−1

=1 + λVDS

λID.

Se λVDS ≪ 1, abbiamo rd ≃ 1/(λID).

64

8. Analisi delle principali configurazioni circuitali a BJT eFET

8.1 Concetti generali

Esamineremo nel seguito i principali montaggi che si utilizzano per i circuiti a transi-stori, che differiscono tra loro sostanzialmente per la scelta dell’elettrodo che risulta acomune tra l’ingresso e l’uscita. Per il BJT si parla quindi di configurazione a emet-titore comune (CE), collettore comune (CC) e base comune (CB), mentre il FET puoessere utilizzato a source comune (CS), drain comune (CD) e gate comune (CG).

Per ciascuna configurazione determineremo i quattro parametri caratterizzanti,rappresentati dal guadagno di corrente Ai, che e pari al rapporto tra la corrente diuscita e quella di ingresso

Ai =ioii,

il guadagno di tensione Av, corrispondente al rapporto tra la tensione di uscita equella di ingresso

Av =vovs

,

la resistenza di ingresso Ri, che e uguale al rapporto tra la tensione e la corrente iningresso

Ri =vsii,

e la resistenza di uscita, corrispondente al rapporto tra la tensione posta in uscitatramite un generatore di prova e la corrente di uscita, per tensione di ingresso nulla

Ro =voio

∣∣∣∣vs=0

.

L’analisi di ciascuno stadio sara condotta supponendo di aver gia individuatoil punto di lavoro e di conoscere quindi il valore di tutti i parametri del circuitoequivalente per le variazioni del transistore. In particolare, per i BJT considereremonulli sia hre sia hoe, allo scopo di semplificare i calcoli. Nella maggior parte dellesituazioni che si incontrano nella pratica hre e effettivamente trascurabile, ma hoe

puo non esserlo e deve essere preso in considerazione per ottenere risultati accurati.In questa prima analisi supporremo di operare a “media frequenza”, vale a dire

in una condizione per cui tutti gli eventuali condensatori presenti possono essereconsiderati corto circuiti dal punto di vista del funzionamento dinamico del circuito(mentre vengono chiaramente considerati dei circuiti aperti per quanto riguarda ladeterminazione del punto di riposo). Se sono presenti delle induttanze, queste sarannoconsiderate corto circuiti nell’analisi in continua e circuiti aperti nell’analisi per levariazioni.

8.2 Stadio amplificatore a emettitore comune senza resistenza di emetti-tore

In pratica uno stadio senza resistenza di emettitore non si incontra mai, a causadei gia discussi problemi che si verificano in assenza di tale resistenza, ma il suocomportamento e identico a quello di uno stadio, molto comune, in cui la resistenzadi emettitore e presente, ma e cortocircuitata, dal punto di vista delle variazioni, daun condensatore posto in parallelo alla stessa.

65

Di seguito viene riportato uno schema “tipico” di un amplificatore CE con re-sistenza di emettitore cortocircuitata per le variazioni. Notiamo che anche all’uscitae stato posto un condensatore, allo scopo di disaccoppiare, dal punto di vista dellacomponente di polarizzazione continua, l’eventuale carico connesso in uscita.

+

−V

ov

3CR

1C1R

2R

2C

CCv S E

C

R

Possiamo ora tracciare il circuito dinamico, nel quale i condensatori sono stati so-stituiti da corto circuiti, cosı come il generatore di tensione continua VCC . In talesituazione le resistenze che formano il partitore di ingresso vengono a trovarsi tra loroin parallelo.

//

h feCR

1Rv S ib

ovibh ie

2R

i’i io i’oi i

iR’ iR oR’oR

A seconda della convenzione scelta per definire le correnti di ingresso e di uscita,possiamo considerare come tali ii e io oppure i′i e i′o, e conseguentemente definirecome resistenze di ingresso e di uscita Ri e Ro oppure R′

i e R′o, rispettivamente. Per

quanto riguarda il guadagno di corrente di solito ci si riferisce al rapporto io/ii:

Ai =ioii

=hfeibib

= hfe.

Anche il guadagno di tensione puo essere calcolato facilmente, osservando che vo =−hfeibRC :

Av =vovi

=−hfeibRC

hieib= −hfeRC

hie.

Per quanto riguarda la resistenza di ingresso otteniamo

Ri =vsii

= hie,

oppureR′

i = R1//R2//Ri = R1//R2//hie,

66

nel caso in cui si voglia considerare la resistenza vista a monte del partitore di base.La resistenza di uscita e data da

Ro =voio

∣∣∣∣vs=0

= ∞,

dato che dall’uscita si vede soltanto un generatore di corrente controllato, la cuigrandezza di controllo non dipende dalla tensione applicata sull’uscita stessa e risultanulla per vs = 0. Se vogliamo prendere in considerazione la resistenza vista a valledella RC , otteniamo

R′o = Ro//RC = RC .

8.3 Stadio amplificatore a emettitore comune con resistenza di emettitore

Esaminiamo ora come variano i risultati precedentemente ottenuti nel caso in cuivenga aggiunta una resistenza in serie all’emettitore del BJT. I calcoli sono legger-mente piu complessi perche la resistenza di emettitore introduce un accoppiamentotra la maglia di ingresso e quella di uscita.

+

−

CR

v ES R CCVov

2C

1C1R

2R

Rappresentiamo il circuito dinamico e cerchiamo di individuare un approccio checonsenta di trovare i guadagni di tensione e di corrente, oltre alle resistenze di ingressoe di uscita, senza bisogno di ricorrere alla trattazione per nodi o per maglie e allarisoluzione di un sistema lineare.

//

R oR’

feCR

R

bi

E

1

v s ovibh ie

i’i i i io i’o

2RR

iRiR’ o

h

67

La tensione vs puo essere espressa in funzione della ib osservando che essa risultapari alla somma della caduta di tensione sulla resistenza hie, attraversata da ib, piuquella sulla RE , attraversata da una corrente (hfe + 1)ib:

vs = hieib + (hfe + 1)ibRE .

Da questa espressione, dividendo per ib, si ricava subito il valore di Ri:

Ri = hie + (hfe + 1)RE .

Questo e un risultato molto importante: la resistenza vista sulla base di un tran-sistore BJT e pari alla somma di hie e della resistenza totale che si trova in serieall’emettitore, moltiplicata per hfe + 1. Tale risultato sara di comune utilizzo nellaanalisi dei circuiti a transistori. La resistenza R′

i che si vede a monte del partitore dibase sara

R′i = R1//R2//[hie + (hfe + 1)RE ].

La tensione di uscita vo risulta vo = −hfeibRC come nel caso precedentemente esa-minato, quindi il guadagno di tensione puo essere facilmente determinato

Av =vovs

=−hfeRC

hie + (hfe + 1)RE.

Notiamo che il guadagno di tensione risulta ridotto rispetto al caso dell’amplificatorea emettitore comune senza resistenza di emettitore, perche in questo caso il denomi-natore e aumentato della quantita (hfe + 1)RE . Tale quantita risulta spesso moltomaggiore di hie, essendo hfe ≫ 1 e RE frequentemente dello stesso ordine di gran-dezza di hie. In tal caso il guadagno di tensione puo essere approssimato comeAv ≃ −RC/RE . In molti casi la riduzione di guadagno dovuta alla presenza di RE

non e accettabile, per cui si ricorre al condensatore di “bypass” in parallelo alla RE ,che abbiamo visto nel precedente paragrafo.

Il guadagno di corrente e lo stesso determinato per la configurazione precedente,essendo anche in questo caso pari al rapporto tra la corrente di collettore e quella dibase: Ai = hfe. La resistenza di uscita Ro e anche questa volta infinita, per i motivivisti nel paragrafo precedente e la R′

o risulta pari alla RC .

8.4 Stadio amplificatore a collettore comune

Nello stadio a collettore comune, il collettore e l’elettrodo a comune tra ingresso euscita, il segnale di ingresso viene inviato alla base e quello di uscita viene prelevatodall’emettitore. Vediamone innanzitutto lo schema.

−

+

EVv

1C1R

2R

S uv

2C

CCR

68

Il circuito equivalente per le variazioni e ottenuto secondo le solite regole, cortocir-cuitando generatori di tensione continua e condensatori e sostituendo il transistorecon il suo equivalente a parametri ibridi.

//

i’

i

RE

1

bh fe

v s ibh ie

i’i i i

2RR

iRiR’

ovio o

La relazione che sussiste tra la tensione di ingresso vs e la corrente di ingresso ii = ibe esattamente la stessa del circuito trattato nel paragrafo precedente: vs = ib[hie +(hfe + 1)RE ], quindi

Ri = hie + (hfe + 1)RE

e, per quanto riguarda la resistenza vista a monte del partitore di base,

R′i = R1//R2//Ri.

Per quanto riguarda invece la resistenza di uscita Ro, questa risulta data dal rapportotra la tensione vo e la corrente io entrante nell’emettitore. Calcoliamo il valore diquesta resistenza ponendo un generatore di tensione di prova vp sull’uscita e calco-lando la io risultante (abbiamo tolto la resistenza RE , dato che stiamo calcolando Ro

e non R′o).

//

h fei

1

bibh ie

2RR

v p

io

La corrente erogata dal generatore Vp risulta pari a −(hfe+1)ib, mentre ib si ottienefacilmente notando che ai capi di hie e presente una tensione −vp:

ib = − vphie

,

quindi

Ro =vpio

=vp

vphie

(hfe + 1)=

hie

hfe + 1.

69

Quindi la resistenza vista sull’emettitore di un transistore BJT risulta pari alla resi-stenza che si trova sul ramo di base (questa volta semplicemente hie, ma in generaletutto cio che si trova in serie sul ramo di base) divisa per hfe + 1. Anche questoe un risultato importante e di uso generale nell’analisi dei circuiti a transistori. Laresistenza di uscita R′

o vista dalla porta di uscita risulta pari al parallelo di Ro e diRE :

R′o = RE//

hie

hfe + 1.

Quindi la resistenza di uscita di uno stadio CC e in genere molto bassa: nel paralleloprevale di solito hie/(hfe + 1), che e di qualche decina di ohm contro le centinaia diohm che rappresentano un valore comune per RE .

Il guadagno di corrente risulta semplicemente pari al rapporto tra la corrente diemettitore e quella di base, quindi abbiamo:

Ai =ioii

= −(hfe + 1).

Determiniamo infine il guadagno di tensione: la tensione di uscita e data davo = (hfe + 1)ibRE , quindi

Av =vovs

=(hfe + 1)ibRE

[hie + (hfe + 1)RE ]ib=

(hfe + 1)RE

hie + (hfe + 1)RE.

Osserviamo che il guadagno di tensione e minore dell’unita, poiche il denominatoree sempre maggiore del numeratore. Osserviamo inoltre che se (hfe + 1)RE ≫ hie,Av ≃ 1. Il guadagno e dunque circa pari all’unita e con segno positivo. Pertantola tensione di uscita sull’emettitore “insegue” quella sulla base. E questo il motivoper cui lo stadio CC e spesso indicato come “inseguitore di emettitore” o “emitterfollower”.

8.5 Stadio amplificatore a base comune

Nello stadio a base comune, la base si trova a comune tra ingresso e uscita, manon viene collegata direttamente a massa, per evitare di complicare il circuito dipolarizzazione. Dal punto di vista dinamico essa e comunque connessa a massatramite un condensatore di “bypass”, indicato come C2 nello schema.

+

−CR

CCV

3C

ERv S

1C

ov

2C

2R 1R

In questo caso il segnale di ingresso viene applicato all’emettitore e il segnale di uscitaviene prelevato sul collettore. Esaminando il circuito equivalente per le variazioni,riportato di seguito, valutiamo la resistenza di ingresso Ri vista a valle di RE . Poicheii = −(hfe + 1)ib e ib = −vs/hie,

Ri =vsii

=hie

hfe + 1.

70

ovibh ie

ioi i

iR oR

ibh fei’oi i’

iR’ oR’

CRv S RE

Quindi la resistenza di ingresso di uno stadio a base comune risulta particolarmentebassa. Il guadagno di corrente, definito come rapporto di io e ii, risulta

Ai =ioii

=hfeib

−(hfe + 1)ib=

−hfe

hfe + 1.

Se, come di solito avviene, hfe ≫ 1, Ai ≃ −1. Per quanto riguarda il guadagno ditensione avremo

Av =vovs

=−hfeRCib−ibhie

= hfeRC

hie.

Il guadagno di tensione risulta quindi positivo e potenzialmente molto maggioredell’unita (se RC e dello stesso ordine di grandezza di hie o maggiore). La resistenzadi uscita si valuta analogamente al caso del CE, con Ro, valutata senza considerareRC , infinita e R′

o = RC .

8.6 Riepilogo configurazioni a BJT

Possiamo dunque concludere che la configurazione a emettitore comune e l’unica chepuo fornire allo stesso tempo un guadagno di tensione e un guadagno di correntemolto maggiori dell’unita. Essa e anche caratterizzata da un guadagno di tensione disegno negativo; si dice quindi che lo stadio CE e uno stadio invertente. La resistenzadi ingresso dello stadio CE puo variare in un intervallo molto ampio, a seconda dellapresenza o meno della resistenza di emettitore.

Lo stadio a collettore comune presenta una resistenza di ingresso analoga a quelladel CE con resistenza di emettitore, mentre la resistenza di uscita e molto bassa eil guadagno di tensione e circa unitario (comunque mai maggiore dell’unita). Siutilizzera tale configurazione quando si dispone di una sorgente che non e in gradodi fornire molta corrente e si vuole pilotare un carico che assorbe invece una correntesignificativa.

Lo stadio a base comune presenta una resistenza di ingresso molto bassa e unguadagno di tensione potenzialmente elevato, ma il guadagno di corrente e circaunitario.

Riassumiamo i risultati ottenuti in una tabella riepilogativa, ricordando che essisono validi nell’ipotesi semplificativa di hre = hoe = 0. In caso contrario, alcune delleespressioni ricavate sarebbero state significativamente piu complicate.

71

CE CE con RE CC CB

Ai hfe hfe −(1 + hfe)−hfe

1+hfe

Av −hfeRC

hie− hfeRC

hie+RE(hfe+1)(1+hfe)RE

hie+RE(hfe+1) hfeRC

hie

Ri hie hie +RE(hfe + 1) hie +RE(hfe + 1) hie

1+hfe

Ro ∞ ∞ hie

hfe+1 ∞

8.7 Comportamento dei transistori PNP

Tutti gli esempi che abbiamo visto fino a questo punto sono stati per amplificatoriutilzzanti transistori NPN. E facile convincersi che nel caso siano presenti dei transi-stori PNP il circuito equivalente per le variazioni rimane del tutto invariato, mentreinvece le polarita delle tensioni di polarizzazione devono essere rovesciate nel circuitoper il funzionamento in continua.

Vediamo un semplice ragionamento che puo essere utile per convincersi dellacompleta equivalenza dal punto di vista delle variazioni tra transistori PNP e tran-sistori NPN. Tra parentesi riporteremo le quantita relative a un transistore PNP,mentre le altre sono relative a un transistore NPN. Consideriamo le correnti totaliiB e iC entranti nel collettore e nella base per ambedue i tipi di transistore. AvremoiB > 0 (iB < 0), iC > 0, (iC < 0). Consideriamo in ambedue i casi una variazione∆vBE di vBE positiva, corrispondente a un segnale positivo in ingresso. Avremoallora ∆vBE > 0 (∆vBE > 0) e ∆iB > 0, ∆|iB | > 0 (∆iB > 0, ∆|iB | < 0), poiche,in conseguenza della variazione positiva di vBE applicata, nel caso NPN la giunzionebase-emettitore risulta polarizzata in diretta da una tensione di modulo maggiore,mentre nel caso PNP tale tensione risulta, in modulo, minore. La variazione di iBindicata ha come conseguenza la seguente variazione di iC : ∆|iC | > 0 (∆|iC | < 0),la quale, essendo iC > 0 (iC < 0) implica ∆iC > 0 (∆iC > 0). Quindi per unavariazione positiva della vBE e, conseguentemente, della iB si ha in tutti e due i casiuna variazione positiva della iC . Ne consegue che il circuito per le variazioni e lostesso (in particolare ha gli stessi versi delle correnti e delle tensioni) per transistoriPNP e NPN.

72

8.8 Stadio amplificatore a source comune

Anche i transistori a effetto di campo possono essere utilizzati in tre diverse configu-razioni: source comune (CS), drain comune (CD) e gate comune (CG). Prenderemoin esame soltanto le prime due poiche sono le piu comunemente utilizzate. Iniziamodalla configurazione a source comune:

C2

C3

SR

C

D

VCC

RG

+

−

R

1

v i

v o

Questa volta abbiamo indicato il generatore di segnale in ingresso con vi, allo scopodi evitare possibili confusioni con la tensione di source, anch’essa convenzionalmenteindicata con vs. La resistenza di source, necessaria per l’autopolarizzazione del FET epresente, ma dal punto di vista dinamico scompare, cortocircuitata dal condensatoreC2.

v gs

v gsDRr d v o

R’i RiR’oRo

gmv i

RG

Poiche il source e a massa, vs = 0 e quindi la tensione vgs coincide con la vg, che e asua volta pari alla vi. Calcoliamo il valore della tensione di uscita vo:

vo = −gmvgrd//RD = −gmvird//RD,

quindi

Av =vovi

= −gmrd//RD.

Non ha significato parlare del guadagno di corrente, dato che questo sarebbe comun-que infinito, essendo nulla la corrente di ingresso.

La resistenza di ingresso Ri risulta dunque anch’essa infinita, mentre R′i =

Ri//RG = RG. Per quanto riguarda la resistenza di uscita, essa risulta Ro = rd,R′

o = rd//RD.

73

8.9 Stadio amplificatore a source comune con resistenza di source

Consideriamo ora il caso in cui non si ponga un condensatore in parallelo alla RS , laquale compare quindi anche nel circuito per le variazioni. Lo schema complessivo e lostesso gia visto nel paragrafo precedente, con l’unica variazione che il condensatore C2

in parallelo alla RS e rimosso. Possiamo dunque tracciare il circuito per le variazioni,nel quale consideriamo rd infinita allo scopo di semplificare i calcoli.

v gs

R’oRiR’i Ro

gmv i

RS

RG DR v o

v gs

In questo caso non si verifica piu l’uguaglianza tra vg e vgs, quindi dovremo ricavarel’espressione che lega queste due quantita. Possiamo scrivere vs in funzione di vgs:

vs = gmvgsRS .

Poiche vgs = vg − vs, possiamo ricavare vgs

vgs = vg − gmvgsRS

vgs(1 + gmRS) = vg

vgs =vg

1 + gmRS.

Abbiamo cosı ottenuto una relazione che lega vg a vgs e possiamo dunque calcolarevo in funzione di vg:

vo = −gmvgsRD = − gmvg1 + gmRS

RD = − gmvi1 + gmRS

RD.

Quindi

Av =vovi

= − gmRD

1 + gmRS.

Per quanto riguarda le resistenze di ingresso e di uscita abbiamo gli stessi valoritrovati nel paragrafo precedente, con l’unica variante che questa volta, essendo stataconsiderata rd infinita, anche Ro e infinita, mentre R′

o = RD. Inoltre Ri e infinita eR′

i = RG.

74

8.10 Stadio amplificatore a drain comune

Lo schema dello stadio a drain comune e riportato di seguito: in questo caso l’uscitaviene prelevata sul source, mentre l’ingresso e sul gate.

+

−

v o

VCC

C2

SR

C

RG

1

v i

Il circuito per le variazioni risulta invece lo stesso gia visto nel paragrafo precedente,con l’unica variante della porta di uscita.

mv i

RS

RG

v gs

v gs

RiR’i

ov

R’o

g

Valutiamo la tensione di uscita vo = vs. Abbiamo precedentemente determinatoche vs = gmvgsRS e che vgs = vg/(1 + gmRS). Combinando queste due relazioniotteniamo

vs =gmvgRS

1 + gmRS

e quindi che

Av =vovi

=gmRS

1 + gmRS.

Notiamo che Av risulta positivo e minore dell’unita. Inoltre, se (come di solito av-viene) gmRS ≫ 1, Av ≃ 1. Abbiamo quindi un comportamento simile a quellodell’inseguitore di emettitore e si parla infatti di inseguitore di source (source follo-wer).

La resistenza di ingresso e la stessa delle configurazioni viste precedentemente:Ri risulta infinita e R′

i e pari a RG. Valutiamo ora la resistenza di uscita: a questoscopo consideriamo un generatore di prova vp posto sull’uscita, come nel circuitodinamico che segue (la resistenza e stata tolta e sara poi inclusa nel risultato finale).

75

v gs

v pi p

gm

RG

v gs

Poiche vg = 0 (essendo il generatore vi cortocircuitato nella misura della resistenzadi uscita), vgs = −vs = −vp. Inoltre la corrente erogata da vp risulta

ip = −gmvgs = gmvp.

Pertanto

Ro =vpip

=vp

gmvp=

1

gm.

Questo e un risultato importante, da ricordare perche torna utile nello studio dellamaggior parte dei circuiti contenenti transistori a effetto di campo. Si noti come inquesto caso la resistenza vista su un generatore comandato sia del tutto diversa daquella che si vede sull’altro terminale dello stesso generatore (sul drain si sarebbevista una resistenza infinita): la differenza e dovuta al fatto che nel caso presentela tensione applicata agisce sulla grandezza di controllo del generatore. Vista dallaporta di uscita, includendo RS , la resistenza di uscita R′

o risulta R′o = (1/gm)//RS .

8.11 Riepilogo configurazioni a FET

Abbiamo preso in considerazione le due principali configurazioni a FET, quella asource comune e quella a drain comune, notando le profonde analogie esistenti con leconfigurazioni a emettitore comune e a collettore comune dei BJT. Come nel caso deiBJT, la configurazione a source comune consente di ottenere un significativo guadagnodi tensione e determina un’inversione di fase del segnale; la configurazione a draincomune fornisce invece un guadagno di tensione positivo e circa unitario, ma offreuna ridotta resistenza di uscita. In tutti i casi non abbiamo preso in considerazioneil guadagno di corrente, perche questo, nell’ipotesi fatta di corrente nulla di gate,risulterebbe infinito. Possiamo riassumere i risultati ottenuti in una tabella:

CS CS con RS CD

Av −gmRD−gmRD

1+gmRS

gmRS

1+gmRS

Ro ∞ ∞ 1gm

76

8.12 Amplificatori multistadio

Nel caso in cui si vogliano ottenere guadagni superiori a quelli realizzabili con unsingolo transistore, si ricorre ad amplificatori costituiti da piu stadı in cascata, chepossono essere rappresentati come una catena di quadripoli, il cui guadagno di ten-sione risulta pari al prodotto dei guadagni di tensione dei varı stadı, calcolati peroconsiderando connesso in uscita a ciascuno stadio un carico corrispondente alla resi-stenza di ingresso dello stadio successivo.

−

+

− −

++ +

−−

+

−

+

vv nvn−1v4v3v2v

S1

Av =vnv1

=vn

vn−1

vn−1

vn−2· · · v4

v3

v3v2

v2v1

= Avn−1Avn−2 · · ·Av3Av2Av1 .

E importante sottolineare il fatto che i guadagni che compaiono nel prodotto non sonoquelli calcolati per i singoli stadı isolati, ma devono tenere conto dell’interazione tragli stadı stessi.

Vediamo un esempio al riguardo, considerando un circuito formato dalla cascatadi due stadı a emettitore comune.

+

−

+

−8R

3v

5C

5R

6R

4C4R2v

3C

1C1R

2R

2C

CCV

v

7R

S

3R

1

Per analizzare il guadagno ricorriamo alla rappresentazione nella forma di circuitoequivalente per le variazioni, sostituendo i transistori con i loro circuiti equivalenti aparametri ibridi.

// //7R

5

h fe3R

1Rv 1

R

ib23vib2h ie

6R

ib12vib1h ie

2R

h fe

Notiamo subito che in questo caso il guadagno del primo stadio (A1 = v2/v1) none piu dato semplicemente da −hfeR3/hie, ma va tenuta in considerazione anche laresistenza vista all’ingresso del secondo stadio, che risulta R5//R6//hie. Pertanto

A1 = −hfeR3//R5//R6//hie

hie.

Tale guadagno risulta dunque significativamente inferiore rispetto a quello del singolostadio isolato.

77

Da questa semplice analisi possiamo dedurre una regola di utilita generale: ilguadagno di tensione di due stadı in cascata e uguale al prodotto dei guadagni ditensione dei singoli stadı, calcolati con gli stadı stessi isolati, solo se la resistenza diingresso dello stadio a valle e infinita o quella di uscita dello stadio a monte e nulla.Infatti in ambedue questi casi lo stadio a valle non “carica” quello a monte.

Anche il guadagno di corrente non e in generale pari al prodotto dei guadagni dicorrente dei singoli stadı calcolati isolatamente, perche la corrente di ingresso di unostadio non e uguale a quella di uscita dello stadio precedente, a causa delle partizioniche avvengono tra le varie resistenze.

Una relazione importante, che utilizzeremo nel seguito, e quella che ci fornisceil guadagno di tensione di uno stadio in funzione del suo guadagno di corrente. Pos-siamo scrivere il guadagno di tensione Av nella forma (usiamo i moduli per evitaredi preoccuparci della scelta dei versi delle correnti di ingresso e di uscita)

|Av| = |Ai|R′

L

Ri,

dove R′L e la resistenza effettivamente vista in uscita, pari, per esempio nel caso dello

stadio a emettitore comune, alla resistenza di collettore con in parallelo la resistenzadi ingresso dello stadio successivo, e Ri e la resistenza di ingresso.

Consideriamo ora il problema della scelta della configurazione circuitale daadottare per i varı stadı. Se vogliamo ottenere un guadagno di tensione maggioredell’unita, e evidente che non possiamo utilizzare piu stadı a collettore comune con-nessi in cascata, dato che il guadagno di ciascuno di essi e minore dell’unita. Anchegli stadı a base comune non si prestano bene al collegamento in cascata, visto cheil guadagno di tensione risultante e al piu pari a quello del solo ultimo stadio, comepossiamo facilmente dimostrare nel caso di stadı CB uguali tra loro. Infatti la resi-stenza complessiva vista in uscita R′

L e il risultato del parallelo tra la resistenza dicollettore e quella complessiva di ingresso dello stadio successivo, che e minore (se epresente un partitore di polarizzazione, per esempio) o uguale della Ri dello stadioconsiderato. Quindi R′

L < Ri e, ricordando che per lo stadio CB |Ai| < 1, possiamoconcludere che |Av| = |Ai|R′

L/Ri < 1. Quindi ponendo in cascata piu stadı a basecomune si ottiene un guadagno inferiore all’unita.

Rimangono quindi solo gli stadı a emettitore comune, i quali possono esserecombinati per ottenere un guadagno piu grande di quello di un singolo stadio poichesia il loro guadagno di tensione sia quello di corrente possono essere molto maggio-ri dell’unita. Stadı a base comune o a collettore comune possono essere utilizzatiall’ingresso o all’uscita di una catena multistadio nel caso sia necessario ottenereparticolari valori per le resistenze di ingresso e di uscita.

Quanto detto vale anche per gli amplificatori a FET, per i quali si possonorealizzare amplificatori multistadio basati sulla configurazione a source comune.

8.13* Teorema di Miller

Nello studio degli amplificatori a transistori puo tornare utile in alcuni casi (so-prattutto nell’analisi, che vedremo piu avanti, del comportamento in alta frequenza)l’applicazione del teorema di Miller, che ci consente di sostituire un’impedenza con-nessa tra due nodi con due impedenze connesse tra tali nodi e la massa.

Consideriamo una generica rete elettrica, nella quale identifichiamo tre nodi: inodi 1 e 2, tra i quali e connessa un’impedenza Z12 e un nodo di riferimento, indicatocon 0. Se conosciamo il rapporto k tra le tensioni V1 e V2 misurate, rispettivamente,

78

tra i nodi 1 e 2 rispetto al nodo 0, possiamo definire una rete elettrica equivalente,nella quale l’impedenza Z12 e stata rimossa e sono state invece inserite due impedenzeZ ′1 e Z ′

2, rispettivamente tra il nodo 1 e il nodo 0 e tra il nodo 2 e il nodo 0, il cuivalore e dato da

Z ′1 =

Z12

1− k

Z ′2 =

Z12k

k − 1.

2

0

1Z’ 2Z’12Z

1 2 1

0

Questo teorema va usato con attenzione, notando che l’equivalenza tra le due reti elegata alla conoscenza del rapporto k, che deve essere valutabile sulla rete originaria.In particolare, come vedremo nel seguito, il teorema di Miller risultera utile quan-do potremo supporre che k sia sostanzialmente indipendente dalla frequenza nellagamma di frequenze di nostro interesse, e pari al valore k0 a bassa frequenza.

79

9. Analisi del comportamento in frequenza degli amplificatori

9.1 Concetti generali

Nel seguito prenderemo in esame il comportamento in frequenza degli amplificato-ri, che fino a ora abbiamo studiato nel cosiddetto limite delle “medie frequenze”,in cui i condensatori che compaiono nel circuito vengono considerati corto circuitidal punto di vista delle variazioni e circuiti aperti per il funzionamento in conti-nua. Analogamente le induttanze sono state considerate circuiti aperti per il segnalevariabile nel tempo e corto circuiti per il funzionamento in continua. Un simile com-portamento corrisponderebbe pero alla realta soltanto se tutti i componenti reattiviutilizzati avessero valore tendente all’infinito e se i componenti elettronici avesserodavvero caratteristiche del tutto indipendenti dalla frequenza, come abbiamo finorasupposto.

In realta la presenza di componenti reattivi (condensatori e induttanze) deter-mina una dipendenza dalla frequenza di tutti i parametri caratteristici di un circuitoelettronico, in particolare del modulo e della fase del guadagno. Per lo studio di taledipendenza risulta conveniente ricorrere a un formalismo basato su un concetto piuampio di frequenza, la cosiddetta “frequenza generalizzata”, indicata mediante la va-riabile complessa s, nell’ambito della Trasformata di Laplace. Tale trasformata saramolto brevemente introdotta nel seguito, trattandone soltanto gli aspetti necessarıper il nostro studio degli amplificatori.

Introdurremo, senza dimostrazione, alcuni risultati di base della teoria delle retielettriche, tra cui le proprieta delle funzioni di trasferimento, dopodiche presenteremole regole di base per il tracciamento dei diagrammi di Bode e le definizioni generaliper lo studio della risposta in frequenza degli amplificatori.

9.2 La trasformata di Laplace

E noto dall’Elettrotecnica che il comportamento nel tempo di una rete elettrica linearepuo essere descritto da un sistema di equazioni integro-differenziali, che corrispon-dono all’imporre, istante per istante, i principı di Kirchhoff alle maglie o ai nodi.Consideriamo, per esempio, il caso delle equazioni alle maglie: la relazione tra lacorrente e la tensione ai capi di ciascun elemento circuitale puo essere scritta (senzaentrare nel dettaglio delle condizioni iniziali e delle variabili di stato):

v = Ri per le resistenze

v = Ldi

dtper le induttanze

v =1

C

∫idt per i condensatori.

Per esempio, se volessimo studiare un circuito a una sola maglia, come quello rap-presentato in figura, potremmo scrivere una equazione corrispondente a imporre chela somma delle cadute di tensione sulla maglia sia nulla:

−vs +Ri+ Ldi

dt= 0.

Un circuito comunque complesso sara rappresentato da un sistema di equazioni siadifferenziali (per le induttanze) sia integrali (per i condensatori). Tale sistema puo es-sere trasformato sempre in un sistema di equazioni differenziali a coefficienti costanti,se deriviamo ciascun termine rispetto al tempo, eliminando cosı i termini integrali.

80

sL

R

i

v

La risoluzione di un tale sistema di equazioni differenziali e in generale di unacerta complessita. Risulta quindi molto utile la tecnica della trasformata di Laplace,che ci permette di passare da un sistema di equazioni differenziali del secondo ordinea un sistema di equazioni algebriche lineari.

Cosı come la trasformata di Fourier ci permette di rappresentare una genericafunzione del tempo come sovrapposizione lineare (tramite l’integrale di Fourier) difunzioni sinusoidali e cosinusoidali della frequenza, la trasformata di Laplace ci con-sente di rappresentare una generica funzione del tempo come sovrapposizione linearedi funzioni di una variabile s, definita frequenza generalizzata. La frequenza gene-ralizzata s = σ + jω e complessa e rappresenta una classe di eccitazioni elementaridella rete piu vasta di quella descritta dalla pulsazione reale ω. Mentre nella trasfor-mata di Fourier le eccitazioni elementari (funzioni di base) sono del tipo ejωt, nellatrasformata di Laplace le funzioni di base sono del tipo

est = e(σ+jω)t = eσtejωt = eσt [cos(ωt) + jsen(ωt)] .

Corrispondono pertanto, oltre che alle funzioni sinusoidali e cosinusoidali della base diFourier (quando σ = 0) a oscillazioni smorzate (per σ < 0), a oscillazioni di ampiezzacrescente esponenzialmente (per σ > 0) e a esponenziali crescenti o decrescenti (perω = 0).

Matematicamente la trasformata di Laplace e definita dal seguente integrale

F (s) =

∫ ∞

0

f(t)e−stdt,

dove f(t) e una generica funzione del tempo. E possibile dimostrare facilmente chese F (s) e la trasformata di Laplace di f(t), l’integrale di f(t) avra come trasformata(1/s)F (s) e la derivata di f(t) avra come trasformata sF (s).

E proprio quest’ultima importante proprieta che ci consente, tramite la trasfor-mata di Laplace, di trasformare un sistema di equazioni differenziali a coefficien-ti costanti in un sistema di equazioni algebriche lineari. In particolare, si ricavauna regola operativa particolarmente semplice: ogni induttanza viene sostituita daun’impedenza di valore Ls e ogni condensatore da un’impedenza di valore 1/(Cs),dopodiche le equazioni alle maglie o ai nodi si scrivono seguendo le stesse regole incon-trate per la risoluzione dei circuiti puramente resistivi, dove al posto delle resistenzeabbiamo impedenze di valore complesso. E anche possibile introdurre facilmente ilvalore delle condizioni iniziali, ma non ci occuperemo di questo aspetto.

81

9.3 Funzioni di rete e funzioni di trasferimento

Si definisce funzione di rete il rapporto tra due generiche grandezze elettriche presentiin due punti di una rete, espresse nel dominio della frequenza generalizzata: puotrattarsi delle tensioni su due porte della rete, delle correnti su due rami o, piu ingenerale, anche del rapporto tra una corrente e una tensione o viceversa. Trattandosidi due grandezze elettriche qualunque, non e detto che esista tra le stesse una relazionecausale. Si parla invece di funzione di trasferimento (un concetto piu restrittivo diquello di funzione di rete) nel caso del rapporto tra una grandezza elettrica in unpunto della rete e un’altra grandezza elettrica che ne e la causa, ambedue espresse neldominio della frequenza generalizzata. Un tipico esempio di funzione di trasferimentoe il rapporto tra la tensione di uscita e quella di ingresso di un amplificatore: il segnalein uscita e la diretta conseguenza di quello in ingresso, infatti si annulla se il segnaledi ingresso viene rimosso. Vediamo un esempio di un circuito molto semplice in cuie possibile individuare delle funzioni di trasferimento e delle funzioni di rete che nonsono funzioni di trasferimento (tutte le funzioni di trasferimento sono anche funzionidi rete).

2R

VS

VA

VB

3R

4R

1R

Sono funzioni di trasferimento VA/VS e VB/VS , poiche VS e la causa sia di VA sia diVB , mentre VA/VB o VB/VA sono funzioni di rete, visto che VB non e la causa cheproduce VA e VA non e la causa che produce VB .

9.4 La funzione di trasferimento nel dominio della frequenza generalizzata

L’andamento in s di una qualsiasi grandezza elettrica Xu(s) del circuito in rispostaall’azione di un’altra grandezza elettrica Xi(s) applicata in un qualunque punto della

rete puo essere calcolato risolvendo un sistema lineare con la regola di Kramer. Epossibile dimostrare che la funzione di trasferimento A(s) tra la grandezze Xu(s) eXi(s) puo essere sempre espresso come rapporto di polinomi in s a coefficienti reali,con la proprieta ulteriore, derivante da ragioni di realizzabilita fisica, che il gradodel numeratore di tale rapporto e sempre minore o uguale di quello del denominatore(questa limitazione non esiste nel caso di una funzione di rete che non sia una funzionedi trasferimento, perche non si pongono problemi di realizzabilita fisica, dato che lagrandezza al denominatore non e la causa di quella al numeratore).

A(s) =amsm + am−1s

m−1 + · · ·+ a1s+ a0sn + bn−1sn−1 + · · ·+ b1s+ b0

, m ≤ n.

82

Mentre il numeratore della funzione di trasferimento dipende dalla scelta della gran-dezza di ingresso e di quella di uscita, il denominatore e invece indipendente da talescelta ed e caratteristico della rete (corrisponde infatti, nella regola di Kramer, aldeterminante della matrice che descrive la rete). Inoltre, il grado del polinomio aldenominatore e pari al numero di elementi reattivi indipendenti che compaiono nellarete ( per esempio, due condensatori non sono indipendenti tra loro se formano unamaglia impropria, vale a dire una maglia formata di soli condensatori).

La funzione di trasferimento puo anche essere scritta nella forma

A(s) = am(s− sz1)(s− sz2) · · · (s− szm)

(s− sp1)(s− sp2) · · · (s− spn),

dove gli szi sono le radici del polinomio al numeratore (dette zeri, perche si haA(szi) = 0 e gli spj sono le radici del polinomio al denominatore, dette poli. Co-me abbiamo gia detto, il polinomio al denominatore non dipende dalla scelta dellegrandezze di ingresso e di uscita e il suo grado e pari al numero di elementi reattiviindipendenti, quindi i poli sono pari anch’essi al numero di tali elementi e sono ca-ratteristici della rete, vale a dire gli stessi per ogni funzione di trasferimento relativaa quella rete.

Poiche sia il polinomio a numeratore sia quello a denominatore hanno coefficientireali, gli zeri e i poli potranno essere reali o complessi coniugati. La presenza di policon parte reale positiva indica che il sistema e in grado di produrre in uscita un segnaledi ampiezza non limitata, in corrispondenza a un segnale di ingresso limitato; in altreparole corrisponde a dire che il sistema e instabile. I circuiti dei quali ci occuperemosaranno di solito stabili, quindi tutti i loro poli avranno parte reale negativa.

Spesso sia i poli sia gli zeri sono reali e negativi (anche se nulla vieta, anche perun sistema stabile, che uno o piu zeri abbiano parte reale positiva), quindi, ogni voltache si hanno poli o zeri reali, si e soliti fare una sostituzione puramente formale: alposto di −szi si pone ωzi e al posto di −spj si pone ωpj , ottenendo

A(s) = am(s+ ωz1)(s+ ωz2) · · · (s+ ωzm)

(s+ ωp1)(s+ ωp2) · · · (s+ ωpn).

E importante ribadire che si tratta di una sostituzione puramente formale, dato cheil contenuto informativo della rappresentazione rimane inalterato.

Un’operazione con un significato tutt’altro che formale e invece quella che consi-ste nel sostituire s con jω. In tal caso si passa dalla variabile complessa s, corrispon-dente alla frequenza generalizzata, alla variabile immaginaria jω dove ω corrispondealla pulsazione “fisica” (ω = 2πf , dove f e la frequenza “fisica”). Questa operazio-ne corrisponde anche al passaggio dalla trasformata di Laplace alla trasformata diFourier.

A(jω) = am(jω + ωz1)(jω + ωz2) · · · (jω + ωzm)

(jω + ωp1)(jω + ωp2) · · · (jω + ωpn).

Si perde quindi l’informazione relativa alla parte reale di s, dato che rimane solo laparte immaginaria: A(jω) descrive il comportamento del circuito in regime sinusoi-dale.

9.5 Il metodo della resistenza vista

Nel caso in cui si abbia una rete elettrica nella quale e presente un solo elementoreattivo o, piu in generale, una porzione di una rete elettrica identificabile come non

83

interagente con il resto della rete e contenente un solo elemento reattivo, il polo puoessere calcolato con un metodo estremamente semplice, detto metodo della resistenzavista.

Innanzitutto ricordiamo che i poli di una rete sono caratteristici della rete stessae quindi rimarranno gli stessi per tutte le funzioni di trasferimento di tale rete e dellereti a essa equivalenti.

Consideriamo una generica rete contenente generatori indipendenti, generatoridipendenti, resistenze e un solo elemento reattivo che supponiamo essere un con-densatore (potremmo ripetere la stessa dimostrazione, in modo del tutto analogo,considerando un’induttanza invece del condensatore). Poniamo in evidenza i noditra i quali e connesso il condensatore C:

C

Dal punto di vista della porta alla quale e connesso il condensatore, la rete puoessere rappresentata con il suo equivalente di Thevenin, costituito da un generatoredi tensione di Thevenin Vth, di valore pari alla tensione misurata a vuoto sulla portaa cui e connesso C e da una resistenza di Thevenin Rth, di valore pari alla resistenzavista dalla porta a cui e connesso C, quando tutti i generatori indipendenti dellarete sono disattivati (cortocircuitati i generatori indipendenti di tensione e aperti igeneratori indipendenti di corrente).

th

thR

vC

Il polo di questa rete puo essere facilmente calcolato andando a valutare la funzionedi trasferimento tra Vth e Vc, la tensione ai capi del condensatore.

Notiamo che nel dominio della frequenza generalizzata rappresentiamo le gran-dezze elettriche con lettere maiuscole e pedice minuscolo. Nel seguito adotteremotale convenzione nello studio di tutti i circuiti linearizzati, per i quali considereremosempre di effettuare un’analisi nel dominio della frequenza generalizzata.

84

Sulla base della procedura indicata nel paragrafo 9.2, possiamo scrivere

Vc = Vth

1Cs

Rth + 1Cs

= Vth

1RthC

s+ 1RthC

,

quindi il polo vale sp = −1/(RthC), ωp = 1/(RthC). Questa espressione si puo quindiusare in tutte le situazioni in cui si ha una rete con un solo condensatore; di solito,Rth si definisce resistenza vista dal condensatore e si indica con RV C .

Vediamo un semplice esempio di applicazione del metodo della resistenza vista.Prendiamo in esame il circuito sotto riportato, nel quale e presente un solo elementoreattivo e determiniamone il polo.

2

1

s

CR

RV

La resistenza vista da C risulta RV C = R2//R1, dato che per la sua valutazionedobbiamo considerare Vs cortocircuitato. Quindi

ωp =1

RV CC=

1

CR1//R2.

9.6 Calcolo della funzione di trasferimento

Per determinare la funzione di trasferimento di un circuito si puo procedere sosti-tuendo agli elementi reattivi le opportune impedenze (in funzione della frequenzageneralizzata) e poi svolgere formalmente i calcoli come se si stesse trattando uncircuito puramente resistivo. Questa procedura, tuttavia, risulta particolarmente te-diosa e soggetta a frequenti sviste anche nei casi piu semplici. Cercheremo quindi dievitarla ogni volta che sara possibile.

Vedremo ora un esempio relativo a un circuito elementare e calcoleremo la fun-zione di trasferimento sia con il metodo, sconsigliato, sopra descritto sia con unaprocedura piu semplice, basata su una tecnica di “ispezione” della rete.

Il circuito che considereremo e un partitore formato da una resistenza con inserie un parallelo resistenza-condensatore:

1

2s u

R

C

V R V

85

Procedendo con la tecnica standard otteniamo

A(s) =Vu

Vs=

R2

R1//1Cs +R2

=R2

R1/(Cs)R1+1/(Cs) +R2

=R2

R1/(Cs)+R2R1+R2/(Cs)R1+1/(Cs)

=R2(R1Cs+ 1)

R1 +R2 +R2R1Cs

=R1R2C

(s+ 1

R1C

)

R1R2C(s+ R1+R2

R2R1C

) =s+ 1

R1C

s+ R1+R2

R2R1C

.

Quindi, anche per un circuito cosı semplice, si e dovuto svolgere un calcolo abbastanzacomplicato.

Tale risultato si sarebbe potuto ricavare in modo molto piu semplice utilizzandoil metodo della resistenza vista e dell’analisi dei guadagni a zero e all’infinito. Infattiil sistema ha un solo polo, avendo un solo elemento reattivo (C), e bastera quindivalutare la resistenza vista da tale condensatore. Quindi

RV C = R1//R2 =R1R2

R1 +R2.

Quindi possiamo scrivere che

ωp =1

CRV C=

R1 +R2

R1R2C.

Il polo trovato coincide con quello che avevamo determinato con la precedente proce-dura. Osserviamo che per frequenza tendente all’infinito A(jω) tende all’unita percheil condensatore diventa un corto circuito (A(∞) = 1). Se il valore all’infinito dellafunzione di trasferimento e diverso da zero, il numero di zeri deve essere uguale alnumero dei poli (se invece il numero di zeri fosse minore di quello dei poli, la funzio-ne di trasferimento tenderebbe a zero per frequenza infinita). Quindi, l’espressionecompleta della funzione di trasferimento risulta:

A(s) = A(∞)s+ ωz

s+ ωp,

dove il coefficiente moltiplicativo di fronte alla frazione e proprio A(∞), essendo lafrazione scritta nella forma con coefficienti unitarı dei termini in s.

Notiamo inoltre che, per frequenza nulla,

A(0) = A(∞)ωz

ωp,

quindi esiste una relazione che lega tra loro il valore della funzione di trasferimentoa zero, quello a infinito e i valori del polo e dello zero. In particolare, possiamodeterminare il valore dello zero a partire da quello del polo e dai due guadagni (azero e a infinito):

ωz = ωpA(0)

A(∞)=

R1 +R2

R1R2C

R2

R1 +R2=

1

R1C,

86

che coincide con quanto trovato con il metodo visto precedentemente. Abbiamoquindi tutti gli elementi per scrivere l’espressione della funzione di trasferimento,determinati in modo molto piu semplice che attraverso la procedura algebrica vistaprima. E importante sottolineare che la differenza di complessita tra la procedura“per ispezione” appena vista e quella algebrica precedente diventa molto piu grandenon appena il numero di componenti nel circuito aumenta e questo comprende anchegeneratori comandati.

Vediamo infine un metodo per determinare lo zero, alternativo a quello basatosul rapporto tra il guadagno a zero e quello all’infinito. Osserviamo che in corri-spondenza dello zero la funzione di trasferimento deve annullarsi: questo si verificase l’impedenza formata dal parallelo di R1 e C assume valore infinito. Cio non puoverificarsi per alcun valore della frequenza fisica, ma avviene per un opportuno valoredella frequenza generalizzata s:

Z(s) = R1//1

Cs=

R1

R1Cs+ 1,

quindi avra valore infinito quando il denominatore tende a zero, R1Cs + 1 = 0, dacui si ricava che sz = −1/(R1C) e, dunque, che ωz = 1/(R1C).

La scelta dell’una o dell’altra tecnica per la determinazione dello zero dipendedal circuito considerato: talvolta puo essere molto semplice calcolare i valori delguadagno a zero e all’infinito e complicato invece valutare lo zero per ispezione; altrevolte la situazione puo essere rovesciata. In alcuni casi puo essere semplice calcolarelo zero per ispezione e i guadagni a zero e all’infinito: in tal caso si puo fare a meno dicalcolare la resistenza vista e valutare il polo a partire dallo zero e dai due guadagni.Inoltre, se ci sono piu zeri e piu poli, puo essere utile applicare ambedue i metodi, inmodo da determinare tutti gli zeri fuorche uno per ispezione e l’ultimo sfruttando laconoscenza dei poli e del guadagno a zero e a infinito.

9.7 Diagrammi di Bode

In questo paragrafo presenteremo una trattazione semplificata dei diagrammi di Bode,che verranno poi esaminati piu in dettaglio in altri corsi. I diagrammi di Bode offronouna tecnica conveniente per la rappresentazione dell’andamento del modulo e dellafase di una funzione di trasferimento, in funzione della frequenza “fisica”. Nella nostratrattazione considereremo soltanto il caso di poli e zeri reali, trascurando quindi lostudio del caso, peraltro abbastanza comune nella pratica, di poli o zeri complessiconiugati.

Il modulo della funzione di trasferimento viene espresso in decibel, che corri-spondono a dieci volte il logaritmo in base dieci del rapporto tra il quadrato delvalore del modulo stesso e un valore di riferimento, che nel caso della funzione ditrasferimento corrisponde all’unita. Il motivo per cui si considera il modulo quadratodella funzione di trasferimento sta nel fatto che si indicano in decibel i rapporti dipotenza e in questo caso ci si riferisce a una potenza convenzionale, proporzionale alquadrato dell’ampiezza delle grandezze (tensione o corrente) di ingresso e di uscita.Si parla di potenza convenzionale perche la potenza reale dipenderebbe dalle effettiveresistenze sulle quali le tensioni (o correnti) di ingresso e di uscita sono applicate, equindi anche i valori delle resistenze comparirebbero nel rapporto.Quanto detto puo essere sintetizzato nella semplice espressione

|A(jω)|(dB) = 10 log10 |A(jω)|2 = 20 log10 |A(jω)|,

87

che ci fornisce la relazione tra il valore del modulo della funzione di trasferimento ela sua rappresentazione in decibel.

Data la struttura precedentemente indicata per A(jω), si ha, ricordando che illogaritmo di un prodotto di due o piu fattori corrisponde alla somma dei logaritmidi ciascuno di tali fattori:

|A(jω)|(dB) =20 log10 |am|+ 20 log10

√ω2 + ω2

z1 + 20 log10

√ω2 + ω2

z2 + · · ·

+ 20 log10

√ω2 + ω2

zm − 20 log10

√ω2 + ω2

p1

− 20 log10

√ω2 + ω2

p2− · · · − 20 log10

√ω2 + ω2

pn.

Con un’ulteriore manipolazione questa espressione puo essere scritta nella forma

|A(jω)|(dB) =20 log10 |am|+ 20 log10|ωz1 ||ωz2 | · · · |ωzm ||ωp1 ||ωp2 | · · · |ωpn |

+ 20 log10

√1 +

ω2

ω2z1

+ 20 log10

√1 +

ω2

ω2z2

+ · · ·+ 20 log10

√1 +

ω2

ω2zm

− 20 log10

√1 +

ω2

ω2p1

− 20 log10

√1 +

ω2

ω2p2

− · · · − 20 log10

√1 +

ω2

ω2pn

.

E percio possibile tracciare il grafico del modulo di A(jω) (in scala logaritmica, equindi lineare in dB) come somma di contributi tutti dello stesso tipo, della forma

Ki(jω) = 20 log10

√1 +

ω2

ω2i

.

Notiamo che per ω ≪ ωi il secondo termine sotto radice e trascurabile rispettoall’unita, quindi Ki(jω) ≃ 0. Se invece ω ≫ ωi, l’unita e trascurabile e il termineKi(jω) puo essere approssimato nel modo seguente

Ki(jω) ≃ 20 log10|ω||ωi|

.

Poiche i diagrammi di Bode si tracciano su una scala doppiamente logaritmica (lo-garitmica sia sull’asse delle ascisse sia su quello delle ordinate), il termine Ki(jω)dara, per ω ≫ ωi, una semiretta con pendenza di 20 dB/dec, cioe con un’inclinazionetale da determinare un aumento di 20 dB per ogni variazione della frequenza corri-spondente a un fattore 10. Per ω ≪ ωi, invece, il termine K(jω) sara rappresentatoda una semiretta orizzontale, coincidente con l’asse delle ascisse. Complessivamentequindi il diagramma asintotico di Bode (detto asintotico perche tendente a essereesatto nei due limiti di ω ≫ ωi e ω ≪ ωi e costituito da una spezzata, formata dadue semirette che si incontrano nel punto ω = ωi. I termini corrispondenti ai poliavranno un analogo diagramma asintotico, con l’unica differenza che la pendenza perω ≫ ωi sara negativa invece che positiva:Il termine

20 log10 |am|+ 20 log10|ωz1 ||ωz2 | · · · |ωzm ||ωp1 ||ωp2 | · · · |ωpn |

88

00.1 1 10 100

1k

10k 100k(Hz)f

contributo di uno zero

contributo di un polo

40

20

−20

−40

f

f z

p

(dB)

F ω| (j )|

rappresenta una semplice traslazione verticale del diagramma risultante dai contributidei varı poli e zeri. Notiamo che nel punto angoloso corrispondente a ω = ωi l’effettivovalore del termine K(jω) risulta

K(jωi) = 20 log10

√1 +

ωi

ωi= 20 log10

√2 = 3dB.

Quindi, in corrispondenza delle frequenze di zero il diagramma reale si trova 3 dB aldi sopra dei quello asintotico e, analogamente, in corrispondenza delle frequenze dipolo il diagramma reale si trova 3 dB al di sotto di quello asintotico.

Per quanto riguarda invece il diagramma di fase, rappresentato in scala logaritmi-ca per le frequenze, ma lineare per gli angoli, espressi in radianti, avremo innanzituttoun termine additivo π nel caso in cui il coefficiente am sia negativo e ciascun terminedel tipo (jω + ωi) dara un contibuto corrispondente alla propria fase: arctg(ω/ωi).In realta dovremmo considerare una arcotangente a quattro quadranti; se utilizzia-mo una arcotangente come quella comunemente impiegata, definita nel primo e nelquarto quadrante, dobbiamo aggiungere un termine π per ogni zero o polo positivo.Complessivamente, quindi, abbiamo

6 A(jω) =1− sgn(am)

2π + arctg

(ω

ωz1

)+ arctg

(ω

ωz2

)+ · · ·+ arctg

(ω

ωzm

)

− arctg

(ω

ωp1

)− arctg

(ω

ωp2

)− · · · − arctg

(ω

ωpn

)+ π(m′ + n′) ,

dove m′ e il numero di zeri nel semipiano positivo (corrispondenti a ωz negative)e n′ e il numero di poli nel semipiano positivo (corrispondenti a ωp negative). Neldiagramma di fase di Bode, ciascuno dei contributi dovuti a un termine del tipoarctg(ω/ωi) puo essere rappresentato come nullo per ω ≪ ωi e pari a π/2 per ω ≫ ωi.Il diagramma asintotico si traccia considerando il contributo nullo fino a ωi/10 e pari aπ/2 al di sopra di 10ωi; nell’intervallo tra ωi/10 e 10ωi si assume una variazione linearecon pendenza dunque di (π/4) rad/dec. Il contributo di fase dei poli e esattamenteanalogo, con l’unica differenza che il valore asintotico per ω ≫ ωi e di −π/2.Quindi il contributo di fase di eventuali zeri a parte reale positiva e uguale a quellodei poli a parte reale negativa.

Se la funzione di trasferimento presenta uno o piu zeri nell’origine, la funzionedi trasferimento stessa risulta nulla nell’origine e il diagramma di ampiezza iniziacon una pendenza di n × 20 dB/dec, dove n e il numero di zeri nell’origine. In

89

contributo di un polo

F (j )

/2π

/2π

/4π

/4π

0.1 1 10 100 10k 100k(Hz)f

(rad)

0f f z p

1k

contributo di uno zero

ω

questo caso si dovra tracciare il diagramma a ritroso, partendo da una frequenzain corrispondenza della quale il diagramma e piatto e se ne conosce il valore. Dalpunto di vista della fase, ogni zero nell’origine da un contributo pari a π/2 rad, daaggiungere alla fase totale.

9.8 Esempio di tracciamento di diagrammi di Bode

Prendiamo in considerazione qualche semplice caso per il tracciamento dei diagrammidi Bode. Supponiamo di avere una funzione di trasferimento del tipo

A(s) = ams+ ωz

s+ ωp,

con am = 50, fz = ωz/(2π) = 100 Hz e fp = ωp/(2π) = 2 kHz. Per determinarela posizione di fp sull’asse delle ascisse basta calcolare il rapporto tra fp e il valoredi frequenza corrispondente alla suddivisione immediatamente inferiore a fp, e farnepoi il logaritmo in base 10:

x = log10fp

1 kHz= 0.3.

Questo significa che fp si trovera a una frazione 0.3 della distanza tra la tacca a 1 kHze quella a 10 kHz. Il guadagno a frequenza infinita e pari ad am e quindi risulta, indB, |A(∞)|dB = 33.98 dB. Possiamo quindi iniziare a tracciare il diagramma a partiredalle frequenze alte, spostandoci verso il basso: tra la frequenza di zero e quella dipolo abbiamo una pendenza di 20 db/dec, corrispondente al contributo dello zero,che viene poi neutralizzato da quello del polo. Al di sotto dello zero il diagramma enuovamente piatto e ha un valore |A(0)| che puo essere facilmente calcolato:

|A(0)| = |A(∞)| |ωz||ωp|

= 2.5.

Quindi |A(0)|dB = 7.96 dB.

Tracciamo ora il diagramma di fase: possiamo partire dal fatto che a basse frequenzela fase e nulla, finche non raggiungiamo un decimo della frequenza di zero. A questopunto la fase comincia a crescere finche non si arriva a un decimo della frequenza dipolo, dove la fase si stabilizza, perche l’azione del polo compensa quella dello zero.Tale compensazione sussiste fino a una frequenza pari a dieci volte quella di zero, al di

90

| (j )|

p

f z

0.1 1 10 100 10k 100k(Hz)f

40

20

−20

−40

1k

33.98 dB

7.96 dB

0

(dB)

A ω

f

10

F (j )

/2π

/2π

/4π

/4π

f z

f p

f z

f z

f p

f p

0.1 1 10 100 10k 100k(Hz)f

(rad)

01k

1010

10

ω

sopra della quale la fase comincia a scendere con una pendenza di −(π/4)/dec, finchenon si esaurisce anche l’azione del polo, a una frequenza pari a dieci volte quella dipolo e il diagramma torna a zero, come e facile prevedere dall’analisi della strutturadi questa particolare funzione di trasferimento.Consideriamo ora il caso di una funzione di trasferimento con uno zero nell’origine:

A(s) = ams

s+ ωp,

con am = 40, fp = ωp/(2π) = 2 kHz. Procediamo in modo analogo a prima: poicheconosciamo il valore del modulo della funzione di trasferimento per frequenza infinita,iniziamo a tracciare il diagramma a ritroso, partendo da |A(∞)|dB = 32.04 dB eprocedendo poi con una pendenza di 20 dB/dec al di sotto di fp.

32.04 dB

p

(dB)

A ω| (j )|

0.1 1 10 100 10k 100k(Hz)f

40

20

−20

−40

1k0

f

91

Per quanto riguarda la fase, possiamo partire dalle frequenze basse, dove sappiamoche lo zero nell’origine da un contributo pari a π/2, poi, in corrispondenza di fp/10,inizia l’azione del polo, che fa scendere la fase con una pendenza di −(π/4)/dec finoa 10fp, dove si annulla e rimane nulla per tutte le frequenze superiori.

10

F (j )

/2π

/2π

/4π

/4π

f p f

p

f p

0.1 1 10 100 10k 100k(Hz)f

(rad)

01k

10

ω

92

9.9 Funzione di trasferimento degli amplificatori

Nella maggior parte degli amplificatori utilizzati in pratica il guadagno risulta costan-te su un certo intervallo di frequenze, definito “banda passante” dell’amplificatorestesso. Il guadagno all’interno di tale banda si definisce guadagno a centro banda. Illimite inferiore di banda (fL) si definisce come la frequenza in corrispondenza dellaquale il guadagno si discosta di 3 dB da quello a centro banda e analogamente vienedefinito il limite superiore di banda (fH).

CB

f f H1 100(Hz)f

40

20

−20

−40

(dB)

A ω

01k10

3 dB

10k

100k0.1

| (j )|

A

L

Se i poli e gli zeri che determinano il comportamento dell’amplificatore ad alta fre-quenza sono ben separati (almeno un paio di decadi) da quelli che caratterizzano ilcomportamento a bassa frequenza, la funzione di trasferimento dell’amplificatore puoessere scritta nella forma

A(s) = AMFL(s)FH(s),

dove FL(s) e FH(s) sono funzioni che rappresentano il comportamento di A(s), ri-spettivamente, alle basse e alle alte frequenze. Per frequenze molto maggiori di fL,la funzione FL(s) e approssimativamente pari all’unita, mentre lo stesso accade perFH(s) a frequenze molto minori di fH . Quindi per fL ≪ f ≪ fH il guadagno esostanzialmente pari a AM .

Alle basse frequenze possiamo dunque esprimere il guadagno nella forma AL(s) ≃AMFL(s), mentre alle alte frequenze questo e approssimato da AH(s) ≃ AMFH(s).Tale suddivisione delle bande e valida per tutti quegli amplificatori che presentano uncentro banda abbastanza esteso. Per tali amplificatori FL(s) e in genere determinatadai condensatori di accoppiamento e di bypass, mentre FH(s) e determinata daicondensatori interni dei dispositivi attivi (che esamineremo in dettaglio nel seguito).

Quindi per la determinazione di AM si considerano i condensatori di accoppia-mento e di bypass come corto circuiti e i condensatori interni dei dispositivi comecircuiti aperti (a centro banda FH(s) ≃ 1 e FL(s) ≃ 1). Per l’analisi di FL(s) consi-deriamo invece l’azione dei condensatori di accoppiamento e di bypass, supponendoche quelli interni dei dispositivi siano circuiti aperti (alle basse frequenze FH(s) ≃ 1).Infine, per l’analisi di FH(s) consideriamo l’azione dei condensatori interni dei dispo-sitivi, considerando quelli di accoppiamento e di bypass come corto circuiti (alle altefrequenze FL(s) ≃ 1).

Se vogliamo scrivere la funzione di trasferimento nella forma di un fattore mol-tiplicativo corrispondente all’amplificazione a centro banda che moltiplica FL(s) eFH(s), dovremo indicare queste ultime in una forma tale da soddisfare le condizioniprima indicate, in particolare il fatto che ad alta frequenza FL ≃ 1 e a bassa frequenzaFH ≃ 1.

93

E immediato verificare che se scriviamo FL(s) nella forma di un rapporto dipolinomi con coefficiente unitario per i termini di grado massimo al numeratore eal denominatore, la condizione FL ≃ 1 alle alte frequenze sara immediatamentesoddisfatta:

FL(s) =(s+ ωz1)(s+ ωz2) · · · (s+ ωzm′ )

(s+ ωp1)(s+ ωp2) · · · (s+ ωpn′ ),

dove m′ e n′ sono, rispettivamente, il numero di zeri e il numero di poli della FL(s).Si noti che, se FL(s) deve soddisfare la condizione che per frequenza molto granderisulti circa unitaria, dovra sempre essere m′ = n′, cioe la FL(s) avra tanti zeri quantipoli. Succede talvolta (abbastanza di frequente nella pratica) che un polo sia moltopiu alto di tutti gli altri poli e degli zeri: in tal caso la FL(s) puo essere approssimatanella forma

FL(s) ≃s

s+ ωp1

,

dove ωp1 e la pulsazione relativa al polo piu alto (tale relazione si trova in modoimmediato, considerando tutti gli altri poli e zeri trascurabili rispetto a s). In talcaso si parla di approssimazione a polo dominante e il limite inferiore di banda (che,ricordiamo, corrisponde alla frequenza per cui il guadagno si discosta di 3 dB daquello a centro banda) risulta proprio pari alla frequenza di tale polo, fL ≃ fp1 ,poiche in presenza di uno zero nell’origine e di un unico polo il diagramma di Bodereale si trova 3 dB sotto quello asintotico proprio in corrispondenza del polo. Unaregola empirica per decidere se un polo sia o meno dominante nella risposta alle bassefrequenze consiste nel verificare che tutti gli altri poli e gli zeri della FL(s) distinoalmeno di due ottave dal polo piu alto. In altri termini, si puo considerare un polodominante nella risposta alle basse frequenze se tutti gli altri poli e gli zeri si trovanoa frequenze minori di un quarto della frequenza di tale polo.

Se la condizione sopra detta di polo dominante non e verificata, possiamo utiliz-zare una formula approssimata per determinare il limite inferiore di banda a partiredalla conoscenza dei poli e degli zeri della FL(s):

fL ≃√f2p1

+ f2p2

+ · · ·+ f2pn′ − 2f2

z1 − 2f2z2 − · · · − 2f2

zm′ .

In tale formula si puo chiaramente fare a meno di inserire poli e zeri molto bassirispetto agli altri, dato che il loro peso relativo sarebbe comunque trascurabile.

Nello scrivere, invece, la FH(s) come rapporto di polinomi dobbiamo tener conto

che per frequenza tendente a zero tale rapporto dovra risultare unitario. E quindinecessario che i termini di grado zero siano unitari, in modo che per s nulla si abbiaFH(0) = 1:

FH(s) =

(1 + s

ωz′1

)(1 + s

ωz′2

)· · ·

(1 + s

ωz′m′′

)

(1 + s

ωp′1

)(1 + s

ωp′2

)· · ·

(1 + s

ωp′n′′

) ,

dove le ωz′isono gli m′′ zeri e le ωp′

isono gli n′′ poli ad alta frequenza. Notiamo che

in questo caso non e necessario che sia n′′ = m′′, quindi l’unica condizione e quella difisica realizzabilita (m′′ ≤ n′′) e di solito m′′ < n′′, poiche al tendere della frequenzaall’infinito la risposta della maggior parte degli amplificatori tende a zero.

Anche per la FH(s) puo sussistere una condizione di polo dominante, analoga aquella che abbiamo incontrato per la FL(s): in questo caso un polo si dice dominante

94

se e molto piu basso di tutti gli altri poli e gli zeri ad alta frequenza (vale a dire nedista almeno di due ottave). In altre parole, un polo si dice dominante se tutti glialtri poli e gli zeri sono a frequenza almeno quadrupla di tale polo. Nella condizionedi polo dominante la FH(s) puo essere approssimata nella forma

FH(s) ≃ 1

1 + sωp′

1

,

dove ωp′1e la pulsazione associata al polo dominante. In questo caso, in analogia a

quanto visto per il comportamento a bassa frequenza, il limite superiore di banda sitrova in corrispondenza del polo dominante: fH = fp′

1.

Nel caso in cui non vi sia un polo dominante, vale a dire che gli altri poli e gli zerinon distino dal polo piu basso almeno due ottave, si puo calcolare il limite superioredi banda con una formula approssimata:

fH ≃

√

1

f2p′1

+1

f2p′2

+ · · ·+ 1

f2p′n′′

− 2

f2z′1

− 2

f2z′2

− · · · − 2

f2z′m′′

−1

.

Se vi sono poli o zeri molto alti rispetto al polo piu basso della FH(s), questi possonoessere trascurati nel valutare l’espressione sopra riportata, dato che, comunque, illoro contributo non sarebbe significativo.

E importante precisare che le formule indicate per il calcolo dei limiti di bandasono in generale approssimate e sono applicabili soltanto nel caso di una funzione ditrasferimento con guadagno massimo a centro banda e decrescente alle basse e alle altefrequenze. Se si ha, per esempio, una funzione di trasferimento come quella indicatanella figura seguente, il limite superiore di banda e rappresentato dallo zero fz1 (enon dal polo!), dato che in corrispondenza dello stesso il modulo della funzione ditrasferimento e 3 dB al di sopra del valore di centro banda (i limiti di banda si hannoin corrispondenza delle frequenze per cui il modulo della funzione di trasferimento sidiscosta di 3 dB, in piu o in meno, dal valore di centro banda). Se il polo fp1 fossepiu vicino di due ottave a fz1 , sarebbe necessario svolgere il calcolo esatto del moduloper ottenere l’effettivo limite superiore di banda, dato che gli effetti del polo e dellozero non sarebbero piu separabili.

(Hz)f

ACB

p1f

z1f

1 100

40

20

−20

−40

(dB)

A ω

01k10 10k

| (j )|

0.1 100k

3 dB

In particolare, se nell’esempio della figura il polo e lo zero sono molto vicini, taliche fz1/fp1 <

√2, non c’e alcun limite superiore di banda, dato che il modulo della

funzione di trasferimento non si discosta, per alcuna frequenza, piu di 3 dB dal valoredi centro banda.

95

9.10 Poli non interagenti

Abbiamo gia visto che se un circuito contiene un solo elemento reattivo il polo puoessere determinato in modo molto semplice utilizzando il metodo della resistenzavista. Nel caso in cui ci siano piu condensatori, il metodo della resistenza vistapuo tornare ugualmente utile, purche tali condensatori siano “non interagenti”. Duecondensatori si definiscono non interagenti quando la resistenza vista da uno deidue non varia se all’altro si sostituisce un corto circuito o un circuito aperto. Unadefinizione alternativa e equivalente potrebbe essere quella che un condensatore none interagente con altri quando l’impedenza vista dallo stesso e puramente resistiva;infatti se l’impedenza vista e puramente resistiva significa che nel calcolo della stessanon appaiono in alcun modo gli altri condensatori.

E abbastanza facile immaginare che se i condensatori sono non interagenti ilpolo associato a ciascuno di essi dipende soltanto dalla resistenza vista e ciascun polopuo essere calcolato trattando solo la parte di circuito da esso “vista”, come se sitrattasse di un circuito a se stante. Quanto detto semplifica notevolmente l’analisi dimolti circuiti, perche ci permette di calcolare i poli con un semplice procedimento diispezione.

Vediamo un esempio di applicazione del metodo di ispezione, nella determina-zione della funzione di trasferimento alle basse e medie frequenze di un amplificatorea source comune, di cui riportiamo di seguito lo schema.

C2

C3

SR

LR

RG

D

VCC

+

−

R

Vo

C1R

I

V i

Il circuito equivalente per le variazioni alle basse e medie frequenze si ottiene so-stituendo il transistore JFET con il suo equivalente dinamico e cortocircuitando ilgeneratore di alimentazione:

Vgm gs

2SR

DRI

R

C3

LR

G

S

C

RG

1

V i

+

−

Vo

C

Notiamo subito che i tre condensatori sono tra loro non interagenti, infatti C1 e sepa-rato dal resto della rete a causa dell’impedenza infinita vista sul gate del FET, mentre

96

C3 risulta anch’esso separato dal resto perche sull’uscita del generatore comandatodi corrente si vede un’impedenza anch’essa infinita. Possiamo quindi procedere alcalcolo dei poli utilizzando il metodo della resistenza vista.

La resistenza vista da C1 e pari a RG + RI , quindi ωp1 = 1/[C1(RG + RI)].Il condensatore C2 vede la resistenza RS in parallelo con quella vista sul sourcedel FET, che, come sappiamo, e pari a 1/gm, quindi RVC2

= RS//1/gm, e ωp2 =1/[C2(RS//1/gm)]. Infine, la resistenza vista da C3 e pari a RD +RL, quindi ωp3 =1/[C3(RD +RL)].

Per ispezione possiamo anche determinare gli zeri: ci sono due zeri nell’origine,dato che C1 e C3 si trovano in serie sul percorso del segnale. Il numero totale dizeri deve essere pari a quello dei poli, dato che a frequenze tali da poter consideraretutti i condensatori come corto circuiti il guadagno, corrispondente al guadagno acentro banda, e diverso da zero. Il terzo zero puo essere determinato semplicemen-te, osservando che l’uscita si annulla per il valore di frequenza generalizzata per ilquale l’impedenza formata dal parallelo di RS e C2 diventa infinita, dato che in talecondizione la corrente gmVgs diventa nulla. Quindi ωz3 = 1/(RSC2).

Il guadagno a centro banda puo essere calcolato considerando tutti i condensatoriin corto circuito. Notiamo che, essendo l’impedenza di ingresso del JFET infinita,possiamo partizionare con vantaggio la funzione di trasferimento nel prodotto di duefunzioni di trasferimento distinte:

A(s) =Vo

Vi=

Vo

Vg

Vg

Vi.

Dato che Vo = −gmVgRD//RL,

Vo

Vg= −gmRD//RL.

Inoltre Vg e una partizione di Vi:

Vg

Vi=

RG

RG +RI.

Quindi il guadagno a centro banda risulta

ACB = − RG

RG +RIgmRD//RL.

Infine, la funzione di trasferimento complessiva puo scriversi nella forma

A(s) = ACBs2(s+ ωz3)

(s+ ωp1)(s+ ωp2)(s+ ωp3).

9.11* Risposta alle basse e medie frequenze dello stadio a emettitore co-mune

Nel caso del circuito a emettitore comune con resistenza di emettitore, riportato nelloschema sottostante, possiamo trovarci di fronte a una situazione nella quale il con-densatore di accoppiamento C1 e quello di bypass C2 non sono non interagenti, infattila resistenza vista, per esempio, da C1 vale R1//R2//hie se consideriamo C2 un corto

97

+

−

CR

VESR

oV

1C

1R

2R

2C

CCV

circuito e, invece, R1//R2//[hie + RE(hfe + 1)] se consideriamo C2 un condensatoreaperto.E quindi evidente che non possiamo applicare in modo rigoroso il metodo della re-sistenza vista. Se pero immaginiamo che i valori dei due condensatori siano dellostesso ordine di grandezza e notiamo che le resistenze viste, indipendentemente dalfatto che siano calcolate con l’altro condensatore aperto o in corto circuito, differisco-no notevolmente tra i due condensatori, possiamo fare un’ipotesi semplificativa checi consente di utilizzare, anche se in modo approssimato, il metodo della resistenzavista. Consideriamo il circuito equivalente, di seguito rappresentato e valutiamo laresistenza vista da C2: se consideriamo C1 un corto circuito, la resistenza vista esemplicemente RE//[hie/(hfe + 1)]; se invece consideriamo C1 un circuito aperto, laresistenza vista da C2 risulta RE//[(hie + R1//R2)/(hfe + 1)]. Quindi, comunquesi consideri di sostituire C1, la resistenza vista da C2 e dell’ordine delle decine diohm, mentre quella vista di C1, comunque si consideri la situazione di C2, risultadell’ordine di alcuni kiloohm o di alcune decine di kiloohm.

//

E

1

1C

2C

Vs i

boV

ibh

ie

2RR

CRhfe

R

E dunque ragionevole, se i condensatori sono effettivamente dello stesso ordinedi grandezza, supporre che la frequenza di polo relativa a C1 sia molto piu bassa diquella associata a C2. Possiamo percio ipotizzare che alla frequenza di polo associataa C1 il condensatore C2 possa essere sostituito con un circuito aperto, perche e ancoraben lontano dall’agire; viceversa alla frequenza di polo associata a C2 il condensatoreC1 possa essere considerato un corto circuito, dato che il relativo polo interviene afrequenza molto piu bassa.

Sulla base di queste considerazioni, il polo relativo a C1 sara approssimabile con

ωp1 =1

C1R1//R2//[hie +RE(hfe + 1)]

98

e quello relativo a C2 con

ωp2 =1

C2RE//[hie/(hfe + 1)] .

Si possono poi confrontare i valori numerici cosı ottenuti per verificare se l’ipotesiiniziale ωp1 ≪ ωp2 e soddisfatta. Se questo non accade, certamente la proceduraseguita non e valida; nel caso invece che tale condizione sia verificata non abbia-mo pero la certezza assoluta che l’approssimazione fatta sia corretta, perche nonconosciamo a priori il segno e l’entita dell’errore commesso sui poli in conseguenzadell’approssimazione stessa. Da un punto di vista pratico possiamo dire che neglistadi a emettitore comune di solito realizzati l’approssimazione descritta e in generevalida, purche i condensatori abbiano valori dello stesso ordine di grandezza.

9.12 Circuito equivalente del transistore BJT alle alte frequenze

Alle alte frequenze il comportamento di un transistore BJT e riprodotto con soddi-sfacente approssimazione da un circuito equivalente un po’ piu complesso di quellivisti fino a questo punto e contenente le capacita associate alle giunzioni pn. In parti-colare, abbiamo una capacita di diffusione cb′e relativa alla giunzione base-emettitorepolarizzata direttamente e una capacita di transizione cb′c relativa alla giunzionebase-collettore polarizzata inversamente. Lo schema risultante e quello detto a πibrido o di Giacoletto

b’e

beV

b’er

bb’r

bI

Vce

mV

b’eg

rb’c

rce

Ic

b’c c

b’ec

V

Di solito si trascurano rb′c e rce, ottenendo quindi il seguente circuito semplifi-cato:

Vce

mV

b’e

Ib

rbb’

rb’e

Vbe

Vb’e

cb’e

cb’c

Ic

g

Calcoliamo l’amplificazione di corrente di uno stadio CE con l’uscita in cortocircuito. E evidente dallo schema di seguito riportato che a frequenza nulla il rapportoAI(0) tra la corrente Io e la corrente Ii e pari a hfe; infatti

Io = gmVb′e = gmrb′eIi = hfeIi.

Notiamo anche che per frequenza tendente all’infinito la tensione Vb′e viene corto-circuitata dal condensatore cb′e, determinando quindi la disattivazione del generatore

99

b’e

bb’

rb’e

Vb’e

cb’e

cb’c

Io

IC

Ii g

mV

r

gmVb′e: in questo caso la Io risulta dunque data da una partizione della Ii sul parti-tore formato dai due condensatori cb′c e cb′e. Abbiamo quindi (si noti il cambiamentodi segno rispetto a AI(0):

AI(∞) = − cb′ccb′c + cb′e

.

Notiamo inoltre che i due condensatori cb′c e cb′e sono in parallelo tra loro, per cui lafunzione di trasferimento AI avra soltanto un polo. Deve inoltre avere anche uno zero,dato che AI(∞) 6= 0. Il polo puo essere calcolato con il metodo della resistenza vista:la resistenza vista dal condensatore risultante dal parallelo dei due e semplicementerb′e. Quindi

ωp =1

(cb′c + cb′e)rb′e.

Possiamo immediatamente ricavare lo zero tramite i valori del polo e dei guadagni azero e all’infinito:

ωz = ωpAI(0)

AI(∞)= − gm

cb′c.

Lo zero risulta quindi a parte reale positiva (sz = −ωz), in conseguenza del fatto cheil segno del guadagno si inverte passando dalle basse alle alte frequenze.

Consideriamo valori numerici realistici per le varie grandezze che compaiono nelcircuito: cb′e = 200 pF, cb′c = 5 pF, rb′e = 3 kΩ, gm = 50 mA/V. Con tali valoriωz = −10× 109 rad/s e ωp = 1.626× 106 rad/s. Quindi lo zero si trova a frequenzamolto piu alta del polo (in effetti talmente alta che il circuito equivalente perde divalidita e quindi questo e uno zero “puramente matematico”) e pertanto la funzionedi trasferimento puo essere approssimata nella forma a polo dominante:

AI ≃ hfe

1 + sωp

.

Per ω ≫ ωp possiamo approssimare il modulo di AI nella forma

|AI(jω)| = hfeωp

ω.

Il guadagno diventa pertanto unitario per una pulsazione ωT pari a ωT = hfeωp:

fT =ωT

2π=

hfe

2πrb′e(cb′c + cb′e).

In effetti fT , detta anche frequenza di taglio del transistore, rappresenta cio che vienedefinito il prodotto guadagno-banda: il guadagno di corrente ottenibile a qualunquefrequenza e pari all’incirca alla fT divisa per tale frequenza.

100

Dal punto di vista pratico la fT viene utilizzata per la determinazione di (cb′c +cb′e). Il costruttore misura fT e la fornisce nelle caratteristiche , insieme con un graficodella cb′c in funzione della VCB . Pertanto dal valore della fT si calcola (cb′e + cb′c):

cb′e + cb′c =hfe

2πrb′efT,

dopodiche il valore di cb′e si ottiene sottraendo quello di cb′c. Il circuito a π ibri-do e valido fino a una frequenza pari a circa fT /3; oltre e necessario ricorrere arappresentazioni piu complesse del transistore.

9.13* Analisi dello stadio a emettitore comune alle alte frequenze

+

−

2C

1C

1R

2RS

R

CCV

uV

ER

LR

3C

CR

VS

Alle alte frequenze possiamo considerare i condensatori di disaccoppiamento e dibypass come corto circuiti. Quindi RC , nel circuito dinamico, risulta in parallelo aRL; definiamo R′ = RC//RL. Supponiamo inoltre, per rendere piu semplici i calcoli,che il parallelo tra R1 e R2 sia molto maggiore di hie e possa quindi essere trascurato.Il circuito dinamico risulta:

Vu

mV

r

b’e

bb’

rb’e

Vb’e

cb’e

cb’c

RS

VS R’

g

Attribuiamo dei valori numerici: RS = 1 kΩ, rbb′ = 900 Ω, rb′e = 3 kΩ, gm =50 mA/V, R′ = 10 kΩ, cb′e = 200 pF, cb′c = 5 pF. Utilizziamo il teorema di Miller,allo scopo di rimuovere il condensatore ponte cb′c. Il k di Miller e rappresentatodal rapporto tra Vu e Vb′e. Si noti che in questo caso k e, oltre che una funzionedi rete, anche una funzione di trasferimento, dato che Vu dipende esclusivamenteda Vb′e. Possiamo quindi calcolare k ponendo un generatore di prova in paralleloalla rb′e. Facciamo l’ipotesi che k sia reale almeno fino a una decade al di sopradel polo piu basso; pertanto calcoliamo soltanto il valore di k a frequenza nulla, k0.Giustificheremo piu avanti la validita di tale ipotesi. Abbiamo dunque

k0 = −gmR′ = −500.

101

1M

bb’

rb’e

Vb’e

cb’e

RS

VS R’

g

Vu

mV

b’e

Cr

C2M

Il circuito, dopo l’applicazione del teorema di Miller, risulta:Quindi, in parallelo a cb′e compare una capacita C1M = cb′c(1− k0), che corrispondesostanzialmente alla cb′c moltiplicata per il modulo di k0. Dunque C1M risulta preva-lente rispetto a cb′e, dato l’elevato valore di |k0|. La capacita totale C presente sullamaglia di ingresso risulta C = cb′e+ cb′c(1+gmR′) = 2.7 nF (quindi C ≫ cb′e). Que-sto effetto di moltiplicazione della capacita ponte e detto “effetto Miller” ed e spessosfruttato quando si vogliono ottenere capacita equivalenti abbastanza elevate a parti-re da capacita reali di relativamente piccolo valore. Il condensatore C2M risulta inveceall’incirca pari a cb′c. Dato che le resistenze viste da C e da C2M sono dello stesso ordi-ne di grandezza, mentre C ≫ C2M , ci aspettiamo che il polo piu basso sia determinatoda C. Calcoliamo quindi la resistenza vista da C: RV C = rb′e//(RS+rbb′) = 1.16 kΩ.Percio ωp = 1/(RV CC) = 319.28 krad/s, fp = 50.8 kHz. Il polo associato alla magliadi uscita risulterebbe ω∗

p = 1/(R′C2M ) = 19.96 Mrad/s, f∗p = 3.18 MHz, tuttavia

questo polo non ha alcun significato fisico, perche in corrispondenza della frequenzadel polo associato con C2M il k di Miller non sarebbe piu reale, nel circuito equivalenteda noi disegnato, e quindi non potremmo piu sostituirlo con k0.

Per quanto riguarda invece ωp, possiamo svolgere una verifica andando a calco-lare l’effettivo polo di k in modo esatto, cosa che in questo caso risulta abbastanzasemplice. Come gia detto, k e in questo caso una funzione di trasferimento e puoessere determinato dal circuito sottostante:

b’e

cb’c

R’VG

Vb’e g

Vu

mV

Poiche quando misuriamo la resistenza RV vista da cb′c il generatore VG e spentoe quindi gmVb′e e disattivato, RV = R′ e pertanto ωpk

= 1/(cb′cR′) = 20 Mrad/s.

Dunque ωpk≫ ωp, quindi il valore trovato per ωp e attendibile, dato che a ωp il k

sara ancora senz’altro reale e pari a k0. Se valutassimo i poli del circuito in ma-niera esatta troveremmo ωp1 = 314 krad/s e ωp2 = 274 Mrad/s. Quindi, come ciaspettavamo, il polo piu basso trovato con il metodo approssimato e praticamentecoincidente con quello esatto, mentre quello piu alto e completamente diverso. Se,come spesso accade, ci interessa soltanto determinare il limite superiore di banda, esufficiente conoscere solo ωp1 , dato che questo agisce da polo dominante. La ban-da dello stadio a emettitore comune e quindi significativamente limitata dall’effettoMiller sul condensatore ponte.

102

9.14 Circuito equivalente alle alte frequenze per transistori FET

Il comportamento alle alte frequenze dei transistori a effetto di campo, sia JFETsia MOSFET, puo essere riprodotto tramite l’aggiunta al circuito equivalente per levariazioni di due capacita interne: cgs tra gate e source e cgd tra gate e drain, comeindicato nello schema seguente.

d

D

S

G

S

c

ggsc

gd

mv gs

r

Sia cgs sia cgd sono di solito dell’ordine di qualche picofarad. Sulle caratteristichefornite dal costruttore vengono dati due valori misurati sperimentalmente: cis, lacapacita di ingresso con l’uscita in corto circuito, e crs, che si ottiene tramite unamisura della corrente nel circuito di ingresso, posto in corto, quando viene applicatoun segnale di prova all’uscita.Il circuito di prova per la misura di cis e il seguente:

v

c

gs

r dgm

I p

pVgsc

gd

La capacita cis e definita tramite la relazione

Vp

Ip=

1

jωcis,

quindi, cis = cgd + cgs, dato che, in conseguenza del corto circuito in uscita, le duecapacita interne risultano in parallelo.Il circuito per la misura di crs risulta invece:

d

c gd

c gsVp

I i gmv gs

r

103

La capacita crs e definita tramite la relazione

Vp

Ii=

1

jωcrs,

per cui crs = −cgd. Dai valori di crs e di cis si puo dunque risalire facilmente a cgs ecgd.

104

10. La tecnica della reazione

10.1 Concetti generali

Il principio della reazione consiste nel riportare all’ingresso di un sistema una porzionedel segnale in uscita, in modo da modificare le proprieta del sistema stesso. In naturaesistono molti esempi di reazione: basta considerare la reazione visiva che ci consentedi mantenere l’equilibrio camminando su un asse, il meccanismo di regolazione dellatemperatura del corpo, l’aggiustamento dell’iride per compensare le variazioni diluce. In tutti questi casi la misura di una grandezza viene utilizzata per correggeredei parametri che influenzano a loro volta la stessa grandezza, in modo da mantenerlacostante. Anche nel campo dei controlli la reazione e molto comunemente utilizzata:il regolatore di Watt per mantenere costante la velocita di rotazione di un motore avapore ne e uno dei primi esempi, cosı come un altro esempio notevole e rappresentatodal termostato per la regolazione della temperatura in un impianto di riscaldamento.

In campo elettronico abbiamo gia incontrato un esempio di reazione, anche senon l’abbiamo identificato come tale: l’inserzione di una resistenza di emettitorenel circuito di polarizzazione di un transistore consente di ottenere una reazione chestabilizza il punto di lavoro. La grandezza di uscita e rappresentata dalla variazione dicorrente di emettitore, che viene trasformata tramite la resistenza di emettitore in unavariazione di tensione e reinserita, sempre tramite la stessa resistenza e con polaritainvertita, in serie alla polarizzazione di base dovuta al partitore. In tutti questi casinei quali lo scopo e quello di mantenere una grandezza costante, la reazione che sirealizza e di tipo negativo, vale a dire che il segnale riportato in ingresso ha segnorovesciato rispetto a quello del segnale di ingresso che lo ha prodotto. In questomodo ogni variazione determina un effetto a essa opposto, che tende a contrastarla.In campo elettronico la reazione utilizzata e di solito negativa, anche se gli scopi percui viene realizzata sono ben piu varı che della semplice regolazione di una grandezza eanche se, storicamente, i primi circuiti in reazione utilizzavano una reazione positiva(allo scopo di incrementare il poco guadagno ottenibile con i primi amplificatoridell’inizio del secolo).

Nel seguito svolgeremo una trattazione semplificata della reazione, che copriraalcuni dei concetti fondamentali, in particolare l’effetto della reazione sul guadagno equello sulle resistenze di ingresso e di uscita, che risulteranno utili per la comprensionedel funzionamento dei circuiti basati sugli amplificatori operazionali.

105

10.2 Teoria semplificata della reazione

Nell’ambito della teoria semplificata, un circuito in reazione viene descritto sulla basedi uno schema a blocchi corrispondente a quello di seguito riportato e costituito daun blocco A amplificatore di base, una rete per il prelievo della grandezza di uscita,una rete di reazione β e una rete sommatrice che consente di sommare il segnale direazione con quello di ingresso.

sommatrice

ReteAmplificatore di base

A

β

Rete di reazione

prelievo

Rete di VS R L

Il prelievo in uscita puo essere di due tipi: di corrente, nel caso in cui la grandezzaprelevata sia la corrente nel carico, oppure di tensione, se la grandezza prelevata ela tensione ai capi del carico. Questi due casi sono illustrati nella figura che segue,indicando i collegamenti per il prelievo.

Amplificatore di base

A

β

Rete di reazione

Amplificatore di base

A

β

Rete di reazione

Prelievo di tensione Prelievo di corrente

R L R L

La reinserzione in ingresso puo essere anch’essa effettuata in due modi diversi, ripor-tando la grandezza di reazione in serie o in parallelo al generatore posto in ingresso.Si parla in tal caso, rispettivamente, di reazione serie o parallelo. Le due modalita diinserzione sono rappresentate nell’illustrazione che segue.

Amplificatore di base

β

Rete di reazione

Inserzione parallelo

Amplificatore di base

A

β

Rete di reazione

Inserzione serie

AI

VS

RS

RSS

Si hanno quindi, in totale, quattro tipologie diverse di circuiti in reazione: con rea-zione serie di tensione, parallelo di tensione, serie di corrente, parallelo di corrente.Vedremo piu avanti le importanti differenze tra queste configurazioni dal punto divista delle impedenze di ingresso e di uscita.

In genere la rete di reazione e realizzata con componenti passivi, ma questanon e una regola generale e si trovano spesso reti di reazione contenenti componenti

106

attivi. La rete A e di solito costituita da un amplificatore contenente uno o piutransistori. Vediamo una rappresentazione generale di una rete in reazione, ove legrandezze sono indicate con X, in modo che possano rappresentare sia tensioni siacorrenti. Indichiamo con Xs la grandezza di ingresso proveniente dall’esterno, con Xi

la grandezza all’entrata dell’amplificatore di base A, con Xo la grandezza di uscita econXf la grandezza di reazione, ottenuta facendo attraversare aXo la rete di reazioneβ. Quindi Xf = βXo e, in conseguenza dell’azione del sommatore, Xi = Xs +Xf .

s X =X +Xi fs

X = X

X = AX

o

io

f

X

β

A

β

Abbiamo inoltre che Xo = AXi. Possiamo dunque scrivere la grandezza di uscitanella forma

Xo = A(Xf +Xs) = AβXo +AXs.

Portando a primo membro tutti i termini che contengono Xo, otteniamo

Xo(1− βA) = AXs

e quindiXo

Xs=

A

1− βA.

Il guadagno della rete in reazione risulta pertanto pari a quello dell’amplificatore dibase A diviso per il fattore (1− βA). Il guadagno A si definisce di solito “guadagnoad anello aperto”, mentre βA viene indicato come “guadagno d’anello”, poiche cor-risponde al guadagno subito dal segnale che percorre l’intero anello di reazione. Siparla infine, per il guadagno della rete in reazione, di “guadagno ad anello chiuso”.

E importante ricordare che il risultato trovato e rigorosamente valido soltanto sesono verificate le condizioni di applicabilita della teoria semplificata della reazione,che indichiamo di seguito:

1) la rete di reazione e unidirezionale (il segnale e trasmesso all’uscita solo tramitel’amplificatore di base A);

2) l’amplificatore di base A e unidirezionale (il segnale di reazione raggiungel’ingresso solo attraverso la rete di reazione β);

3) il fattore di reazione β e indipendente dalla resistenza di sorgente Rs e da quelladi carico Rl.

107

10.3 Effetto della reazione sulle impedenze di ingresso e di uscita

Svolgiamo i calcoli in modo dettagliato soltanto per il caso della valutazionedell’impedenza di uscita in presenza di reazione di tensione, mentre per gli altricasi daremo semplicemente una breve giustificazione, seguita dal risultato.

Per la reazione di tensione, prendiamo in esame la parte di circuito di uscita,dove la rete β rappresenta la rete di reazione ed e connessa in modo da prelevare latensione di uscita. La resistenza di uscita puo essere ottenuta semplicemente comerapporto della tensione a vuoto (misurata senza alcun carico in uscita) e la correntedi corto circuito (misurata con carico di valore nullo).

R

RAX i

β

o

of

Quando si effettua la misura della corrente di corto circuito Isc, l’uscita viene postain corto e quindi il segnale di reazione diventa nullo. Pertanto, in ingresso non epresente alcun segnale di reazione e si puo trovare immediatamente il valore di Isc.

Isc =AXi

Ro=

AXs

Ro.

A vuoto, invece, la reazione agisce regolarmente e da luogo a un’uscita di valore

Vo =A

1− βAXs.

Quindi la resistenza di uscita in reazione risultera

Rof =Vo

Isc=

A

1− βAXs

Ro

AXs=

Ro

1− βA.

La reazione di tensione riduce quindi la resistenza di uscita di un fattore (1−βA). Ilfatto che una reazione di tensione riduca la resistenza di uscita puo essere compresoda un punto di vista intuitivo pensando che tale reazione tende a opporsi alle varia-zioni della tensione di uscita dovute a variazioni del carico, cosa che corrisponde alcomportamento di un generatore con bassa resistenza interna (al limite un generatoredi tensione ideale, con resistenza interna nulla, fornirebbe sempre la stessa tensioneal carico, indipendentemente dal valore di resistenza di quest’ultimo).

Nel caso di reazione di corrente, invece, possiamo comprendere intuitivamentel’effetto sulla resistenza di uscita pensando che tale reazione tende a opporsi alle

108

variazioni della corrente di uscita dovute a variazioni del carico, cosa che corrispon-de al comportamento di un generatore con elevata resistenza interna (al limite ungeneratore di corrente ideale, con resistenza interna infinita, fornirebbe sempre lastessa corrente al carico, indipendentemente dal valore di resistenza di quest’ultimo).Piu precisamente, la resistenza di uscita in presenza di reazione di corrente risultaRo(1− βA).

Per quanto riguarda la resistenza di ingresso, nel caso di inserzione serie lagrandezza di reazione si oppone al flusso della corrente erogata dal generatore VS ,quindi, a parita di VS , tale generatore eroghera una corrente minore. Cio corrispondea un aumento della resistenza vista in ingresso: se si svolgono i calcoli, si ottiene unvalore Rin(1− βA).

Nel caso invece di reazione parallelo, la corrente di reazione agisce in sensoopposto alla corrente del generatore IS , determinando una riduzione della tensione diingresso, che corrisponde a una resistenza vista in ingresso ridotta. Il valore ottenutodai calcoli e Rin/(1− βA).

In sostanza, quindi, le resistenze di ingresso e di uscita vengono modificate dallareazione di un fattore (a moltiplicare o a dividere, a seconda del tipo di reazione)

1 − βA, che puo risultare anche molto elevato. E pertanto possibile, utilizzandoin modo opportuno la reazione e avendo a disposizione amplificatori con guadagnosufficientemente elevato, ottenere pressoche ogni valore desiderato di resistenza diingresso e di uscita.

109

11. Circuiti basati su amplificatori operazionali

11.1 Amplificatori differenziali

In molte applicazioni risulta utile disporre di un amplificatore in grado di fornire inuscita un segnale proporzionale alla differenza tra i segnali applicati a due ingressie indipendente dalla componente rispetto a massa presente con eguale ampiezza inciascuno dei segnali. Possiamo rappresentare il generico amplificatore differenzialecome una “black-box” con due ingressi e una uscita:

v 1

v 2

v u

In base alla definizione appena data, per un amplificatore differenziale ideale Vu =Ad(v1 − v2), dove Ad e il cosiddetto guadagno differenziale e v1 e v2 sono le tensionisui due ingressi, riferite a massa. Un amplificatore differenziale non ideale presentaanche un “guadagno di modo comune”, fornisce cioe un’uscita non nulla anche inpresenza di segnali uguali ai due ingressi e proporzionale al valore di tali segnalirispetto a massa.Definiamo il segnale a modo differenziale vd:

vd = v1 − v2

e il segnale a modo comune

vc =1

2(v1 + v2).

E possibile esprimere v1 e v2 in funzione di vd e vc utilizzando le seguenti relazioni,ottenute sommando e sottraendo tra loro le due equazioni utilizzate per definire vd evc

v1 =vd2

+ vc

v2 =− vd2

+ vc.

La tensione vu di uscita puo essere scritta come combinazione lineare delle due ten-sioni di ingresso:

vu = A1v1 +A2v2.

Sostituiamo a v1 e v2 le espressioni prima trovate in funzione di vc e di vd:

vu =A1

(vc +

1

2vd

)+A2

(vc −

1

2vd

)

=A1vc +A1

2vd +A2vc −

A2

2vd

=(A1 +A2)vc +

(A1 −A2

2

)vd

=Acvc +Advd,

110

dove abbiamo definito

Ac =A1 +A2

Ad =A1 −A2

2,

fornendo cosı una relazione tra i guadagni a modo differenziale e a modo comune equelli rispetto all’uno e all’altro ingresso dell’amplificatore. Nel linguaggio degli spazivettoriali possiamo dire che la rappresentazione delle componenti in ingresso sottola forma v1, v2 o sotto la forma vc, vd corrisponde semplicemente a rappresentare ivettori di uno spazio bidimensionale rispetto a due basi differenti. Le relazioni cheabbiamo trovato ci permettono di passare facilmente dall’una all’altra rappresenta-zione.

L’utilizzo di un amplificatore differenziale risulta particolarmente utile in queicasi in cui sono presenti prevalentemente disturbi a modo comune, come quelli, peresempio, indotti da accoppiamenti elettrostatici tra i cavi di rete a 50 Hz e le lineemicrofoniche. Una rappresentazione semplificata del problema e fornita nella figurasottostante.

(Fase)

220 V, 50 Hz

Linea microfonica

Amplificatore differenziale

C C

v s (microfono)

F

N (Neutro)

La distribuzione dell’energia elettrica, come discuteremo nuovamente nel seguito,viene effettuata connettendo a terra uno dei capi del secondario del trasformatoreposto nelle cabine per l’abbassamento della tensione dal valore di media tensione(15 kV) ai 230 V di normale utilizzo. In conseguenza di tale collegamento, unodei due fili di rete (detto “conduttore neutro”) si viene a trovare praticamente alpotenziale di terra, mentre l’altro (detto “conduttore di fase”) si trova a una tensionealternata di 230 V rispetto alla terra. Il conduttore di fase rappresenta percio lasorgente dei disturbi a carattere elettrostatico ed e accoppiato ai due conduttoridella linea microfonica da capacita praticamente uguali. Se tale linea avesse unodei due conduttori connesso a terra (linea sbilanciata), il disturbo si accoppierebbesoltanto con l’altro e non si potrebbe fare nulla per eliminarlo. Con la realizzazione diuna linea bilanciata come quella in figura (con conduttori elettricamente simmetricirispetto alla terra), lo stesso disturbo viene iniettato su tutti e due i conduttori: sitratta percio di un disturbo a modo comune, che puo essere eliminato utilizzando unamplificatore differenziale come quello indicato.

Per completare l’analisi degli amplificatori differenziali, possiamo ricavare A1 eA2 in funzione di Ac e Ad:

Ac =A1 +A2

Ad =A1 −A2

2.

111

Sommando e sottraendo il doppio della seconda equazione dalla prima otteniamo:

Ac + 2Ad =2A1

Ac − 2Ad =2A2.

Quindi

A1 =Ac

2+Ad

A2 =Ac

2−Ad.

Il rapporto tra il guadagno a modo differenziale e quello a modo comune viene disolito definito “rapporto di reiezione del modo comune” e indicato con la sigla CMRR(Common Mode Rejection Ratio). Spesso il CMRR viene espresso in dB.

11.2 Amplificatori operazionali

L’amplificatore operazionale e un amplificatore accoppiato in continua (quindi conbanda che si estende fino a frequenza nulla), con guadagno molto elevato e coningresso differenziale. Esso rappresenta il circuito integrato analogico di base edesiste in moltissime versioni diverse. Il nome “operazionale” deriva dal fatto che essovenne inizialmente concepito per la realizzazione di operazioni di somma e sottrazionetra segnali all’interno di circuiti piu complessi, come il calcolatore analogico, checonsentiva, proprio grazie all’utilizzo degli amplificatori operazionali, di implementaretramite componenti elettronici le relazioni tra grandezze elettriche e le loro derivatetemporali corrispondenti a quelle in una equazione differenziale. In questo modo erapossibile, a partire da un insieme di condizioni iniziali definite tramite lo stato dicarica dei condensatori che comparivano nel circuito, ottenere la soluzione desideratadella equazione differenziale semplicemente facendo evolvere nel tempo la grandezzaelettrica rappresentativa di tale soluzione. Il calcolatore analogico e ormai obsoleto,dato che le sue prestazioni sono di gran lunga superate da quelle ottenibili con metodinumerici su normali calcolatori digitali.

L’amplificatore operazionale, invece, e ancora largamente usato in un gran nu-mero di sistemi analogici, per la semplicita con cui consente di trattare i segnali e direalizzare funzioni anche complesse.

Il simbolo circuitale dell’amplificatore operazionale consiste in un triangolo conun simbolo “+” in corrispondenza dell’ingresso non invertente e un simbolo “-” incorrispondenza di quello invertente.

Il circuito equivalente per le variazioni risulta il seguente, dove il terminale in bassodel generatore comandato di tensione va considerato connesso al punto medio o “ba-ricentro” delle tensioni di alimentazione. Infatti gli amplificatori operazionali hanno

112

VinA vol

Rout

V in

VoutRin

di solito due terminali di alimentazione e nessun terminale di massa. Nella maggiorparte dei casi tali terminali di alimentazione vengono connessi a due tensioni di ali-mentazione simmetriche rispetto alla massa, per esempio +15 V e −15 V, e in talcaso i terminali di alimentazione non vengono nemmeno indicati negli schemi.In tale situazione il baricentro delle alimentazioni corrisponde proprio alla massa equindi il terminale basso del generatore comandato di tensione e connesso alla massastessa. Il coefficiente Avol, che rappresenta il rapporto tra la tensione di uscita equella di ingresso, e di solito detto “guadagno ad anello aperto”, perche corrispondeal guadagno dell’amplificatore operazionale quando questo e usato ad “anello aperto”,vale a dire senza chiudere l’anello di reazione nel quale viene di solito invece inserito.

Un amplificatore operazionale ideale e caratterizzato dalle seguenti proprieta:

1) Resistenza di ingresso Rin infinita2) Resistenza di uscita Rout nulla3) Guadagno Avol infinito4) Banda infinita5) Amplificazione a modo comune nulla

Gli amplificatori operazionali reali rappresentano soltanto un’approssimazione di que-ste caratteristiche ideali. In particolare, la banda risulta molto spesso piuttosto limi-tata, per evitare problemi di stabilita che potrebbero insorgere quando l’amplificatoreoperazionale viene utilizzato all’interno di circuiti in reazione. E da notare, comun-que, che anche se la banda ad anello aperto puo risultare di poche decine di hertzo addirittura di pochi hertz, il prodotto guadagno banda, dato l’alto valore di Avol,e sempre molto elevato e, quindi, con un’opportuna scelta della reazione, che cipermette di ampliare la banda a spese del guadagno, si possono ottenere circuiticaratterizzati da banda anche molto ampia.

Un tipico amplificatore operazionale, inizialmente realizzato negli anni ’70, maancora talvolta utilizzato, e il µA 741, che e caratterizzato da Rin di 2 MΩ, Rout di25 Ω, Avol tra 105 e 2× 105, e una banda tra i 4 e gli 8 Hz. Il rapporto di reiezionedel modo comune (CMRR) alle basse frequenze e dell’ordine dei 90 dB.Attualmentesono disponibili amplificatori operazionali con caratteristiche molto superiori, in par-ticolare si possono avere resistenze di ingresso di centinaia di megaohm e prodottiguadagno-banda oltre il gigahertz.

11.3 Metodo del corto circuito virtuale

Dato il valore estremamente alto del guadagno degli amplificatori operazionali e ilfatto che la loro tensione di uscita non puo comunque superare quella di alimenta-zione, la tensione presente tra gli ingressi in condizioni di funzionamento lineare eestremamente piccola, tale da poter essere in genere considerata nulla, dal punto divista pratico, nella maggior parte dei casi. In particolare, la tensione tra gli ingres-si e trascurabile nel caso essa sia molto piu piccola delle altre tensioni significative

113

presenti nel circuito. Si puo dimostrare che questa condizione e verificata, nei casi direazione negativa, se il modulo del guadagno di anello (|βA|) della rete in reazione

nella quale l’operazionale e inserito e molto maggiore dell’unita. E facile capire che intal caso la tensione di ingresso dell’operazionale risultera molto piu piccola di quellariportata in ingresso dalla reazione.

Se la tensione di ingresso puo essere considerata nulla, tra i due ingressi sussistequindi una sorta di corto circuito, di tipo, pero, molto particolare, perche non eattraversato da corrente: essendo la tensione ai capi di Rin praticamente nulla, anchela corrente che la attraversa deve essere nulla. Si noti che il fatto che la correnteche fluisce negli ingressi dell’operazionale sia trascurabile e una conseguenza direttadell’ipotesi di corto circuito virtuale e non richiede in alcun modo che la resistenzadi ingresso dell’amplificatore sia elevata o, tantomeno, infinita.

Il metodo del corto circuito virtuale rappresenta uno strumento estremamen-te semplice per l’analisi dei circuiti lineari a operazionali, che consente di calcolarela funzione di trasferimento in modo particolarmente rapido. Dobbiamo pero sem-pre aver presente il fatto che tale approccio e valido solo fintanto che il modulo delguadagno d’anello e molto maggiore dell’unita: questa condizione non e di solitoverificata al di sopra di una certa frequenza, a causa della riduzione di guadagnodell’operazionale. Inoltre puo non essere verificata, dipendentemente dalla strutturadella rete di reazione, alle frequenze molto basse o su una particolare banda frequen-ziale.

Un’altra condizione nella quale non si puo assolutamente applicare il metodo delcorto circuito virtuale e costituita dal funzionamento in condizioni di non linearitadegli amplificatori operazionali. Se l’uscita, per esempio, raggiunge il valore di sa-turazione (di solito pari in modulo al valore assoluto della tensione di alimentazionemeno circa 1 V), la differenza di potenziale tra gli ingressi puo assumere un valo-re qualunque (e non trascurabile), purche con polarita consistente con quella dellatensione di uscita.

11.4 Amplificatore invertente

L’amplificatore invertente e uno dei circuiti piu semplici e di piu immediata compren-sione tra quelli realizzabili tramite amplificatori operazionali. Lo schema risulta:

V

V

R

Vs

I R1

1R

2

I R2

Vu

Applichiamo il metodo del cortocircuito virtuale. In conseguenza dell’uguaglianzatra le tensioni sui due terminali di ingresso, V − = V + = 0, quindi risulta nota e

114

pari a Vs la tensione ai capi della resistenza R1. La corrente IR1 puo dunque esserecalcolata

IR1 =Vs

R1.

Poiche, sempre in base al metodo del corto circuito virtuale (c.c.v.) non fluiscecorrente negli ingressi dell’amplificatore operazionale, IR2 = IR1 . Quindi

Vu = −IR2R2 + V − = −IR2R2 =−Vs

R1R2.

Pertanto il guadagno A risulta

A =Vu

Vs= −R2

R1.

Osserviamo che A e in questo caso, grazie alla reazione, indipendente dalle caratteri-stiche specifiche dell’elemento attivo (purche questo presenti un guadagno ad anelloaperto estremamente elevato) e il suo modulo dipende soltanto dal rapporto di dueresistenze, che possono essere anche di notevole precisione.

Notiamo inoltre che siamo di fronte a una reazione di tensione con inserzioneparallelo: la resistenza di uscita sara quindi molto bassa, mentre per quella di in-gresso dobbiamo svolgere un breve ragionamento. L’inserzione parallelo avviene aiterminali dell’operazionale, che non coincide con l’ingresso dell’amplificatore; quindila resistenza di ingresso vista sull’ingresso dell’operazionale risultera molto bassa,praticamente nulla, ma quella vista dal generatore Vs sara sostanzialmente pari allaresistenza R1 che si trova in serie al c.c.v.. Un altro modo di raggiungere la stessaconclusione consiste nell’osservare che la tensione tra l’ingresso invertente e la massae nulla a causa del corto circuito virtuale, quindi il generatore Vs vede semplicementeuna resistenza pari a R1 connessa verso massa.

11.5 Amplificatore non invertente

Si puo realizzare un amplificatore non invertente basato su un operazionale con piccolemodifiche rispetto allo schema gia visto per l’amplificatore invertente:

R

Vu

V

V

I R1

I R2

1R

Vs

2

115

Utilizziamo anche per l’analisi di questo circuito il metodo del corto circuito virtuale.La tensione V − sull’ingresso invertente risulta pari, per il c.c.v., alla tensione sull’altroingresso che e a sua volta pari a Vs. Dunque la corrente IR1 che scorre in R1 e datada

IR1 =Vs

R1.

Poiche, per il metodo del corto circuito virtuale, assumiamo che la corrente in ingressoall’amplificatore operazionale sia nulla, IR2 = IR1 . Otteniamo dunque

Vu = IR2R2 + V1 = IR1R2 + Vs = Vs

(R2

R1+ 1

).

PertantoVu

Vs=

R2

R1+ 1.

Abbiamo quindi ottenuto un amplificatore non invertente con guadagno R2/R1 + 1.Notiamo che in questo amplificatore si ha una reazione di tensione con inserzione serie,quindi la resistenza di ingresso, anche nel caso di Rin dell’operazionale non moltoalta, risulta comunque elevatissima, tanto che e di solito determinata dalle resistenzeparassite (resistenze di isolamento) che inevitabilmente esistono tra ciascuno degliingressi e la massa.

Se poniamo R2 = 0, sostituendola con un corto circuito, il guadagnodell’amplificatore non invertente diventa unitario. In tal caso abbiamo un ampli-ficatore con guadagno pari all’unita, impedenza di ingresso pressoche infinita e im-pedenza di uscita pressoche nulla. Questo puo essere utile ogni volta che risultanecessario collegare un circuito con uscita ad alta impedenza, o comunque non ingrado di fornire una corrente significativa, a un carico a bassa impedenza: e per talemotivo che questo amplificatore prende il nome di “buffer”. Notiamo che se R2 enulla R1 non svolge piu alcuna funzione (qualunque sia la corrente in R1 la caduta ditensione su R2 e comunque nulla) e puo quindi essere eliminata, ottenendo lo schematipico del buffer.

Vs

Vu

11.6 Amplificatore differenziale

Combinando la struttura di un amplificatore invertente con quella di un non inver-tente si puo ottenere un amplificatore differenziale caratterizzato da un guadagno

116

preciso, che dipende soltanto da un rapporto di resistenze. Si noti che anche un am-plificatore operazionale preso da solo, non reazionato, e un amplificatore differenziale,ma non puo, nella maggior parte dei casi, essere utilizzato direttamente come tale, acausa dell’eccessivo e non esattamente noto guadagno.

2

R1

Vu

V

V

R3

R4

V2

V1

R

Possiamo studiare questo circuito con il metodo del corto circuito virtuale e il princi-pio di sovrapposizione degli effetti, calcolando la tensione di uscita come somma deicontributi relativi a V1 e V2.

Vu =− V1R2

R1+

V2R4

R3 +R4

(R2

R1+ 1

)

=− V1R2

R1+

V2R4

R3 +R4

R2 +R1

R1.

Se scegliamo i rapporti tra le resistenze in maniera tale che risulti R4/R3 = R2/R1,avremo anche

R3 +R4

R3=

R2 +R1

R1

e quindi, moltiplicando e dividendo il coefficiente di V2 per R3,

Vu =− V1R2

R1+ V2

R4

R3

R3

R3 +R4

R2 +R1

R1

=− V1R2

R1+ V2

R2

R1=

R2

R1(V2 − V1).

Se la condizione R2/R1 = R4/R3 e soddisfatta, otteniamo quindi un amplificatoredifferenziale con guadagno Ad = R2/R1 e rapporto di reiezione del modo comune(CMRR) infinito. Nella pratica il rapporto tra R4 e R3 non sara perfettamenteuguale a quello tra R2 e R1, quindi il CMRR risultera finito.

11.7 Integratore di Miller

Se al posto delle resistenze R2 e R1 in un amplificatore invertente abbiamo duegeneriche impedenze Z1 e Z2, la funzione di trasferimento potra essere espressa come

Vu

Vs= −Z2(s)

Z1(s).

117

Vs

1Z

2Z

Vu

Se, in particolare, consideriamo il caso Z1 = R, Z2 = 1/(Cs), vale a dire poniamoal posto di R1 una resistenza R e al posto di Z2 un condensatore C, la funzione ditrasferimento risultera

Vu

Vs= − 1

RCs,

che, ricordando le proprieta della trasformata di Laplace, corrisponde nel dominiodel tempo a

vu(t) = − 1

RC

∫ t

0

vs(τ)dτ + vu(0).

Lo stesso risultato puo essere ottenuto utilizzando il metodo del corto circuito virtualenel dominio del tempo.

r

v sv u

Cci

v cRi

Poiche la tensione sull’ingresso invertente e nulla a causa del c.c.v., ir = vs/R. Quindiic = ir = vs/R, dato che non fluisce corrente nell’ingresso dell’operazionale (sempreper il c.c.v.). Poiche tensione e corrente ai capi di un condensatore sono legate dallarelazione

ic = Cdvcdt

,

otteniamodvcdt

=1

Cic =

vsRC

.

Integrando abbiamo

vu = −vc = − 1

RC

∫ t

0

vs(τ)dτ + vu(0).

118

E da notare che l’integratore di Miller ideale ha un polo esattamente nell’origine e none quindi un sistema stabile sulla base del criterio BIBO (Bounded Input – BoundedOutput), infatti e sufficiente porre in ingresso una tensione continua perche in uscitasi abbia una rampa che cresce senza limite. Nella realta, in effetti, la rampa crescefinche non si raggiunge la condizione di saturazione dell’uscita, valore oltre il quale latensione di uscita non puo andare. Non essendo l’integratore un circuito stabile, deveessere sempre impiegato all’interno di un anello di reazione, che provvede a impedirnela deriva.

Dobbiamo inoltre sottolineare il fatto che il comportamento reale dell’integratoredi Miller differisce da quello ideale, oltre che per il fenomeno della saturazione, ancheperche il modulo di βA non e elevato a tutte le frequenze, a causa sia della cadutadel guadagno dell’operazionale al crescere della frequenza sia della diminuzione di βalle basse frequenze. Altri fenomeni di non idealita derivano dal fatto che gli stadı diingresso hanno bisogno di una certa corrente di polarizzazione, la quale da luogo a unaderiva non trascurabile della tensione di uscita, cosı come alla stessa contribuisconoeffetti di sbilanciamento interni.

E anche possibile ottenere, scambiando tra loro il condensatore e la resistenza,un circuito derivatore, con funzione di trasferimento A = −RCs, ma questo none praticamente mai usato, a causa dell’estrema sensibilita ai disturbi, specialmentequelli ad alta frequenza.

11.8 Sommatore

E possibile, utilizzando un amplificatore operazionale e alcuni componenti passivi,ottenere un circuito sommatore la cui uscita e proporzionale alla somma delle tensioniin ingresso. Il piu semplice e utilizzato circuito sommatore e quello invertente di cuiriportiamo lo schema per una configurazione a tre ingressi.

R

R

R

I 1

R’

V1

V

R’I

V2

I 2

V3

I 3

u

Possiamo analizzarne il funzionamento utilizzando il metodo del corto circuito vir-tuale e il principio di sovrapposizione degli effetti, facendo agire un generatore di

119

ingresso per volta. Se, per esempio, agisce il generatore V1, la corrente che scorrenella R corrispondente risulta I1 = V1/R, mentre la I2 e la I3 sono ambedue nulle,essendo nulla sia la tensione dovuta a V2 e V3, considerati disattivati, sia quella sulterminale invertente dell’operazionale, a causa del corto circuito virtuale. Tutta lacorrente I1 fluisce dunque nella resistenza R′, dando luogo a una tensione di uscitaVu = −R′/RV1. Se ripetiamo lo stesso calcolo per gli altri due ingressi, otteniamoche l’uscita, quando tutti i generatori sono attivi, e data da

Vu = −R′

R(V1 + V2 + V3).

L’aspetto importante di questo circuito e che separa completamente tra loro gli in-gressi, grazie all’azione del corto circuito virtuale. Infatti la corrente fornita da unodei generatori di ingresso non puo raggiungere gli altri generatori, dato che il nodoa comune tra gli ingressi (corrispondente all’ingresso invertente dell’operazionale) sitrova a massa virtuale.

120

12. Regolatori di tensione

12.1 Regolatore lineare serie

Abbiamo visto in precedenza il funzionamento di regolatori di tensione che sfruttanoi diodi zener, ma avevamo osservato che tali circuiti hanno notevoli limitazioni. Epossibile superare la maggior parte di tali limitazioni utilizzando un circuito nel qualela corrente fornita al carico viene regolata tramite un transistore (detto “transistoredi passo”) controllato da un amplificatore differenziale tra i cui ingressi e presente ladifferenza tra una partizione della tensione di uscita e una tensione di riferimento.Riportiamo uno schema di principio del regolatore serie:

v SLR

1C2C

2R

DCV

ZR

DZ

1R

UV

Il generatore VDC rappresenta la sorgento di alimentazione, che puo consistere in untrasformatore con ponte di Graetz e condensatore di livellamento. Il generatore vsrappresenta le fluttuazioni della tensione in ingresso al regolatore rispetto al valormedio VDC .

Si nota subito che siamo di fronte a un circuito in reazione, in cui la partizionedella tensione di uscita ottenuta tramite il partitore formato da R1 e R2 rappresenta lagrandezza di reazione. Tale grandezza di reazione viene confrontata con una tensionedi riferimento ottenuta tramite un diodo zener DZ. La corrente sul diodo zenerpuo essere mantenuta a un valore, pressoche costante di pochi milliampere, dato chein questo caso non preleviamo potenza dalla sorgente di tensione di riferimento. Aregime sara presente una differenza minima tra la tensione sull’ingesso invertentee quello non invertente, che consentira di ottenere in uscita la tensione desiderata.Tale minima differenza tra la partizione della tensione di uscita e la tensione diriferimento deve esistere, altrimenti anche l’uscita dell’operazionale sarebbe nullae il transistore di passo risulterebbe interdetto. Dal punto di vista pratico, peropossiamo considerare, purche |βA| sia sufficientemente grande, le tensioni sui dueingressi dell’amplificatore come coincidenti, per cui

VUR2

R1 +R2= VZ ,

dove VZ e la tensione di breakdown del diodo zener DZ. Quindi la tensione di uscitarisulta

VU = VZR1 +R2

R2.

Se, per qualsiasi motivo, VU tendesse per esempio ad aumentare, si avrebbe unadiminuzione della tensione di ingresso dell’amplificatore operazionale (che, come egia stato detto, non e mai esattamente nulla, pur essendo estremamente piccola), chedeterminerebbe una diminuzione della tensione di uscita dell’operazionale stesso e,conseguentemente, della corrente di base del transistore di passo, traducentesi in unadiminuzione della tensione di uscita, che verrebbe riportata al valore desiderato. Lostesso accadrebbe, in senso inverso, se VU tendesse a diminuire.

121

Il circuito del regolatore serie presenta una reazione di tensione, quindi la suaimpedenza di uscita e molto bassa, dell’ordine dei pochi milliohm. Questo e veroalle basse frequenze, per le quali il |βA| e molto elevato, mentre alle alte frequenze,a causa della diminuzione di |βA|, l’impedenza di uscita risulta incrementata. Talefatto puo costituire un problema, perche puo portare ad accoppiamenti indesidera-ti tra carichi diversi connessi allo stesso alimentatore, dato che un’eventuale utenzache assorba correnti con rilevanti componenti ad alta frequenza introduce una cor-rispondente fluttuazione della tensione di uscita dell’alimentatore, che si ripercuotepoi sulle altre utenze. Tale problema si risolve introducendo dei condensatori in pa-rallelo all’uscita del regolatore, i quali presentano una reattanza molto bassa alle altefrequenze. Si sono indicati due condensatori perche di solito uno e di grosso valoree di tipo elettrolitico (con il dielettrico ottenuto tramite un processo elettrochimico)e presenta scadenti caratteristiche elettriche a frequenze oltre qualche decina di kHz.L’altro condensatore, non elettrolitico e di valore molto piu piccolo, interviene allefrequenze piu elevate, garantendo un’impedenza di uscita comunque bassa.

12.2 Regolatore monolitici integrati

Attualmente esistono regolatori serie integrati realizzati su un singolo chip. Taliregolatori sono definiti “regolatori monolitici” e si presentano con un contenitoremolto simile a quello di un transistore di potenza, con tre terminali (entrata, uscita,massa). Questi dispositivi sono caratterizzati da una sigla del tipo 78XX, dove lecifre al posto di XX indicano il valore della tensione di uscita regolata. Per usempio,un 7815 regola a 15 V, mentre un 7805 regola a 5 V. Nella maggior parte dei casi enecessaria, per un corretto funzionamento, una caduta di tensione di almeno un paiodi volt tra ingresso e uscita.Di seguito reppresentiamo lo schema di un tipico alimentatore basato su un regolatoremonolitico.

U

50 Hz

E

M

U230 V 7812

E M U

V

7812

E possibile realizzare un alimentatore con uscita duale, sfruttando un regolatoremonolitico anche per il ramo negativo, della serie 79XX. Come e indicato in figura lapiedinatura dei 79XX e diversa da quella dei 78XX.

7912

UM E

E

M

U230 V

50 Hz

7912E

M

U

0

+12 V

−12 V

7812

Si noti l’utilizzo di un unico ponte di Graetz per l’ottenimento di una tensione posi-tiva e una tensione negativa rispetto a massa, sfruttando un trasformatore con presa

122

78XX

L

E

M

U

DCV

R RI

LIMI

R

centrale. Vediamo infine come e possibile realizzare, a partire da un regolatore mo-nolitico di tensione, un regolatore di corrente, vale a dire un circuito che fornisce inuscita una corrente di valore fissato, indipendente dal carico.Definiamo V ∗ la tensione di regolazione del regolatore monolitico utilizzato (XX =V ∗). Il regolatore manterra tale tensione tra i terminali U ed M , per cui la correnteIR risultera

IR =V ∗

R.

Se tale corrente e almeno di alcune decine di milliampere, la IM (corrente derivantedal funzionamento del regolatore e pari a pochi milliampere) sara rispetto a essatrascurabile, per cui IL ≃ IR, indipendentemente dal valore del carico RL. Eviden-temente tutto cio si verifica in una gamma limitata di valori di RL: se RL fosse divalore troppo elevato, la tensione ai suoi capi, sommata a V ∗ e alla caduta minimasul regolatore, porterebbe a un valore maggiore di VDC , non consentendo quindi ilfunzionamento del circuito.

12.3 Regolatori non lineari a commutazione

I regolatori di tensione visti fino a questo punto sono di tipo lineare e presenta-no un problema comune, consistente nella dissipazione di potenza sull’elemento dipasso, il quale e attraversato dalla corrente di uscita e ai capi del quale e presenteuna caduta di tensione non trascurabile. Questo e indubbiamente un problema, siaperche sprechiamo dell’energia sia perche la dissipazione termica crea dei problemidi smaltimento del calore.

L’inconveniente della dissipazione viene risolto utilizzando i cosiddetti regolatoria commutazione, i quali utilizzano una strategia basata sull’apertura e chiusura, contempi opportuni, di un interruttore, che e un elemento non dissipativo, poiche latensione ai suoi capi e nulla o lo e la corrente che lo attraversa. Il principio delregolatore a commutazione e rappresentato nel semplice schema che segue.

C

L

LR

DCV

S

UV

123

Supponiamo che il deviatore S venga rapidamente e periodicamente commutato tra ledue posizioni possibili, quella che corrisponde alla connessione diretta dell’induttanzaL al generatore di tensione VDC e quella che corrisponde alla connessione a massa delterminale sinistro di L: la tensione tra tale terminale e la massa sara quindi un’ondarettangolare, con valore VDC nei periodi di tempo in cui il deviatore e nella posizione“alta” e di valore nullo nei rimanenti periodi di tempo. Si definisce “duty cycle”il rapporto tra il periodo di tempo in cui l’onda rettangolare sta al valore alto e ilperiodo totale; di solito tale quantita viene espressa sotto la forma di percentuale:

duty cycle =TH

TH + TL× 100,

dove TH e il periodo di tempo in cui l’onda rettangolare si trova al valore alto e TL

quello in cui si trova al valore basso.L’induttanza L, insieme con il condensatore C, forma un filtro del secondo or-

dine con due poli, con una risposta quindi che, per frequenza molto maggiore di talipoli, cade con una pendenza di 40 dB per decade. Quindi, se la frequenza fonda-mentale dell’onda rettangolare e molto maggiore della frequenza di taglio del filtro,sul condensatore e sulla resistenza di carico RL sara presente soltanto la componentecontinua dell’onda rettangolare, il cui valore e proporzionale al duty cycle dell’ondastessa. Dunque abbiamo ottenuto una tensione continua piu bassa di quella VDC adisposizione, senza peraltro dissipare potenza nell’operazione di abbassamento, datoche sia il deviatore sia l’induttanza e il condensatore sono elementi non dissipativi.Se abbiamo anche la possibilita di regolare il duty cycle, possiamo ottenere una ten-sione di uscita del valore desiderato; inoltre rendendo automatica tale regolazione epossibile ottenere un regolatore di tensione che non presenta una significativa dissi-pazione di potenza. E chiaro che in un tale regolatore il deviatore non puo essere ditipo meccanico, a causa delle limitazioni che si avrebbero sulla velocita massima dicommutazione e delle difficolta di controllo dello stesso: vedremo piu avanti come taledeviatore puo essere realizzato in forma completamente elettronica. Per il momentoapportiamo una semplice modifica, che consente di utilizzare, invece di un deviatore,un semplice interruttore, secondo lo schema di seguito riportato.

C

L

LR

DCV

S

UVD

Quando l’interruttore S e chiuso, il diodo D e polarizzato inversamente e quindi noninterviene; quando, invece, l’interruttore S si apre, la corrente tende a mantenersicostante nell’induttanza (data l’inerzialita della stessa): questa volta il diodo risultapolarizzato direttamente e consente alla corrente di continuare a scorrere nel verso cheaveva precedentemente (la corrente va dall’induttanza al parallelo C-RL e poi tornaall’induttanza tramite il diodo). Questa e la configurazione tipica del regolatore acommutazione di tipo forward, che e caratterizzato da una polarita di uscita ugualea quella della sorgente di alimentazione e da una tensione di uscita minore o ugualedi quella della sorgente di alimentazione.

124

Si puo realizzare un diverso tipo di regolatore switching, definito di tipo flyback,che consente di avere una polarita di uscita opposta rispetto a quella di alimentazionee una tensione di uscita anche superiore a quella di ingresso. Lo schema e riportatodi seguito.

CLR

DCV

S

UVL

D

Quando l’interruttore S e chiuso, il diodo D risulta interdetto e la tensione di ali-mentazione si trova ai capi dell’induttanza L che si carica, con una corrente checresce linearmente nel tempo. Quando l’interruttore si apre, la corrente che passavanell’induttanza comincia a circolare in senso antiorario nella maglia formata da L,dal parallelo C-RL e dal diodo D che risulta ora polarizzato direttamente. In questomodo il condensatore C si carica con polarita positiva in basso e negativa in alto,a una tensione che, a seconda del duty cycle dell’interruttore e dei valori dei com-ponenti, puo essere anche maggiore in modulo di quella di alimentazione. Si notiche, mentre nel regolatore forward il carico e il condensatore C sono alimentati dallasorgente VDC durante l’intervallo in cui l’interruttore e chiuso e dall’induttanza Lquando l’interruttore e aperto, nel caso del regolatore flyback la sorgente VDC nonalimenta mai direttamente il carico: l’energia viene trasferita da VDC all’induttanzae solo successivamente dall’induttanza al carico. Negli intervalli in cui l’interruttore echiuso l’energia assorbita dal carico e fornita dal condensatore C, che viene poi rica-ricato nell’intervallo in cui l’interruttore e aperto, a spese dell’energia immagazzinatanell’induttanza.

I regolatori switching finora visti necessitano di una sorgente di alimenta-zione continua: questa puo essere ottenuta con un trasformatore (che garantiscel’isolamento galvanico dalla rete di distribuzione dell’energia elettrica) seguito da unponte di Graetz e da un filtro capacitivo. Tale soluzione funziona ed e in certi casiutilizzata, ma mantiene uno degli svantaggi tipici degli alimentatori tradizionali, valea dire l’elevato ingombro e l’elevato peso del trasformatore, che, dovendo operarealla frequenza di rete (50 o 60 Hz), deve avere un nucleo in ferro. Si puo superareanche questo problema realizzando un alimentatore a commutazione che comprendeun trasformatore operante ad alta frequenza, come vedremo tra poco. Si noti che iltrasformatore e comunque necessario, altrimenti alcune parti del circuito alimentatopotrebbero trovarsi al potenziale del conduttore di fase della rete o a un potenzialeintermedio tra questo e la terra e rappresenterebbero pertanto dei potenziali rischiper contatti accidentali. Nella parte a) della figura seguente viene illustrata la si-tuazione di pericolo che si viene a creare quando si tocca una qualunque parte diun’apparecchiatura connessa alla rete direttamente senza trasformatore.L’impedenza Zp rappresenta la persona che e sottoposta a scossa elettrica percheviene percorsa da una corrente che si richiude poi a terra, tramite i piedi. Le due im-pedenze Z1 e Z2 presenti all’interno dell’apparecchiatura rappresentano le impedenzemisurabili, rispettivamente, tra il conduttore di fase e la massa dell’apparecchiatura,e tra il conduttore neutro e la massa. La massa si verra quindi a trovare a un po-tenziale rispetto a terra dipendente dalla partizione tra Z1 e Z2 e quindi tale da

125

b)

F

N

230 V

50 Hz

F

N

50 Hz

230 V

I=0a) p

Z

2Z

ZZ p

1Z

2Z

1

consentire il passaggio di una corrente in Zp. In presenza di un trasformatore (b), siha il cosiddetto “isolamento galvanico”: viene interrotto il collegamento che riferivaa terra le tensioni all’interno della apparecchiatura e l’unico modo perche l’utentepossa subire una scossa elettrica e che questi tocchi contemporaneamente due puntidel circuito. Si notino i due simboli diversi utilizzati per indicare la terra e la massa.

Vediamo ora come puo essere combinato un trasformatore ad alta frequenza conlo schema del regolatore switching forward, in modo da ottenere un alimentatore acommutazione senza trasformatore a frequenza di rete. Uno schema possibile e quellodi seguito riportato.

1

221

230 V

50 Hz

D

D

L

CC

S

R UVL

La tensione di rete viene raddrizzata dal ponte di Graetz e sul condensatore C1 e pre-sente una continua circa pari al valore di picco di quella di rete (circa 325 V). Quandol’interruttore S e chiuso, passa una corrente crescente nel primario del trasformatore;per mantenere il flusso nullo all’interno del trasformatore la corrente fuoriesce dalterminale con il pallino del secondario, determinando una polarizzazione diretta diD1 e inversa di D2. La corrente passa quindi dall’induttanza L e raggiunge il cari-co RL e il condensatore C2. Quando invece l’interruttore e aperto, il trasformatorenon e piu attraversato da corrente e il diodo D2 entra in conduzione, consentendoall’induttanza L di scaricarsi sul parallelo C2-RL.

Una soluzione che richiede un numero minore di componenti e quella dell’alimen-tatore switching di tipo flyback, sempre con trasformatore ad alta frequenza. Talesoluzione e di gran lunga la piu utilizzata e lo schema di principio e riportato diseguito.

1

1 2

230 V

50 Hz

D

C

S

CR UVL

Notiamo innanzitutto che in questo caso il trasformatore non funziona piu come tale,poiche, come discuteremo nel seguito, non opera a flusso nullo. Quando l’interruttoreS e chiuso, la corrente sale linearmente nel primario, che si comporta a tutti gli ef-fetti come una semplice induttanza, dato che nel secondario la corrente uscirebbe

126

dal pallino (essendo entrante quella del primario) ma non puo farlo, perche il diodoD1 risulta polarizzato inversamente. Quando poi S si apre, la corrente non puo piucircolare nel primario e l’unico modo di mantenere il flusso magnetico che era presen-te subito prima dell’apertura consiste nel far circolare una corrente nel secondario,entrante dal pallino. Questa corrente determina una polarizzazione diretta del diodoD1 e va ad alimentare il condensatore C2 e il carico. Quindi, come in tutti gli ali-mentatori flyback, c’e una fase (S chiuso) in cui viene immagazzinata energia in unelemento induttivo (in questo caso il trasformatore) seguita da una fase (S aperto)in cui l’energia immagazzinata nell’elemento induttivo viene trasferita al carico.

12.4 Alimentatore a commutazione flyback con trasformatore ad alta fre-quenza e circuito di regolazione

Uno schema di principio dell’alimentatore flyback usato, per esempio, nella mag-gior parte dei computer e riportato di seguito. Al circuito che abbiamo gia visto vieneaggiunta una parte che svolge una funzione di regolazione della tensione di uscita.

1

1

1

2

2

3

230 V

50 Hz

Circuito di controllo

del switch

Regol.riferim.

Onda triangol.

ottico

Accoppiatore

C

Q

D

CR UVL

D

C

rifV

AR

1

2R

R

2A

1A

L’interruttore sul primario e realizzato tramite un transistore MOS di potenza (Q1)che viene comandato dal circuito di controllo, la cui funzione sara commentata piuin dettaglio nel seguito.

Una porzione della tensione di uscita viene prelevata tramite il partitore forma-to da R1 e R2 e confrontata, tramite l’amplificatore differenziale A1, con la tensioneprodotta da un riferimento di tensione (che puo essere ottenuto con un diodo zener ocon un regolatore monolitico di piccola potenza). L’amplificatore A2 e un amplifica-tore operazionale utilizzato ad anello aperto, operante come comparatore e quindi inregime di saturazione positiva o negativa: se l’onda triangolare applicata all’ingressonon invertente ha un valore superiore a quello dell’uscita di A1, l’uscita di A2 e alvalore di saturazione positiva, altrimenti si trova al valore di saturazione negativa. Lostato del transistore che opera da switch dipende dal valore di tensione in uscita daA2, che viene portato al circuito di controllo tramite l’accoppiatore ottico, che garan-tisce l’isolamento galvanico: se l’uscita di A2 e in saturazione positiva, il transistoree in conduzione, altrimenti e in interdizione. Il duty cycle della tensione applica-ta al primario del trasformatore dipende quindi dal valore della tensione applicataall’ingresso invertente di A2, come e possibile comprendere dal grafico che segue.

127

t

1

uscita di A 2

V

uscita di A

Vediamo che cosa accade, per esempio, se la tensione di uscita tende a scendere: in talcaso la tensione differenziale all’ingresso di A1 diminuisce e quindi si abbassa ancheil valore della tensione sull’ingresso invertente di A2, che determina un incrementodel duty cycle e quindi un ripristino della corretta tensione di uscita.

Al posto dell’accoppiatore ottico si potrebbe anche usare un trasformatore perimpulsi, che trasferirebbe gli impulsi di comando per il switch. Anch’esso garanti-rebbe la separazione galvanica tra la parte di circuito connessa alla rete e quella diuscita che poi e connessa alla massa dell’apparecchiatura. Si noti che la capacitanecessaria per il filtraggio all’uscita di questo alimentatore puo essere molto piu pic-cola che nel caso in cui si lavorasse alla frequenza di rete, dato che il ripple dipendedal rapporto tra il periodo della tensione pulsante e la costante di tempo RLC2. Ingenere le frequenze utilizzate sono intorno ai 100 kHz, in corrispondenza delle qualii trasformatori possono essere molto piccoli e leggeri, dato che per ottenere un buonaccoppiamento tra primario e secondario e sufficiente un nucleo magnetico in ferritedi dimensioni relativamente ridotte.

Durante il normale funzionamento il circuito di controllo del switch e alimentatodal circuito formato dal secondario piu in basso, D2 e C3, che forniscono una tensionesenza riferimenti rispetto al secondario principale. Ci sono tuttavia due problemiall’avvio: a) inizialmente C3 e scarico, quindi il circuito di controllo del switch non puoiniziare a funzionare; b) il circuito di regolazione con A1 e A2 deve essere alimentatodal secondario principale (e quindi da C2) oppure da altro secondario ausiliario e sunessun secondario puo essere presente tensione prima che inizi la sequenza di impulsidi commutazione. Il problema a) si risolve portando inizialmente l’alimentazione alcircuito di controllo del switch direttamente da C1, tramite una resistenza di altovalore RA, mentre il problema b) e piu complesso e viene risolto realizzando talecircuito di controllo in modo che, in assenza di impulsi in arrivo dall’accoppiatoreottico, produca comunque una sequenza di comando per il switch che fa caricarei condensatori C2 e C3 a una tensione preferibilmente un po’ inferiore a quella diregime, attivando cosı il normale funzionamento prima descritto. Molto spesso glialimentatori di questo tipo sembrano guastarsi al momento in cui vengono accesi:questo e frequentemente il risultato del guasto di RA (interruzione) avvenuto in realtain precedenza; infatti se RA si interrompe durante il funzionamento, l’alimentatorecontinua a operare correttamente perche il circuito di controllo del switch e alimentato

128

dal secondario ausiliario. E solo al momento della riaccensione che il sistema nonparte, perche C3 e scarico e non si puo avere una sequenza di commutazioni perl’avvio se il circuito di controllo del switch non e alimentato.

L’alimentatore dei normali personal computer e una variante un po’ piu com-plessa di quello appena descritto. E da notare che per soddisfare le normative sullacompatibilita elettromagnetica, in particolare per limitare l’immissione nella rete didistribuzione dell’energia di disturbi ad alta frequenza derivanti dal processo di com-mutazione, viene inserito all’ingresso di tali alimentatori un filtro passa-basso checomprende due condensatori collegati tra ciascuno dei conduttori di rete e la massadel computer. Il valore di tali condensatori e in genere di 2.2 nF, corrispondenti auna reattanza, a 50 Hz, di circa 1.45 MΩ. E importante che la massa del compu-ter sia collegata a un’efficiente presa di terra, altrimenti si verrebbe a trovare a unpotenziale pari a meta della tensione di rete (115 V) rispetto al neutro e quindi allaterra! Tale potenziale non e direttamente pericoloso per le persone perche si ha inserie un’impedenza equivalente di Thevenin (il parallelo dei due condensatori) che esufficientemente elevata da limitare la corrente a poche centinaia di microampere, maugualmente percepibile toccando la massa metallica del computer. Tuttavia puo fa-cilmente danneggiare componenti collocati in apparecchiature che vengano connesseal computer.

Un altro problema introdotto da tali capacita, questa volta in presenza di unefficiente collegamento di terra, e rappresentato dalla corrente che scorre dal condut-tore di fase verso la terra attraverso una delle due capacita (mentre l’altra, quellacollegata tra il conduttore neutro e la terra, non e attraversata da una corrente si-gnificativa, essendo tali conduttori a potenziali quasi ugali). Tale corrente non haun corrispettivo nel conduttore neutro e quindi viene vista dagli interruttori differen-ziali come una componente puramente differenziale: finche si tratta di uno o pochicomputer non e un problema, ma se si hanno decine di computer la componente dif-ferenziale risultante puo superare la soglia di calibrazione dell’interruttore (in genere30 mA) e determinarne l’intempestivo distacco. Tale inconveniente puo essere risoltofrazionando l’alimentazione in piu gruppi di computer, ciascuno facente capo a undiverso interruttore differenziale oppure creando un isolamento galvanico tramite untrasformatore (soluzione assai piu costosa), che rende l’alimentazione svincolata dariferimenti a terra.

129

13. Circuiti non lineari a operazionali

13.1 Comparatori

I circuiti comparatori, che abbiamo gia incontrato all’interno degli alimentatori acommutazione, svolgono la funzione di confrontare un segnale di ingresso con un va-lore di soglia, fornendo un’uscita a livello alto quando il segnale di ingresso superatale soglia e a livello basso quando e al di sotto della stessa. Sostanzialmente un com-paratore e il tipo piu elementare di convertitore analogico-digitale: un convertitore aun solo bit.

Un comparatore puo essere utilizzato, per esempio, allo scopo di “rigenerare” unsegnale digitale affetto da rumore, confrontandolo con una soglia a zero.

t

Vin

t

Vin

Vout

Il comparatore puo essere realizzato, per esempio, utilizzando un amplificatore ope-razionale ad anello aperto, che, in conseguenza dell’altissimo guadagno, ha una carat-teristica di trasferimento particolarmente ripida. La caratteristica risulta sostanzial-mente lineare per un intervallo molto piccolo di tensioni di ingresso (pari all’escursionetra le due tensioni di saturazione di uscita divisa per il guadagno ad anello aperto) epoi satura bruscamente a valori prossimi alla tensione di alimentazione.

in

out

V

V

130

Utilizzando un amplificatore operazionale, pero, la velocita con cui l’uscita passadalla saturazione negativa a quella positiva dipende, nonostante la ripidita della ca-ratteristica, dal modo in cui il segnale di ingresso attraversa lo zero. Questo puo, inalcuni casi, essere un problema. Un altro problema puo essere rappresentato dal fattoche, se il segnale di ingresso e affetto da un rumore che causa piu attraversamentiravvicinati dello zero, si hanno in uscita commutazioni multiple non desiderate.

Questi problemi possono essere risolti impiegando un circuito comparatore ca-ratterizzato da un comportamento instabile prodotto tramite una reazione positivacon |βA| > 1. In tal caso la transizione tra il valore basso e quello alto dell’uscitaevolve, una volta iniziata, secondo le costanti di tempo proprie dei poli a parte realepositiva, senza piu dipendere in modo significativo dall’andamento del segnale in in-gresso. Con questo approccio si riesce anche a ottenere una isteresi, tale da risolvereil problema degli attraversamenti multipli indesiderati.

Un circuito tipico con queste caratteristiche e il trigger di Schmitt:

Vout

R

1

V in

R

2

Analizziamone il funzionamento: supponiamo di avere inizialmente in ingresso unaVin fortemente negativa; questa determinera in uscita una Vout pari al valore disaturazione positiva Vsat. Infatti la tensione sull’ingresso non invertente sara pari aR2/(R1 + R2)Vsat = βVsat (dove abbiamo definito β = R2/(R1 + R2) ). Quindi latensione di ingresso dell’operazionale e significativamente positiva e determina unasaturazione dell’uscita a Vsat, consistentemente con quanto assunto precedentemente.

Se incrementiamo la tensione di ingresso, non accade nulla finche questa nonraggiunge quasi esattamente il valore βVsat, portando l’operazionale in condizioni difunzionamento lineare. Non appena l’amplificatore operazionale esce dalla satura-zione, l’uscita evolve in modo instabile verso il valore di saturazione opposto, −Vsat.Una volta che l’uscita e arrivata a −Vsat, la tensione sull’ingresso non invertente di-venta −βVsat. Pertanto, se si fa diminuire Vin, non si avra piu una commutazione perVin = βVsat, ma bisognera aspettare che si sia raggiunto il valore −βVsat, in modo chesi annulli la tensione di ingresso dell’operazionale. A questo punto l’uscita tornera aVsat. Possiamo rappresentare il ciclo di commutazione con un grafico, riportato nellafigura successiva.Abbiamo quindi un ciclo di isteresi, con il valore di soglia che dipende dal verso divariazione della tensione di ingresso. La presenza del ciclo di isteresi (di ampiezza2βVsat) permette di evitare commutazioni multiple dovute a fluttuazioni nell’intornodello zero e comportamenti indesiderati consistenti in rapide commutazioni consecu-tive che potrebbero verificarsi, in assenza di isteresi, quando il trigger viene inseritoin un anello di controllo.

131

Vout

Vin

Vsat

Vsat

Vsat

Vsat

β−β

−

La tensione di saturazione in uscita da un amplificatore operazionale dipende daquella di alimentazione, quindi puo variare e, conseguentemente, causare anche unavariazione del ciclo di isteresi. Per evitare questo problema si possono inserire duediodi zener, con una opportuna resistenza di caduta:

R1

R2

V in

Vout

R

In questo caso, purche la tensione di saturazione sia in modulo maggiore di Vγ +VZ (dove VZ e la tensione di breakdown dei diodi), la tensione di uscita assumera,indipendentemente dalla tensione di alimentazione, i valori V0 = VZ + Vγ (in caso disaturazione positiva) o −V0 = −VZ − V γ (in caso di saturazione negativa).

Quello che abbiamo appena studiato e un trigger di Schmitt invertente, dato chefornisce in uscita un livello alto quando il livello del segnale in ingresso e basso. Epossibile, con una semplice modifica, realizzare un trigger di Schmitt non invertente,come rappresentato nella figura seguente.

Vout

R

2

V in

R

1R

132

La tensione di ingresso dell’operazionale corrisponde alla tensione V + presentesull’ingresso non invertente (dato che quello invertente e collegato a massa), la qualepuo essere calcolata con il metodo di sovrapposizione degli effetti. Supponiamo dipartire con una tensione di ingresso fortemente negativa; la tensione di uscita saraquindi al valore −V0, mentre V + risultera

V + = VinR1

R1 +R2− V0

R2

R1 +R2.

Tale tensione sara quindi negativa, confermando la consistenza dell’ipotesi fatta ri-guardo al valore di tensione di uscita. La commutazione avverra in corrispondenzadel valore di Vin che fa annullare V +:

Vin = V0R2

R1.

A questo punto l’uscita passa al valore V0 e la tensione V + puo essere espressa nellaforma

V + = VinR1

R1 +R2+ V0

R2

R1 +R2.

Al decrescere di Vin la commutazione inversa si verifichera quindi per

Vin = −V0R2

R1.

Il ciclo di isteresi avra dunque una ampiezza 2V0R2/R1, come rappresentato nellafigura.

−

out

Vin

V0

V0

R2

R1

V0

R2

R1

V0

−

V

13.2 Generatore di forme d’onda quadre e rettangolari

Aggiungendo un condensatore e una resistenza a un trigger di Schmitt si puo ottenereun generatore di onde quadre e rettangolari.Supponiamo il condensatore inizialmente scarico e il trigger in saturazione positiva.In tal caso

v2 =R2

R1 +R2V0 = βV0 β =

R2

R1 +R2.

133

1

out

R’

R

R

C

v 1

v 2

2R

v

Il condensatore C comincia a caricarsi tramite R, tendendo alla tensione V0, maquando v1 uguaglia βV0 il trigger scatta e l’uscita passa a −V0. Di conseguenza anchev2 cambia, passando a −βV0 e il condensatore comincia a scaricarsi, tendendo a −V0.Quando v1 raggiunge il valore −βV0 avviene una nuova commutazione del trigger,l’uscita torna a V0, v2 a βV0 e il condensatore inizia nuovamente a caricarsi, arrivandoa βV0, quando, con un’ulteriore commutazione, inizia un nuovo ciclo. Rappresentiamograficamente l’andamento di v1 e di vout.

β

out

vout

v1

v1

V0

V0

−V0

t

,

V0

−β

v

Determiniamo ora il periodo dell’onda quadra: possiamo analizzare il semiperiododurante il quale v1 va da −βV0 a βV0. Il transitorio di carica del condensatore puoessere scritto come

v1 = vfinale − (vfinale − viniziale)e−tRC .

Quindi

v1 = V0 − (V0 + βV0)e−tRC .

Dopo un semiperiodo:

βV0 = V0 − (V0 + βV0)e−T2RC .

134

Con qualche passaggio algebrico si ottiene

1 + β

1− β= e

T2RC .

Facendo il logaritmo di ambo i membri e moltiplicando per 2RC otteniamo

T = 2RC ln1 + β

1− β= 2RC ln

(1 +

2R2

R1

).

Il duty cycle e in questo caso del 50%, quindi i semiperiodi negativi sono di duratauguale a quelli positivi. Se si desidera alterare tale simmetria, e sufficiente far sı cheil valore di R sia diverso tra la fase di carica e quella di scarica del condensatore. Aquesto scopo e sufficiente inserire due resistenze con in serie dei diodi che selezionanol’una o l’altra resistenza a seconda del semiperiodo.

R1

R2

v out

R’C

v 1

v 2

RA

RB

D1

D2

Durante la fase di carica conduce il diodo D1, quindi la costante di tempo e RAC,mentre durante quella di scarica conduce D2 e la costante di tempo e RBC. Inquesto modo si possono ottenere forme d’onda rettangolari con duty cycle arbitrario(si ricorda che il duty cycle e la percentuale del periodo durante la quale l’ondarettangolare e a valore alto).

135

14. Il programma di simulazione SPICE

14.1 Scopo dei programmi di simulazione

I programmi per la simulazione svolgono un ruolo di importanza sempre crescentenella progettazione e nello sviluppo dei sistemi elettronici. Essi infatti consentono diridurre notevolmente il tempo e i costi necessari per la messa a punto di un sistema, inparticolare consentendo di ridurre drasticamente il numero di prototipi sperimentalidi cui risulta necessaria la realizzazione. La realizzazione, caratterizzazione e conse-guente modifica dei prototipi rappresentano spesso la fase piu onerosa dello sviluppodi un nuovo prodotto elettronico e quella che piu contribuisce all’allungamento del“time to market”, particolarmente critico nei settori ad alta tecnologia.

Rivestono quindi grande importanza i programmi di simulazione in grado difornire previsioni quantitative affidabili per il funzionamento di un circuito, tali dafornire indicazioni equivalenti, tranne che magari per il ciclo di messa a punto finale,a quelle che sarebbero ricavabili da misure su un prototipo effettivamente realizza-to. Esiste in effetti una complessa gerarchia di programmi di simulazione: si parteda quelli che trattano il funzionamento del singolo dispositivo e si basano su mo-delli fisici dettagliati dello stesso (talvolta addirittura su principı primi, cioe senzal’utilizzo di alcun parametro fenomenologico), fornendo una descrizione molto det-tagliata del comportamento del dispositivo stesso, fino ad arrivare a programmi chetrattano la sintesi di sistemi a partire da circuiti con caratteristiche di ingresso euscita ben specificate. Rimanendo nell’ambito della simulazione a livello del singolocircuito integrato, blocchi circuitali contenenti fino a qualche migliaio di transistoripossono essere analizzati con programmi che svolgono un’analisi del comportamentoanalogico trattando i componenti con un modello analitico di tipo fenomenologico,ma se si devono prendere in considerazione strutture contenenti centinaia di miglia-ia o milioni di transistori la simulazione analogica dettagliata diventa proibitiva dalpunto di vista del carico computazionale e si deve quindi ricorrere a simulatori logici,i quali considerano l’interazione, a livello di segnali logici, tra blocchi piu elementari,ciascuno dei quali e stato esaminato in dettaglio in precedenza con un simulatorecircuitale.

Nel presente capitolo ci occuperemo dei simulatori a livello circuitale, quindiintermedio tra quello dei simulatori del comportamento fisico del singolo dispositivoe quello dell’interazione logica tra blocchi di una certa complessita. Il programmadi simulazione di gran lunga piu utilizzato in questo campo e senz’altro SPICE (Si-mulation Program with Integrated Circuit Emphasis), che rappresenta ormai unostandard.

14.2 Funzionalita di SPICE

Il programma SPICE, a partire da una descrizione topologica della rete e dai valori emodelli dei componenti, e in grado di svolgere sostanzialmente tre tipi di analisi: a) ladeterminazione, tramite l’utilizzo di modelli realistici non lineari, del punto di lavoroin continua del circuito, b) l’analisi del comportamento in frequenza di un modellolinearizzato del circuito, ricavato in corrispondenza del punto di lavoro, c) lo studiodel comportamento non lineare, nel dominio del tempo, per grandi segnali. SPICEcontiene quindi modelli sia lineari sia non lineari dei componenti elettronici attivie consente, quando questo sia necessario, di definire anche resistori, condensatorie induttanze con comportamento non lineare. Nel caso di analisi non lineare neldominio del tempo e possibile definire una vasta gamma di forme d’onda di ingresso,

136

che comprendono, per esempio, tutta la classe dei segnali con andamento lineare atratti.

E importante comprendere che l’analisi linearizzata nel dominio della frequenzapuo essere svolta sostanzialmente in due modi diversi: l’approccio piu tipico, disolito seguito nella pratica, e quello di descrivere il circuito indicando la presenzadei dispositivi attivi che effettivamente si intende utilizzare e far fare a SPICE ladeterminazione del punto di riposo (a) e la determinazione del circuito equivalentelinearizzato da utilizzare per la fase b) di analisi in frequenza. L’altro possibileapproccio consiste nel ricavare per altra via, per esempio con calcoli manuali, il puntodi riposo dei dispositivi a semiconduttore e ottenerne i parametri differenziali a partiredalle caratteristiche fornite dal costruttore: in questo caso si costruisce un circuito gialinearizzato, con generatori comandati, che puo essere inserito direttamente nel filedi ingresso di SPICE. E chiaro che nei due casi si otterranno risultati diversi, percheil circuito linearizzato ricavato internamente da SPICE sara in genere piu vicino allarealta, perche ottenuto con tecniche piu sofisticate di quelle che si possono applicarecon procedure manuali. Evidentemente, nel caso in cui lo scopo dell’analisi con SPICEsia la verifica di un calcolo svolto con procedimento manuale, sara indispensabilepartire dal circuito gia linearizzato con tecniche manuali.

Sono possibili ulteriori analisi, come quella del comportamento dal punto di vistadel rumore, che non prenderemo in considerazione in questa sede, ma per le qualiuna documentazione completa puo essere trovata nei varı manuali d’uso di SPICE.

14.3 Struttura della netlist

Il file contenente i dati di ingresso del programma SPICE viene di solito indicatocome “netlist” e ha una struttura abbastanza semplice nella quale compaiono sostan-zialmente uno statement di apertura (contenente il nome del circuito), seguito dadegli statement che forniscono la descrizione della rete e poi da delle direttive cheindicano i tipi di analisi richiesti e vari aspetti del formato di uscita; il file si concludesempre con una direttiva .END.

In molte versioni commerciali di SPICE esiste un’interfaccia grafica che consentel’inserimento della rete elettrica da analizzare tramite il tracciamento di uno schemavero e proprio. In ogni caso, il front-end grafico produce poi una netlist del tipoche stiamo descrivendo, la cui sintassi e pressoche standard per tutte le versioni diSPICE.

La netlist puo essere prodotta con un qualunque editor di testo e commentipossono essere inseriti facendoli precedere dal carattere asterisco (*).

Gli statement di descrizione della rete consistono in una lista di tutti i compo-nenti, con l’indicazione dei loro valori e dei nodi della rete ai quali i terminali delcomponente sono connessi. I nodi della rete sono identificati tramite una numera-zione che puo essere attribuita arbitrariamente, con l’unica accortezza che il nodo dimassa, quello in riferimento al quale vengono espressi tutti i valori di tensione, deveessere sempre indicato con lo zero.

14.4 Statement per la descrizione dei componenti passivi

In SPICE ciascun componente viene identificato tramite un nome (del quale sonosignificativi i primi 7 caratteri), la cui iniziale indica univocamente il tipo di com-ponente. Per i componenti passivi (resistori, condensatori, induttanze) e necessarioindicare i due nodi tra i quali il componente e connesso, tramite i loro numeri, e ilvalore del componente stesso. E anche possibile fornire ulteriori informazioni, delle

137

quali citeremo soltanto le principali, rimandando al manuale per ulteriori informa-zioni.

Il nome dei resistori deve sempre iniziare con la lettera R e il valore puo essereespresso in ohm o nei relativi multipli e sottomultipli. Non e necessario specificarel’unita di misura, poiche se si tratta di un resistore devono essere necessariamenteohm; risulta invece necessario indicare, se si considera un multiplo o un sottomultiplodell’ohm, il relativo prefisso moltiplicatore, secondo quanto indicato di seguito. Iprefissi moltiplicatori di uso comune sono:

10−12 : P10−9 : N10−6 : U10−3 : M103 : K106 : MEG

Si noti che i megaohm si indicano con MEG o MEGOHM e non con M o MOHM, che indicanoinvece i milliohm!

Lo statement descrittivo di un resistore, che definiamo RSOURCE, da 150 Ω con-nesso tra i nodi 3 e 6 risultera quindi

RSOURCE 3 6 150

Il nome dei condensatori deve sempre iniziare con la lettera C e il valore viene didefault assunto in farad. Per esempio, lo statement descrittivo di un condensatoreC3 da 150 nF connesso tra i nodi 4 e 5 risulta:

C3 4 5 150N

Per i condensatori si puo anche specificare la tensione iniziale all’istante di inizio deltransitorio, aggiungendo IC= valore, dove con valore si indica proprio il valore ditale tensione in volt.

Il nome delle induttanze deve sempre iniziare con la lettera L e il valorie vienedi default assunto in henry. Lo statement per la descrizione di un’induttanza L1 da120 µH connessa tra i nodi 8 e 5 risultera dunque:

L1 8 5 120U

Anche per le induttanze e possibile specificare una condizione iniziale, come per icondensatori, ma in questo caso la grandezza da specificare e la corrente all’istantedi inizio del transitorio. Anche in questo caso si aggiunge allo statement descrittivoIC= valore.

14.5 Statement per la descrizione dei generatori di tensione e di cor-rente

I generatori di indipendenti possono essere generatori di tensione, il cui nome deveiniziare con la lettera V o generatori di corrente, il cui nome deve iniziare con lalettera I. Per i generatori indipendenti si possono specificare una grande varieta dicaratteristiche; di queste vedremo soltanto quelle relative ai due casi piu semplici, valea dire i generatori in continua e quelli in alternata utilizzati per la determinazionedella risposta in frequenza del circuito.

Per specificare un generatore in continua e sufficiente indicare DC seguito dalvalore in volt. Per un generatore di tensione continua abbiamo quindi in generaleuno statement del tipo

Vnome N+ N- DC valore

138

dove N+ e il numero del nodo a cui e connesso il terminale positivo e N- e il numero delnodo al quale e connesso il terminale negativo. Nel caso di un generatore di correntecontinua il terminale dal lato della “punta” della freccia viene considerato cometerminale negativo e quello dal lato della “coda” viene considerato come terminalepositivo. Il generico statement per la definizione di un generatore di corrente continuae quindi

Inome N+ N- DC valore

Vediamo qualche esempio: un generatore di tensione continua VCC da 5 V con il ter-minale positivo sul nodo 5 e quello negativo sul nodo 4, si definisce con uno statement

VCC 5 4 DC 5

Nel caso di un generatore in alternata, invece di DC dovremo indicare AC, seguito da unnumero che indica il modulo della tensione (o corrente) prodotta e, facoltativamente,da un valore di fase relativa (e chiaro che se abbiamo un solo generatore in alternatanon ha significato indicare la fase). Un generatore di corrente alternata IS da 1 mAche “invia” corrente nel nodo 4 e la “estrae” dal nodo 8 si indichera con

IS 8 4 AC 1M

E possibile, come gia detto, specificare tutta una varieta di andamenti della tensioneo della corrente in uscita dai generatori indipendenti, utili per l’analisi nel dominiodel tempo, come, per esempio, forme d’onda quadre e rettangolari, sinusoidali, espo-nenziali, lineari a tratti, ma non entreremo nel dettaglio, che puo essere trovato inun qualunque manuale di SPICE.

Si utilizzano spesso dei generatori di tensione di valore nullo, con la funzionedi amperometri: questi possono essere inseriti in serie a un ramo senza perturbarela funzionalita del circuito ed e poi possibile richiedere che sia inserito tra i dati diuscita il valore della corrente che fluisce dal terminale positivo a quello negativo.

Abbiamo precedentemente discusso la possibilita di svolgere un’analisi trami-te SPICE su un circuito gia linearizzato, nel quale compaiono quindi generatori ditensione e di corrente comandati. Esistono quattro tipi di generatori comandati,ciascuno dei quali viene identificato in SPICE tramite un nome che inizia per unalettera diversa: E per i generatori di tensione controllati in tensione, H per i generatoritensione controllati in corrente, F per i generatori di corrente controllati in corrente,G per i generatori di corrente controllati in tensione.

Vediamo lo statement descrittivo generico per un generatore di tensione control-lato in tensione:

Enome N+ N- NC+ NC- P1

dove N+ e N- sono i nodi ai quali sono connessi, rispettivamente, i terminali positivoe negativo, NC+ e NC- sono i nodi tra i quali e presente la tensione di controllo, P1e il coefficiente di proporzionalita tra la tensione di uscita e quella di controllo. Sipotrebbero indicare, invece del solo P1, un certo numero di valori, corrispondentiai coefficienti che descrivono una relazione polinomiale tra la tensione di controllo equella di uscita. Nel caso in cui siano indicati piu numeri, il primo viene consideratocome il termine noto del polinomio, il secondo come il coefficiente del termine diordine 1, il terzo come il coefficiente di ordine 2, ecc. Per esempio, un generatorecomandato descritto con

E2 5 6 10 1 2 51 4

impone tra i nodi 5 e 6 una tensione pari a 4v2 + 51v + 2, dove v e la tensione tra inodi 10 e 1. La possibilita di indicare una relazione polinomiale tra la grandezza diingresso e quella di uscita esiste per tutti i generatori comandati.

139

Vediamo ora lo statement descrittivo generico per un generatore di tensionecontrollato in corrente:

Hnome N+ N- VC1 P1

dove VC1 e il generatore di tensione attraverso il quale scorre la corrente di controllo.Per un generatore di corrente controllato in corrente abbiamo

Fnome N+ N- VC1 P1

dove VC1 e ancora il generatore di tensione attraverso il quale scorre la corrente dicontrollo.

Infine, il generico statement descrittivo del generatore di corrente controllato intensione risulta

Gnome N+ N- NC+ NC- P1

14.6 Statement per la descrizione dei componenti a semiconduttore e deisottocircuiti

Il piu semplice componente a semiconduttore e il diodo: in SPICE si indica con unnome che inizia sempre con la lettera D e con uno statement del tipo riportato diseguito:

Dnome NA NC model

dove NA e il nodo al quale e connesso l’anodo e NC quello a cui e connesso il catodo.Con model si indica il nome del modello SPICE che deve essere contenuto in unalibrary o definito altrove nella netlist. In genere il nome del modello corrispondealla sigla commerciale del componente. Per esempio, se abbiamo un diodo 1N4148connesso con il catodo sul nodo 4 e l’anodo sul nodo 6, useremo lo statement:

DPRIMO 6 4 1N4148

E anche possibile indicare ulteriori parametri, come l’area o la tensione presente aicapi del diodo all’inizio del transitorio, ma non ci soffermiamo su questi aspetti.I BJT vengono indicati con un nome che inizia per Q e uno statement del tipo

Qnome NC NB NE [NS] modello

dove NC e il nodo al quale e connesso il collettore, NB e il nodo della base e NE quellodell’emettitore. Il nodo NS e indicato tra parentesi quadre perche puo essere omesso(e di solito lo e), trattandosi del nodo a cui e connesso l’elettrodo di schermo, che epresente solo su alcuni transistori per alta frequenza. Anche in questo caso il modellodeve essere presente nella library oppure definito all’interno della netlist stessa e unaserie di parametri aggiuntivo possono essere specificati.

I transistori JFET vengono indicati con un nome che inizia per J e con unostatement del tipo

Jnome ND NG NS modello

dove ND, NG, NS sono, rispettivamente, i nodi a cui risultano collegati il drain, il gatee il source.

Analogamente i transistori MOS vengono rappresentati con un nome che iniziasempre con la lettera M e uno statement del tipo

Mnome ND NG NS NB modello

dove NB e il nodo a cui e connesso l’elettrodo di bulk (substrato). Per i MOS epossibile specificare un numero molto vasto di parametri addizionali e anche sceglieretra almeno tre modelli con diverso livello di sofisticazione.

140

Se un particolare circuito compare piu volte nella stessa rete, possiamo definirlocome subcircuit e richiamarlo con uno statement del tutto analogo a quello utilizzatoper gli altri componenti, indicandolo con un nome che inizia per X:

Xname N1 N2 N3 · · · snome

dove con snome si e indicato il nome utilizzato nello statement descrittivo del sot-tocircuito. Il numero di nodi e arbitrario e dipende chiaramente dalla complessitadel subcircuit. La descrizione del subcircuit si fa con una direttiva (le direttive siriconoscono per il fatto che il loro nome ha come primo carattere un punto) che iniziacon

.SUBCKT snome NA NB NC · · ·e poi contiene una normale netlist che descrive il sottocircuito. La direttiva di de-scrizione si conclude con uno statement .ENDS.

Vediamo un esempio di definizione di un subcircuit, per esempio il NAND sem-plificato il cui schema e riportato di seguito.

1R 2R

Q

1Q

2Q

9

7

8

5

6

2

13

La descrizione di questo circuito risultera

.SUBCKT NAND 5 6 7 8 9

Q1 1 2 5 MODTR1

Q2 1 2 6 MODTR1

R1 2 8 3K

R2 7 8 500

Q3 7 1 9 MODTR1

.ENDS

dove con MODTR1 si e indicato il modello per il particolare tipo di BJT utilizzato. Lanumerazione dei nodi all’interno del sottocircuito e del tutto libera e indipendenteda quella nella netlist prinicipale, purche non si utilizzi lo 0, che e riservato al nododi riferimento.

Come gia citato, e possibile definire un modello di dispositivo anche all’internodella netlist (quando questo non sia disponibile in una library). In tal caso si utilizzalo statement .MODEL, che consente di definire un particolare componente a partire damodelli analitici predefiniti per le varie tipologie di dispositivi. Non ci addentriamonella descrizione dello statement .MODEL, rimandando gli interessati ai manuali diSPICE.

14.7 Direttive per l’analisi dei circuiti

141

In SPICE esistono una serie di direttive per specificare il tipo di analisi che si intendesvolgere sul circuito descritto nella netlist. Nel seguito esamineremo le piu comunitra queste direttive.

La direttiva .OP viene utilizzata per il calcolo del punto di riposo: SPICE pro-cede alla determinazione dei valori di tensione continua sui varı nodi del circuito,utilizzando per l’analisi un modello non lineare dei componenti elettronici.

Una volta determinato il punto di riposo, SPICE ricava anche il circuito equiva-lente lineare per le piccole variazioni. Se si vuole calcolare la risposta in frequenza ditale circuito, e possibile utilizzare la direttiva .AC che prevede la seguente sintassi

.AC [DEC] [OCT] [LIN] NP fstart fstop

dove l’indicazione di DEC, OCT o LIN indica il tipo di risoluzione utilizzato nella de-terminazione delle frequenze in corrispondenza delle quali viene calcolata la risposta:lineare con LIN e logaritmico con DEC e OCT. Con NP si indica il numero di puntitotale nel caso di risoluzione lineare o di punti per decade o per ottava se preceduto,rispettivamente da DEC o OCT. Di solito si usa una risoluzione logaritmica e si utilizzaDEC, specificando il numero di punti per decade. Per esempio, uno statement del tipo

.AC DEC 30 10 100K

indica che deve essere effettuata un’analisi in alternata con risoluzione logaritmicacon 30 punti per decade da 10 Hz a 100 kHz.

Se vogliamo invece svolgere un’analisi nel dominio del tempo, utilizzando unmodello non lineare e valido quindi anche per grandi segnali, dobbiamo usare ladirettiva .TRAN, per la quale lo statement generale e nella forma

.TRAN tstep tstop [tstart] [tmax] [UIC]

Il numero tstep indica il passo temporale con il quale si vuole che sia rappresentatoil transitorio, tstop indica l’istante di fine del transitorio. Se tstart non e indicato,viene assunto pari a 0. Se si indica un ulteriore numero oltre a tstart, questo vie-ne interpretato come il passo massimo che SPICE deve utilizzare per l’integrazionenumerica delle equazioni integro-differenziali che descrivono il circuito. Questo e unparametro molto importante, dato che se viene scelto troppo grande il risultato puoanche essere completamente sbagliato. Se tmax non e indicato, SPICE lo calcola inmodo automatico, ottenendo un risultato di solito valido, ma che per circuiti par-ticolari puo non essere adeguato. Questo e il motivo per cui e possibile specificarlomanualmente: chiaramente deve essere sempre minore di tstep e si puo trovare il va-lore appropriato riducendolo progressivamente finche non si osservano piu variazioninei risultati. Infine, se si include UIC nello statement, verranno prese in considerazio-ne le condizioni iniziali eventualmente indicate per i condensatori e per le induttanze,che altrimente vengono assunte nulle.

14.8 Direttive di uscita

Esistono delle direttive per specificare il tipo di dati che si desidera avere inclusi nelfile di uscita. Per esempio e possibile ottenere una tabella dei valori ottenuti nellevarie analisi tramite lo statement .PRINT, che ha una sintassi del tipo

.PRINT type var1 var2 · · ·dove type indica il tipo di analisi (AC, TRAN, ecc.). Le variabili indicate corrispondonoalle grandezze a cui siamo interessati, che possono essere tensioni su nodi del circuitoo correnti che attraversano generatori di tensione. viene prodotta una tabella nellaquale ogni riga contiene un valore di frequenza (nel caso di analisi AC) o di tempo (nelcaso di analisi TRAN), seguito dai relativi valori delle variabili elencate. Per esempio,

142

.PRINT AC V(1), VP(1), I(VCC)

indica che deve essere prodotta una tabella con i valori dell’analisi in frequenza delmodulo della tensione sul nodo 1, della fase della tensione sul nodo 1 e della correnteche attraversa il generatore VCC.

Un’altra direttiva di uscita, ormai non piu molto ultilizzata, vista la disponibi-lita di tool grafici per l’esame dei risultati della simulazione, consiste nello statement.PLOT, che consente di ottenere un grafico a caratteri ASCII delle grandezze specifi-cate con una sintassi analoga a quella dello statement .PRINT. Per esempio,

.PLOT TRAN V(1), V(2), I(VCC)

determina il tracciamento del grafico in funzione del tempo delle tensioni sui nodi 1e 2 e della corrente attraverso il generatore VCC.

Vediamo un esempio di descrizione di un semplice circuito, in particolare unamplificatore a emettitore comune.

6

+

−33011 µ

0.47 µ50

15 k

150 k

2.2 k

15 V

0

5

4 2

1

3C

4R

6R

1C

1Q

3R

R5

1V

vo

R2

v

1

2

Innanzitutto numeriamo i nodi nel modo indicato, attribuendo l’indice 0 al nodo diriferimento. Possiamo poi scrivere la netlist, nella quale possono essere anche inseriterighe di commento, precedute da asterisco:

CIRCUIT COMMON EMITTER* QUESTO CIRCUITO E‘ UN AMPLIFICATORE A EMETTITORE COMUNE.OP.AC DEC 30 10K 10MEG.PRINT AC V(3) VP(3).PRINT DC V(3)R1 1 0 330C1 1 0 11 UFR3 2 0 15KR4 2 6 150KR5 3 6 2200C2 2 4 0.47UR6 4 5 50V2 5 0 ACV1 6 0 DC 15Q1 3 2 1 BC109C.model BC109C NPN(Is=7.049f Xti=3 Eg=1.11 Vaf=28.14 Bf=677 Ise=7.049f+ Ne=1.38 Ikf=96.23 Nk=.5 Xtb=1.5 Br=2.209 Isc=250.3p Nc=2.002+ Ikr=10.73 Rc=1.433 Cjc=5.38p Mjc=.329 Vjc=.6218 Fc=.5+ Cje=11.5p Mje=.2717 Vje=.5 Tr=10n Tf=437.8p Itf=3.097

143

+ Xtf=12.85 Vtf=10)

.END

E stato inserito anche il modello del BC109C, a scopo esemplificativo. Di solito non enecessario inserire il modello nella netlist, perche questo e gia contenuto in una libraryfornita insieme con SPICE. Una riga che inizia con il simbolo + viene interpretatacome continuazione della precedente.

15. Concetti di base sui circuiti digitali

15.1 Introduzione

Come avevamo gia visto quando abbiamo trattato i circuiti logici a diodi, la rap-presentazione di segnali digitali tramite grandezze intrinsecamente analogiche, comei valori di tensione o di corrente in un circuito, richiede la scelta di un’opportunaconvenzione con la quale si associno i valori logici 0 e 1 a intervalli distinti di valoridella variabile analogica considerata. Per esempio, possiamo definire come 1 logicoqualunque tensione compresa tra una certa soglia e la tensione di alimentazione ecome 0 logico qualunque tensione compresa tra lo zero e una data soglia, inferiorea quella relativa all’1. Valori intermedı tra le due soglie corrispondono a un livellologico indeterminato.

Nella logica a diodi avevamo incontrato varı problemi, tra i quali il problema deldecadimento dei livelli logici attraverso una catena di porte in cascata, a causa dellecadute di tensione sui diodi, e quello dell’assenza di una porta a diodi in grado dieffettuare l’operazione NOT di inversione logica.

Tali inconvenienti possono essere superati utilizzando componenti a tre terminaliche presentano un guadagno di potenza. In particolare, soffermiamoci per il momen-to sul problema della porta NOT o “inverter”. Possiamo pensare a una soluzioneestremamente semplice come quella dello schema di seguito riportato, in cui, quandola tensione di ingresso e inferiore a quella di soglia del transistore MOS, questo ri-sulta interdetto e la tensione sul drain e pari a quella di alimentazione. Se invece latensione di ingresso e pari a quella di alimentazione, il transistore MOS si comportasostanzialmente come un interruttore chiuso e la tensione sul drain e molto vicinaallo zero (perche la resistenza di canale del MOS risulta molto piu piccola di RD).

V in

Q 1

VU

RD

−

++

−

VDD

Questo circuito svolge dunque la funzione logica di un inverter, ma presenta un incon-veniente significativo: mentre nella condizione corrispondente allo stato logico altoin uscita la dissipazione di potenza e praticamente trascurabile (essendo la corren-te pressoche nulla), quando in uscita abbiamo uno stato logico basso una potenza

144

V 2DD/RD viene dissipata. In un circuito con centinaia di migliaia o milioni di por-

te logiche questo puo essere un problema significativo. Per questo motivo e statasviluppata una soluzione diversa, discussa nel paragrafo successivo, che consente dievitare la dissipazione di potenza, eccetto che durante il transitorio di passaggio dauno stato all’altro.

15.2 L’inverter CMOS

La soluzione al problema della dissipazione di potenza in condizioni statiche da partedell’inverter consiste nell’utilizzo, oltre a un transistore MOS a canale n, anche di untransistore MOS a canale p, realizzando la cosiddetta configurazione MOS comple-mentare (Complementary MOS, CMOS), di seguito illustrata.

−

+

−

VDD

++

−

++

−

I

DSp

I

V

Dp

Dn

VU

V inVDSn

Quando la tensione di ingresso e bassa, il transistore NMOS si comporta come uninterruttore aperto, mentre quello PMOS ha una tensione VGS negativa e in modulopari alla VDD, per cui si comporta come una resistenza di basso valore. Pertantopossiamo considerare il transistore superiore come un interruttore chiuso e quello in-feriore come un interruttore aperto, ottenendo una tensione di uscita pari alla VDD.Se invece l’ingresso si trova a tensione VDD, il transistore NMOS si comporta comeun interruttore chiuso e quello PMOS, avendo una VGS nulla, come un interruttoreaperto. Dunque il comportamento e quello desiderato di un inverter, perche si haun’uscita alta per un ingresso basso e un’uscita bassa per un ingresso alto. Inoltrela dissipazione di potenza e pressoche nulla in tutti e due gli stati, perche i transi-stori sono alternativamente attraversati da corrente nulla o hanno una tensione VDS

praticamente nulla, per cui il prodotto corrente-tensione risulta trascurabile nei duestati.

Cerchiamo ora di ricavare la caratteristica di trasferimento ingresso-uscita peruna porta CMOS, partendo dalle caratteristiche di uscita dei due transistori che lacostituiscono e che riportiamo di seguito.

Possiamo scrivere alcune relazioni che legano tra loro le correnti e le tensioni sui duetransistori:

IDn =− IDp

VDSn =VDD + VDSp

Vin =VGSn

Vu =VDSn

145

Dn

VDSn

I

I

VDSp

Dp

Vediamo come rappresentare contemporaneamente le caratteristiche del transistorep e di quello n sullo stesso grafico. Se assumiamo come coordinate VDSn e IDn, ilgrafico delle caratteristiche di uscita del transistore p deve essere innanzitutto ruotatointorno all’asse delle ascisse dato che IDn = −IDp e deve essere poi traslato versodestra di VDD, dato che VDSn = VDD+VDSp. Per trovare il punto di lavoro dovremointersecare la caratteristica per il transistore n per VGSn = Vin e quella del transistorep per VGSp = −VDD + Vin.

Iniziamo dalla condizione Vin = 0: in questo caso VGSn = 0 e VGSp = −VDD.Tracciamo soltanto le corrispondenti caratteristiche sul piano VDSn, IDn e individuia-mo l’intersezione.

GSn

Dn

VDD

VDSn

V =−VGSp DD

V =0

I

L’intersezione e in corrispondenza del punto (VDSn = VDD, IDn = 0), per cui, comeprecedentemente discusso, l’uscita si trova a VDD, quindi a livello logico alto. Questarimane la situazione finche la tensione di ingresso non raggiunge il livello di soglia peril transistore a canale n e tale transistore comincia a condurre, cosicche la relativacaratteristica sul grafico VDSn, IDn comincia a sollevarsi, mentre quella del transistorea canale p continua a scendere (dato che VGSp = −VDD + Vin)In questa situazione la tensione di uscita comincia a diminuire, il transistore di tipop e in zona triodo e quello n in saturazione. Se la tensione di ingresso aumenta ulte-riormente anche il transistore p raggiunge la condizione di saturazione e la tensione

146

in

Dn

VDD

VDSn

VGSn in=V

VGSp

=−V +VDD

I

di uscita varia molto rapidamente, data la quasi orizzontalita delle caratteristiche inzona di saturazione, che porta a notevoli spostamenti del punto di intersezione perpiccole variazioni di Vin.

Dn

VDD

VDSn

VGSp

=−V +VDD in in=VVGSn

I

In corrispondenza di Vin = VDD/2 le due caratteristiche sono simmetriche. Per unulteriore incremento della tensione di ingresso, il punto di intersezione si sposta piu asinistra e la tensione di uscita scende al di sotto di VDD/2. Per un valore abbastanzaalto della tensione di ingresso il transistore n si viene a trovare in zona triodo mentrequello p rimane in saturazione.

Dn

VDD

VDSn

VGSn in=V

V =−V +VDD inGSp

I

Infine, quando il modulo di VGSp scende al di sotto di quello della soglia di conduzionedel transistore p, quest’ultimo si interdice e la tensione di uscita diventa nulla.Possiamo quindi tracciare la caratteristica ingresso-uscita dell’inverter CMOS, nellaquale individuiamo sostanzialmente cinque zone distinte: una zona a) in cui il transi-store n e interdetto e il transistore p e in zona triodo, una zona b) in cui il transistoren e in saturazione e il transistore p e in zona triodo, una zona c) in cui ambedue itransistori sono in saturazione, una zona d) in cui il transistore n e in zona triodo e

147

DDDn

VDD

VDSn

V =0GSp

V =VGSn

I

e)

Vin

Vu

VDD

VDD

a)b)

c)

d)

il transistore p e in saturazione, una zona e) in cui il transistore n e in zona triodo eil transistore p e interdetto.La zona c) risultera tanto piu ripida quanto piu sara alta la resistenza differenzialedei transistori nella zona di saturazione. La pendenza della caratteristica ingresso-uscita corrisponde infatti al guadagno del circuito. Vedremo nel paragrafo successivocome la presenza di un guadagno significativo consenta di ottenere la rigenerazionedei livelli logici.

Nella discussione dell’inverter CMOS abbiamo assunto i due transistori tra lo-ro simmetrici: poiche la mobilita delle lacune e significativamente minore di quelladegli elettroni, se i transistori fossero costruttivamente simmetrici non lo sarebberoelettricamente. Per questo motivo il transistore a canale p viene realizzato con unrapporto W/L (ricordiamo che W e la larghezza del canale e L e la lunghezza dellostesso, che di solito e uguale per i due transistori) maggiore di quello del transistoren di un fattore corrispondente al rapporto inverso delle mobilita:

(WL

)p(

WL

)n

=µn

µp.

15.3 Parametri caratteristici dei circuiti digitali

Definiamo ora alcuni dei parametri utilizzati per la caratterizzazione dei circuiti di-gitali e per determinare l’interoperabilita tra gli stessi. Come abbiamo visto in pre-cedenza, il livello logico 1 viene codificato con una tensione “alta”, superiore a una

148

soglia che definiamo VHMIN e il livello logico 0 con una tensione “bassa”, inferiorea una soglia che definiamo VLMAX . Con riferimento alla caratteristica di trasferi-mento dell’inverter CMOS, identifichiamo i due punti in corrispondenza dei quali latangente alla caratteristica ha pendenza unitaria: per tensioni di ingresso compresenell’intervallo tra tali punti il guadagno per piccoli segnali dell’inverter e superioreall’unita, mentre per tensioni di ingresso al di fuori di questo intervallo il guadagno perpiccoli segnali risulta minore dell’unita. Cio significa che al di fuori dell’intervallo inquestione variazioni della tensione di ingresso danno luogo a variazioni della tensionedi uscita di ampiezza minore. Definiamo VOHMIN la tensione di uscita corrispondenteal punto con tangente unitaria piu a sinistra e VILMAX la corrispondente tensionedi ingresso. Definiamo altresı VOLMAX la tensione di uscita corrispondente all’altropunto con tangente unitaria e VIHMIN la corrispondente tensione di ingresso.

MIN in

Vu

VDD

VDD

VOHMIN

VOL

VIL VIH

MAX

MAX V

La tensione di uscita VOHMIN viene assunta come la minima per la quale si considerapresente in uscita un 1 logico, mentre VOLMAX

e la tensione massima per la quale siconsidera presente in uscita uno 0 logico. Le tensioni VIHMIN e VILMAX rappresentanole corrispondenti grandezze in ingresso: si considera presente in ingresso un 1 logicose la tensione e superiore a VIHMIN e si considera invece presente uno 0 logico se latensione e inferiore a VILMAX .

Notiamo che risultanoVOLMAX < VILMAX ,

VOHMIN > VIHMIN ,

per cui siamo certi che un 1 logico in uscita viene riconosciuto come tale dall’ingressodella porta successiva e che lo stesso accade per uno 0 logico. In sostanza, si hauna “rigenerazione” dei livelli logici, invece di un deterioramento come quello che siverifica nel caso della logica a diodi. Per ottenere tale risultato e necessario che ilguadagno del circuito utilizzato per realizzare la porta sia maggiore dell’unita almenoin un intervallo di ampiezza finita di valori della tensione di ingresso, come accade nelcaso della porta logica CMOS tra le due tangenti con pendenza unitaria che abbiamotracciato, infatti una variazione di tensione in ingresso tra gli estremi dell’intervallodi incertezza tra VILMAX e VIHMIN deve tradursi almeno in una variazione di ampiezzapari al piu grande intervallo tra VOLMAX e VOHMIN .

Consideriamo ora il problema che deriva dalla presenza di disturbi che possononascere da accoppiamenti di tipo capacitivo o induttivo con sorgenti esterne. Esami-niamo il caso di due porte in cascata e poniamoci nei due casi peggiori (worst-case)

149

per i due valori logici di uscita. Nel caso di uscita della prima porta al livello logi-co 1, supponiamo che questa sia rappresentata da una tensione esattamente pari aVOHMIN : se il disturbo sovrapposto a tale tensione di uscita ha ampiezza maggioredi VOHMIN − VIHMIN , non sara piu garantito il fatto che la seconda porta veda iningresso un 1 logico. Viceversa, se consideriamo il caso di uno 0 logico in uscita dallaprima porta, non sara garantito che all’ingresso della seconda porta sia visto uno 0,se l’ampiezza dei disturbi supera VILMAX − VOLMAX .

Condizioni di possibile errore

Vo

VIH MIN

VOHMIN

t

Si definiscono quindi due parametri, detti margini di rumore sul livello alto (NMH)e margine di rumore sul livello basso (NML), corrispondenti a

NMH = VOHMIN − VIHMIN

eNML = VILMAX − VOLMAX .

Tali margini di rumore rappresentano l’ampiezza massima accettabile per il rumoretotale sovrapposto al segnale logico e danno dunque un’idea dell’immunita ai disturbiofferta da una particolare tecnologia.

Un’altra quantita comunemente usata e rappresentata dall’escursione logica o“logic swing”, che risulta definita tramite

LS = VOHMIN − VOLMAX.

Possiamo anche definire una potenza dissipata, intendendo come tale la potenzache viene dissipata sulla porta in condizioni statiche. Poiche si assume che la porta sitrovi il 50% delle volte nello stato alto e il restante 50% nello stato basso, la potenzamedia dissipata puo essere ottenuta mediando le quantita relative ai due stati logici:

PD =PDH + PDL

2= VDD

IH + IL2

,

dove IH e IL sono, rispettivamente, le correnti assorbite nello stato logico alto e inquello basso dalla sorgente di alimentazione VDD. E importante notare che in generetale potenza dissipata in condizioni statiche e trascurabile rispetto a quella dissipata

150

durante i transitori di commutazione da uno stato all’altro, che esamineremo nelseguito.

In conseguenza della presenza di capacita sull’uscita della porta logica, che devo-no essere caricate per passare da uno stato logico all’altro, la commutazione dell’uscitaavviene inevitabilmente con un certo ritardo rispetto a quella dell’ingresso, come il-lustrato nella figura seguente, per il caso di un inverter.

VOH

VOL

t

Vut PHL t PLH

VOH

VOL

t

Vin

)1/2(

)1/2( +

+

OHV VOL

OHV VOL

Se si prende come riferimento il valor medio tra il livello logico alto e quello bassoin uscita, si puo definire un ritardo tra l’istante in cui la tensione di ingresso attraversail livello di riferimento e quello in cui esso e attraversato dalla tensione di uscita. Ingenerale e possibile che tale ritardo sia diverso quando l’uscita passa dal livello altoa quello basso rispetto a quando l’uscita passa dal livello basso a quello alto: per talemotivo si definiscono due ritardi di propagazione: tPHL per la transizione dal livelloalto a quello basso e tPLH per la transizione opposta. Si definisce anche un ritardomedio, corrispondente alla media dei due ritardi

tP =tPHL + tPLH

2.

Esaminiamo ora quali sono i varı contributi alla capacita sull’uscita di una portaCMOS, che determina il valore del ritardo di propagazione. Consideriamo due inver-ter in cascata e vediamo quali sono le capacita che interessano l’uscita del primo e diconseguenza l’ingresso del secondo.Esistono le capacita Cdb tra drain e bulk, le quali sono connesse tra il punto a co-mune dei drain e la massa (per il transistore n) o l’alimentazione positiva (per iltransistore p), essendo il bulk di tutti i transistori p in un circuito integrato connessoall’alimentazione positiva e quello di tutti i transtori n alla massa. Da un punto divista del transitorio, questi due condensatori possono essere considerati in parallelo.

151

Cdb

Cw

Cg

Cg

Cgd

Cgd

Cdb

V in

VU−

DD

+

+

−

VDDV

In parallelo a essi sono anche presenti la capacita Cw del collegamento tra l’uscita delprimo inverter e l’ingresso del secondo e le due capacita di gate Cg viste sull’ingressodel secondo inverter. Un po’ piu complesso e il problema relativo al trattamento delleCgd tra gate e drain dei transistori del primo inverter: considerando che, in corri-spondenza della commutazione dell’inverter da uno stato all’altro, la tensione ai lorocapi varia di 2VDD, possiamo considerare ragionevole sostituirli con dei condensatoriequivalenti tra drain e massa di valore doppio, in modo che, in corrispondenza dellavariazione di tensione VDD che si ha sull’uscita, la variazione di carica sugli stessisia pari a quella sui Cgd. Si ottiene cosı una capacita totale equivalente in uscita alprimo inverter pari a

Cout = 4Cgd + 2Cdb + Cw + 2Cg.

Tale capacita Cout viene caricata, durante la transizione dal livello basso a quelloalto, dal transistore p, che agisce come una resistenza di basso valore e, analogamente,viene scaricato dal transistore n durante il transitorio dal livello alto a quello basso. Siha quindi, in ambedue i casi, un transitorio di tipo esponenziale. Se i due transistoripresentano, nello stato “ON”, resistenze pressoche uguali (avendo scelto le W/L nelrapporto inverso delle mobilita), i due transitori sono sostanzialmente simmetrici.

Vediamo come e possibile calcolare la potenza che viene dissipata dall’inverterdurante la commutazione, in conseguenza del fenomeno di carica del condensatore diuscita. Nella transizione dal livello alto a quello basso si parte da un condensatoreCout carico a VDD, che viene scaricato attraverso il transistore n. Quindi la dissi-pazione di energia corrisponde all’energia elettrostatica che era immagazzinata nelcondensatore:

EHL =1

2CoutV

2DD.

Durante la transizione dal livello basso a quello alto il condensatore Cout, inizialmentescarico, viene caricato a VDD. Il caricamento avviene attraverso il transistore p, cheagisce come una resistenza di basso valore. L’energia assorbita dall’alimentazioneVDD nel transitorio, che immaginiamo duri da t = 0 a t = T , e data da

EPS =

∫ T

0

VDDi(t)dt = VDDQ = VDDCVDD = CV 2DD.

L’energia immagazzinata nel condensatore al termine del transitorio di carica risultera

EC =1

2CoutV

2DD,

quindi l’energia dissipata nel transitorio stesso sara pari alla differenza tra EPS e EC :

ELH = EPS − EC =1

2CoutV

2DD,

152

pertanto l’energia dissipata e la stessa nei due transitori. Se supponiamo che l’invertervenga commutato tra i due stati a una frequenza f la potenza dissipata risulteraPdin = fCoutV

2DD. Sottolineiamo il fatto che durante la commutazione dell’inverter

una certa quantita di energia viene dissipata anche in conseguenza del fatto che itransistori lavorano per un breve periodo con un prodotto tensione drain-source percorrente di drain non trascurabile. Non calcoliamo questo contributo alla dissipa-zione perche esso risulta in genere ordini di grandezza minore di quello associato alcaricamento della capacita di uscita.

E possibile definire una cifra di merito consistente nel prodotto tra la potenzadissipata e il ritardo di propagazione (delay-power product), che tende a essere unacostante per una data famiglia logica: DP = PdintP . Sostanzialmente il delay-powerproduct ci da un’indicazione della potenza dissipata durante ogni ciclo di clock, quindinel caso dei CMOS risulta circa pari a CoutV

2DD.

Si definisce fan-out il numero di ingressi che possono essere pilotati dall’uscita diuna porta. Il fan-out e limitato, per la tecnologia CMOS, soprattutto dalla necessitadi contenere il ritardo di propagazione, che aumenta all’aumentare della capacitain uscita, associata a un numero crescente di ingressi pilotati. Soprattutto in altrifamiglie logiche (come la TTL che vedremo piu avanti) il fan-out e limitato dal fattoche incrementando il numero di ingressi connessi a una uscita risulta incrementataVOL e risulta diminuita VOH , ottenendo come conseguenza un peggioramento deimargini di rumore.

Con fan-in si indica il numero massimo di ingressi che una porta logica puoavere. Anche questo e limitato da considerazioni sulla velocita di commutazione esui margini di rumore, come vedremo piu in dettaglio in seguito.

15.4 Sintesi delle porte CMOS

Una porta logica CMOS consiste in una generalizzazione dell’inverter CMOS cheabbiamo studiato finora. Cosı come l’inverter e costituito da un transistorePMOS e da un transistore NMOS che possono connettere l’uscita, rispettivamen-te, all’alimentazione o a massa, una porta CMOS e costituita da due reti che possonoconnettere l’uscita a massa (PDN, pull-down network) oppure alla tensione di ali-mentazione (PUN, pull-up network) a seconda del valore delle variabili di ingresso.

Y

PUN

PDN

VDD

La PDN condurra per tutte le combinazioni delle variabili di ingresso che richiedonoun’uscita a livello basso, mentre la PUN condurra per tutte quelle combinazioni cherichiedono un’uscita al livello alto. Chiaramente, per quelle combinazioni per cui la

153

PDN conduce la PUN e un circuito aperto e per tutte le combinazioni per cui la PUNconduce la PDN e un circuito aperto.

Poiche la PDN e realizzata con una combinazione di transistori NMOS, questaverra attivata per particolari scelte dei segnali di ingresso a livello alto. La PUNviene invece realizzata con una combinazione di transistori PMOS e quindi potraessere attivata da opportune combinazioni degli ingressi a livello basso. Ciascunadelle due reti impiega combinazioni di transistori in serie per implementare funzionidi tipo AND e combinazioni di transistori in parallelo per implementare funzioni ditipo OR.

Prima di vedere alcuni esempi di PUN e di PDN, introduciamo dei simboli alter-nativi semplificati per i transistori PMOS e NMOS, che vengono di solito utilizzatinegli schemi delle porte CMOS. Il transistore PMOS viene indicato con un cerchiosul gate che ricorda la negazione del valore logico.

PMOSNMOS

Una PDN costituita da due transistori NMOS in parallelo implementa la funzionelogica

Y = A+B,

mentre due transistori in serie forniscono la funzione logica

Y = AB.

Y=ABY=A+B

A B

Y Y

B

A

Se combiniamo in parallelo un transistore con la serie di altri due possiamo ottenerela funzione logica

Y = A+BC.

Per quanto riguarda invece le PUN, due transistori in parallelo danno una fun-zione logica

Y = A+B,

mentre due transistori in serie danno

Y = A B.

154

Y=A+BC

Y

B

CA

Y=AB

VDD

VDD

VDD

A

B

A B

Y=A+B

Combinazioni di piu transistori in serie e in parallelo sono possibili anche in questocaso, allo scopo di ottenere funzioni logiche piu complesse.Riassumendo, la PDN puo essere progettata a partire da un’espressione della variabiledi uscita negata in funzione delle variabili di ingresso non negate. Viceversa, la PUNpuo essere progettata a partire da un’espressione della variabile di uscita non negatain funzione delle variabili di ingresso negate.

Y

VDDVDD

A B

B

A

Vediamo come si fa a realizzare una porta NAND a due ingressi: la funzione logicadel NAND e

Y = AB.

Usando le leggi di De Morgan cerchiamo di esprimere la funzione di uscita negata infunzione delle variabili di ingresso non negate (per la PDN) e quella non negata in

155

funzione delle variabili di ingresso negate (per la PUN).

Y = A+B,

Y = AB.

Quindi la PDN deve essere formata da due NMOS in serie e la PUN da due PMOSin parallelo.

Prendiamo poi in considerazione la porta NOR a due ingressi, che ha una fun-zione logica

Y = A+B.

Le funzioni per la PDN e per la PUN sono

Y = A+B,

Y = A B.

Quindi la PDN deve essere formata da due NMOS in parallelo e la PUN da duePMOS in serie.

Y

VDD

A

B

A B

Con la stessa tecnica si possono sintetizzare anche porte piu complesse. Peresempio, consideriamo la funzione logica Y = A(B + CD). Possiamo svilupparlausando le leggi di De Morgan, in modo da ottenere un’espressione dell’uscita nonnegata in funzione delle variabili negate

Y =A(B + CD)

=A+B + CD

=A+B CD

=A+B(C +D),

mentre l’uscita negata in funzione delle variabili non negate si ottiene immediata-mente negando ambo i membri

Y = A(B + CD).

156

Da tali relazioni possono essere immediatamente sintetizzate la PUN e la PDN, ot-tenendo il circuito riportato di seguito.

B

VDD

D

Y

B

A

C

D

C

A

Nelle porte viste finora la PDN e la PUN sono reti tra loro duali: se nell’una c’eun ramo in serie, nell’altra ce n’e uno corrispondente in parallelo e viceversa. Quindil’una puo essere ottenuta dall’altra con una procedura piuttosto semplice, senza lanecessita di sintetizzarle indipendentemente. Si puo partire dalla rete per la quale epiu semplice ottenere l’espressione logica.

La procedura di sintesi vista finora non e pero generale, infatti esistono molticasi in cui non e possibile ottenere, per esempio, un’espressione dell’uscita non negatain funzione delle sole variabili di ingresso negate. Un esempio abbastanza semplice diquesto fatto e costituito dall’espressione logica per una porta OR esclusivo (XOR):

Y = AB +AB.

Possiamo realizzare la PUN utilizzando come ingressi della stessa non solo le variabilinegate, ma anche quelle non negate. Per sintetizzare la PDN potremmo ricavare larete duale della PUN o utilizzare ancora una volta le leggi di De Morgan:

Y =AB +AB

=AB AB

=(A+B)(A+B)

=AA+A B +BA+BB

=A B +AB.

157

Otteniamo quindi la rete seguente, nella quale abbiamo ricavato le variabili comple-mentate tramite due inverter aggiuntivi:

B

VDDVDD

VDD VDD

Y

A

Una volta determinato lo schema della porta che si intende progettare, resta soltantoda stabilire il valore di W/L per i varı transistori. Di solito questa scelta viene fattain modo da garantire che la porta sia in grado nel caso piu critico (worst case) difornire la stessa corrente al condensatore equivalente in uscita, sia di carica sia discarica, dell’inverter semplice.

Questo, in principio, garantirebbe un ritardo di propagazione per un gate gene-rico minore o uguale di quello dell’inverter; in realta la situazione non e esattamentequesta, poiche la capacita totale effettivamente presente dipende da un numero difattori, tra i quali e importante il fan-in, cioe il numero degli ingressi.

Indichiamo con p il rapporto W/L per il transistore PMOS dell’inverter e con nquello del transistore NMOS, sempre dell’inverter. Ricordiamo che la lunghezza Le sempre la stessa per i due transistori. Se, per esempio, scegliamo il valore 2 per n,p = (µn/µp)n = 5, se consideriamo il rapporto tra le mobilita pari a 2.5.

Per svolgere il calcolo del W/L relativo a ciascun transistore e necessario in-nanzitutto sapere qual e il W/L equivalente di una combinazione di transistori. Sei transistori sono connessi in parallelo, corrisponderanno a un transistore con unalarghezza equivalente pari alla somma delle larghezze e quindi con un W/L pari allasomma dei W/L. Se invece i transistori si trovano in serie tra loro, la resistenzaequivalente Req sara pari alla somma delle varie resistenze di canale Ri, e quindi,poiche la resistenza e inversamente proporzionale a W/L,

Req =∑

i

Ri =∑

i

const

(W/L)i=

const

(W/L)eq.

Quindi

(W/L)eq =

[∑

i

1

(W/L)i

]−1

.

Consideriamo, per esempio, il NOR a quattro ingressi di cui viene di seguitoriportato lo schema. Nella PDN il caso peggiore dal punto vista del pilotaggio dellacapacita di uscita si ha quando e alta una sola delle variabili di ingresso e quindiconduce solo un transistore. Ciascuno dei transistori della PDN dovra quindi esseredi dimensioni almeno pari a quelle del transistore NMOS di un inverter, pertanto

158

Y

VDD

A

B

C

D

A B C D

(W/L)n = n = 2. Per quanto riguarda la PUN, vediamo che essa conduce solo sesono attivi tutti e quattro i transistori, i quali si trovano fra loro in serie, quindi(W/L)p = 4p = 20.Consideriamo poi il caso della porta NAND a quattro ingressi, riportato nello schemache segue. Per quanto riguarda la PUN, lo worst case si ha quando conduce un solotransistore, quindi (W/L)p = p = 5. Per la PDN, invece, si ha passaggio di correntesolo se sono attivi tutti e quattro i MOS, quindi (W/L)n = 4n = 8.

Y

VDD

A

A

B

C

D

DCB

Possiamo ora stimare l’area delle porte NAND e NOR a quattro ingressi, ricordandoche l’area del singolo transistore e pari a WL. Per il NOR abbiamo quindi: A =4nL2+16pL2 = 88L2. Per il NAND abbiamo invece: A = 4pL2+16nL2 = 52L2. Neconsegue che i NAND in tecnologia CMOS occupano un’area nettamente inferiorerispetto ai NOR ed e per questo che nella sintesi di reti combinatorie con circuitiCMOS si preferisce utilizzare approcci basati sull’utilizzo di NAND piuttosto che diNOR.

Per concludere menzioniamo nuovamente il fatto che l’ottenimento della stessacapacita di fornire corrente dell’inverter semplice non garantisce che il tempo diritardo risulti invariato rispetto all’inverter, perche la capacita totale aumenta, inconseguenza della maggiore complessita del circuito e dell’incrementato numero ditransistori. L’aumento del fan-in porta infatti a un significativo incremento dellacapacita ed e per questo motivo che di solito non vengono realizzati NAND conpiu di quattro ingressi. Si preferisce infatti, nel caso siano necessarı piu di quattroingressi, ricorrere a piu livelli di logica, che rappresentano il miglior compromesso.

159

15.5 Protezione dalle scariche elettrostatiche

Data l’elevatissima resistenza e la piccolissima capacita presenti all’ingresso delle por-te logiche CMOS, il contatto con oggetti come il corpo umano, che possono trovarsia potenziali anche molto elevati rispetto a terra (per esempio in conseguenza di feno-meni di carica per sfregamento), sia pure con valori di carica elettrica immagazzinatamolto ridotti, e in grado di danneggiare in modo irreversibile i dispositivi CMOS,tramite la perforazione del dielettrico tra gate e canale o tramite uno spostamentodella carica intrappolata nell’ossido e una conseguente variazione della tensione disoglia. Infatti l’applicazione di una tensione di qualche decina di migliaia di volt tragate e substrato da luogo a un campo elettrico elevatissimo nello strato di ossido, cheha spessore nanometrico, portando quindi al superamento della rigidita dielettrica oalla migrazione di cariche.

E per questo motivo che i componenti CMOS vengono trasportati di solito inapposite buste realizzate in plastica conduttrice, in modo da impedire il formarsidi elevate differenze di potenziale tra terminali diversi. Un’ulteriore precauzioneche viene messa in atto consiste nell’aggiunta di diodi di protezione sugli ingressidelle porte che possono venire a contatto con l’esterno e quindi con oggetti a elevatipotenziali elettrostatici. Lo schema del circuito di protezione e riportato nella figurache segue.

+

D1

D2+

−

R

−U

VDDVDD

V inV

I diodi D1 e D2 hanno la funzione di impedire che la tensione tra gate e massa etra il gate e la sorgente di alimentazione VDD superi valori di sicurezza. Infatti latensione tra anodo e catodo di D1 e data da VD1 = VG − VDD, mentre quella traanodo e catodo di D2 e data da semplicemente da VD2 = −VG. Quindi, assumendoche la tensione ai capi dei diodi in polarizzazione diretta non superi Vγ , otteniamo

VG ≤VDD + Vγ

VG ≥− Vγ .

Questo ci garantisce che non si possono creare situazioni di rischio per l’integritadel dielettrico. La resistenza R ha lo scopo di limitare la corrente che attraversa idiodi nel caso si presenti una effettiva situazione di scarica elettrostatica, diluendonel tempo tale fenomeno.

Questa forma di protezione degli ingressi presenta peraltro alcuni inconvenienti,in particolare legati al fatto che, anche in condizioni statiche, esistera un assorbimentodi corrente, poiche le correnti inverse che scorrono nei due diodi non saranno esat-tamente uguali. Anche se i diodi fossero identici, le loro caratteristiche difficilemtesaranno tali da corrispondere perfettamente al comportamento ideale che prevede-rebbe una corrente inversa indipendente dalla tensione applicata. Si avranno quindi

160

correnti di ingresso, corrispondenti alla differenza tra le correnti inverse nei due diodi,dell’ordine dei nanoampere o addirittura microampere, invece dei picoampere tipicidelle porte CMOS sprovviste di circuito di protezione.

Tali correnti di ingresso possono portare a significativi inconvenienti, in partico-lare a una non trascurabile riduzione del fan-out. Consideriamo infatti la situazione diun’uscita a livello basso che pilota una porta dotata di diodi di protezione all’ingresso:una corrente non trascurabile fluira da tale ingresso nel transistore NMOS di pull-down della porta a monte, determinando uno spostamento del punto di lavoro diquest’ultimo rispetto a quello ideale.

MAX

Dn

VDSn

VOL

Vk

Ik

Ik

MAX

I

La tensione di uscita passera dunque dal valore ideale, pari a 0, a un valore Vk tantopiu alto quanto maggiore e la corrente Ik che proviene dall’ingresso della porta a valle,dando quindi luogo a un degrado del livello logico basso. E chiaro che se le portepilotate sono piu di una le loro correnti si sommeranno e la tensione di uscita dellaporta pilotante sara ulteriormente incrementata, fino a raggiungere valori superiori aVOLMAX e quindi non piu consistenti con la rappresentazione dello stato logico 0.

Nel caso di un’uscita a livello logico alto che pilota porte con circuito di prote-zione si verifichera un analogo inconveniente, a causa delle correnti che in questo casofluiscono dal transistore PMOS di pull-up della porta a monte verso gli ingressi delleporte a valle, dando pertanto luogo a un degrado del livello logico alto.

E quindi necessario limitare il fan-out in maniera da mantenere i livelli logiciin uscita entro gli intervalli previsti dalle specifiche della famiglia logica utilizzata.Questo problema di riduzione del fan-out e sentito in modo particolare nella realiz-zazione di circuiti logici tramite circuiti integrati a bassa scala di integrazione, percui quasi tutte le porte vengono ad avere ingressi che necessitano di circuito di prote-zione perche possono venirsi a trovare in contatto con l’esterno. In circuiti a elevatascala di integrazione il problema e molto ridotto, perche soltanto poche porte sono adiretto contatto con il mondo esterno e abbisognano quindi di diodi di protezione.

15.6 Logica basata sui pass transistor

L’implementazione vista finora delle porte logiche in tecnologia CMOS garantiscebuone prestazioni, ma richiede spesso un numero piuttosto elevato di transistori. Esi-stono delle formulazioni alternative alla logica CMOS, che spesso vengono utilizzatein combinazione con il tipo di porte che abbiamo esaminato fino a questo punto. Talelogica alternativa e nota sotto il nome di “Pass Transistor Logic” perche sfrutta deitransistori MOS utilizzati come elementi di passo (interruttori) per la realizzazionedi una logica a interruttori.

161

Il concetto di base di una logica a interruttori e mostrato in maniera moltosemplice in figura, dove sono rappresentate porte in grado di implementare le funzionilogiche Y = ABC e Y = (B+C)A, dove A corrisponde alla variabile logica applicataall’ingresso sotto forma di tensione mentre B e C corrispondono a variabili di controllodegli interruttori, che risultano chiusi quando queste sono al livello alto.

Y Y=A(B+C)A YC

B

B C

Y=ABCA

Una prima regola che deve essere sempre rispettata nella realizzazione di questo tipodi logica tramite componenti reali consiste nell’avere sempre ciascun nodo del circuitocollegato a un altro nodo con tensione ben definita (0 o VDD). Consideriamo infattiil circuito costituito da due inverter CMOS in cascata connessi tra loro tramite un in-terruttore, come indicato in figura, dove abbiamo anche rappresentato esplicitamenteun condensatore corrispondente alla capacita di ingresso del secondo inverter.

−

VDD

in

+

VDD

V

Se l’interruttore e inizialmente chiuso, e l’uscita del primo inverter e allo stato logicoalto, il condensatore di ingresso del secondo inverter e carico alla tensione VDD. Sel’interruttore viene aperto, la tensione all’ingresso del secondo inverter rimane per uncerto tempo al livello logico alto e solo con un ritardo che puo essere anche di alcunisecondi raggiunge il livello logico basso, grazie all’azione delle correnti di perdita.Questo problema puo essere risolto utilizzando la regola prima citata e fornendo,quando l’interruttore e aperto, un collegamento diretto tra il nodo di ingresso delsecondo inverter e la massa, tramite un secondo interruttore che risulta chiuso quandoil primo e aperto e viceversa.

V

in

DD

−

VDD

+

V

Gli interruttori necessari per l’implementazione di una logica come quella chestiamo descrivendo possono essere realizzati con minimo ingombro e con ridotte ca-pacita parassite utilizzando dei transistori NMOS. Questa soluzione ha il vantaggio

162

della semplicita, ma presenta anche un comportamento lontano da quello ideale. Con-sideriamo infatti il caso in cui si voglia caricare, tramite un pass transistor NMOS,un condensatore inizialmente scarico, come nello schema rappresentato in figura.

=

CV

I

DD

Vo

VCVDD

All’inizio del transitorio di carica avremo VGS = VDD e VDS = VDD, quindi iltransistore operera sulla caratteristica per VGS = VDD e in condizione di saturazione.Non appena la tensione sul condensatore inizia a salire, sia la VGS sia la VDS inizianoa diminuire, quindi il punto di lavoro del transistore si sposta su caratteristiche diuscita piu basse di quella iniziale e verso tensioni VDS minori. Questo comportamentoprosegue finche non si arriva alla condizione per cui VGS < VT , dove VT e la tensionedi soglia del transistore NMOS: a questo punto il transistore si interdice e la tensionesul condensatore non puo salire oltre il valore VDD − VT raggiunto.

Si noti che, nel caso che il circuito considerato sia realizzato in forma integrata,la tensione VT non corrisponde alla tensione di soglia che si avrebbe se l’elettrododi bulk fosse collegato a quello di source come nei MOS discreti, bensı a un valorediverso, piu grande, a causa del cosiddetto “body effect”. Tale effetto e conseguenzadel fatto che in un circuito integrato il bulk di tutti i transistori a canale n vienecollegato a massa e quello di tutti i transitori a canale p viene connesso a VDD, inmodo da garantire che le giunzioni formate tra le diffusioni di drain e source e il bulksiano sempre polarizzate inversamente. In questa condizione la tensione di sogliadi un transistore MOS a canale n risulta incrementata rispetto a quella VT0 che siavrebbe con source e bulk connessi tra loro e puo essere espressa tramite la relazione

VT = VT0 + γ[√

2φf + VSB −√2φf

],

dove 2φf e un parametro fisico del valore di circa 0.6 V, VSB e la tensione tra source ebulk e γ e un parametro funzione del drogaggio del bulk NA, della capacita dell’ossidoCox e della costante dielettrica del semiconduttore εs tramite

γ =

√2qNAεsCox

.

Un valore tipico per γ e di 0.5 V0.5. Questa relazione, se si considerano i moduli dellevarie grandezze e ND al posto di NA e valida anche per i transistori a canale p.

Raggiungiamo quindi la conclusione che un pass transistor realizzato con untransistore NMOS fornisce in uscita un livello logico alto degradato. Vediamo checosa succede invece per il livello logico basso: supponiamo che il segnale di ingressosia a livello logico basso, quindi a 0 V e che il condensatore sia inizialmente carico aVDD. Lo schema e riportato nella figura: si noti che questa volta il source si trova asinistra, invece che a destra; questo perche il transistore e intrinsecamente simmetrico

163

e l’attribuzione ai due elettrodi della funzione di drain o di source dipende esclusi-vamente dal segno della tensione applicata (supponiamo chiaramente di trovarci nelcaso di un circuito integrato, in cui il bulk non e connesso a uno dei due elettrodi,ma a massa).

=VCVDD

Vo

CI

In questo caso la tensione VGS e costante e pari a VDD, quindi il transistore ope-ra sempre sulla caratteristica di uscita corrispondente a VGS = VDD: inizialmenteVDS = VDD, per cui il transistore e in saturazione e il condensatore viene scaricatoa corrente costante, poi, quando VDS scende al di sotto di VDD − VTO

, il transistorepassa in zona triodo, ma continua a scaricare il condensatore fino a tensione nulla.Dunque il livello logico zero prodotto in uscita da un pass gate realizzato con untransistore NMOS non e degradato.

Prendiamo ora in considerazione il caso di un pass gate realizzato con un tran-sistore PMOS. Tale pass gate conduce quando la tensione di gate, di solito indicatacon V C , e a livello basso. Esaminiamo il processo di carica del condensatore (anchein questo caso la posizione del source e determinata dal verso della tensione VDS).

=

VI

DD

Vo

VC 0

C

La tensione VGS rimane costante e pari a −VDD durante tutto il transitorio di caricadel condensatore, quindi il punto di lavoro del transistore si sposta, sempre sullastessa caratteristica di uscita, passando dalla saturazione alla zona triodo quando latensione Vo supera il modulo della tensione di soglia VT . La carica del condensatorecontinua comunque fino al raggiungimento della tensione VDD, senza degrado dellivello logico alto.

Nel caso invece in cui si utilizzi un pass gate PMOS per scaricare un condensatoreinizialmente carico a VDD si presentano problemi analoghi a quelli visti per la caricacon il transistore NMOS. Inizialmente VGS = −VDD, ma non appena il condensatoreinizia a scaricarsi il modulo della VGS inizia a decrescere, finche non viene raggiuntoil valore di |VT |, che risulta maggiore di |VT0 | a causa del body effect, e il transistoresi interdice, lasciando il condensatore carico a −VT .Possiamo quindi concludere osservando che un pass gate realizzato con un transistoreNMOS consente di ottenere un “buon 0” ma un “cattivo 1”, mentre con un transistore

164

=

0

Vo

VC 0

CI

PMOS si ottiene il risultato opposto. Risulta quindi naturale pensare a un pass gaterealizzato combinando un transistore PMOS e un transistore NMOS, in modo dasfruttare gli aspetti positivi di tutti e due. Tale pass gate CMOS deve essere pilotatocon un segnale di comando attivo al livello alto, che viene connesso al gate dell’NMOSe dal segnale complementato, che controlla il gate del PMOS.

C

C

V

V

Il pass gate CMOS puo essere utilizzato anche come interruttore analogico, con lavariante di impiegare una tensione di comando pari a VDD per il transistore NMOSe a −VDD per il transistore PMOS. In questo modo possono transitare tutti i segnalicompresi nell’intervallo [−VDD, VDD]. Se invece applichiamo una tensione −VDD algate dell’NMOS e VDD a quello del PMOS, il gate impedisce il passaggio di qualunquesegnale compreso nell’intervallo [−VDD, VDD].

Il pass gate CMOS (nella versione per usi digitali) puo essere impiegato comeblocco costitutivo per la realizzazione di porte logiche, che in alcuni casi possonorisultare piu semplici delle corrispondenti porte ottenute con la tecnica vista per lasintesi standard CMOS. Consideriamo per esempio l’implementazione di un multiple-xer 2-a-1, vale a dire di un circuito logico che connette alternativamente l’ingresso Ao quello B all’uscita Y , a seconda che la variabile di controllo C sia, rispettivamenteallo stato alto o a quello basso:

Y = CA+ CB.

La realizzazione di un tale circuito con pass gate CMOS e estremamente intuitiva:basta utilizzarne due con l’uscita a comune e controllati da segnali complementati.

165

A

Y=CA+CB

C

C

C

B

Con l’aggiunta di un ulteriore inverter (oltre a quello per la complementazione dellavariabile di controllo) e possibile ottenere un OR esclusivo, ponendo sui due ingressiA e A e impiegando B come variabile di controllo, come indicato in figura. Notiamoche in questo caso e stato possibile realizzare un OR esclusivo con soli 8 transistoriinvece dei 12 necessarı per la realizzazione della versione presentata nel paragrafo15.4.

DD

B

A

DD

V

Y=BA+BA

V

15.7 Famiglie logiche bipolari RTL e DTL

Finora abbiamo preso in esame il comportamento e la struttura dei circuiti logicirealizzati con transitori MOS, che rappresentano la stragrande maggioranza di quelliche risultano attualmente impiegati nelle applicazioni. Tuttavia i primi circuiti logicifurono realizzati per mezzo di transistori bipolari e sistemi basati su famiglie logichebipolari sono ancora in uso, data la grandissima diffusione che questi ebbero fino aiprimi anni ’80.

La maggior parte delle famiglie logiche basate su transistori BJT utilizza talidispositivi come interruttori, quindi operanti in interdizione (vale a dire con i treterminali disconnessi tra loro) o in saturazione (con tensione VCE = 0.2 V e VBE =0.7 − 0.8 V), anche se esistono logiche “non saturate” in cui i transistori vengonosempre fatti funzionare in zona attiva diretta.

166

La piu semplice porta logica realizzabile con un BJT e l’inverter rappresentatodi seguito, consistente in un BJT e due resistenze.

Y=A

A

CC

BR

CR

V

Se la tensione applicata all’ingresso e nulla o, comunque, inferiore a Vγ , il transistore einterdetto e il terminale di uscita si trova praticamente alla tensione di alimentazione,dato che non vi e caduta sulla resistenza di collettore. Se invece viene posta in ingressouna tensione corrispondente al livello logico alto, il transistore, purche RB vengascelta di valore opportuno, si trova in saturazione e la tensione di uscita corrispondea circa 0.2 V, quindi al livello logico basso. Nell’analisi dei circuiti logici a BJTverificheremo la condizione di saturazione andando a calcolare la corrente di collettorenell’ipotesi che VCE = VCEsat : se tale corrente risulta inferiore a IBhFE , la condizionedi saturazione risulta verificata (di solito si fa l’ipotesi semplificativa che il valore dihFE sia costante e indipendente dalla corrente di collettore). Questa porta e moltosemplice e corrisponde alle effettive realizzazioni in forma discreta dei primi circuitilogici a BJT, ma presenta evidenti svantaggi e limitazioni, come, per esempio, il fattoche e presente una significativa dissipazione di energia in condizioni statiche quandoin uscita abbiamo il livello logico basso, a causa della corrente che scorre in RC .

Piu inverter elementari del tipo appena visto possono essere combinati secon-do lo schema di seguito rappresentato, in modo da ottenere una porta NOR, cherappresenta l’elemento fondamentale della famiglia logica RTL (Resistor TransistorLogic).

Y=A+B

BA

V

CR

CC

BRBR

Il fan-in puo essere accresciuto incrementando il numero dei transistori connessi coni collettori a comune. Notiamo che la resistenza sui collettori deve fornire la correnteche pilota gli ingressi delle porte a valle, quindi un incremento nel fan-out porta auna riduzione del livello logico alto in uscita (VOH) e risulta percio chiaro che il fan-out massimo sara abbastanza limitato, dato che la corrente di base necessaria permandare un transistore BJT in saturazione non e trascurabile.

167

Un primo progresso rispetto alla logica RTL e rappresentato dalla logica DTL(Diode Transistor Logic) a componenti discreti, la cui porta di base, un NAND, erappresentata nella figura seguente. Supponiamo che almeno uno dei due ingressi siaconnesso a massa (livello logico basso): in tal caso il corrispondente diodo di ingressosi trovera in conduzione e la tensione sul nodo a comune tra i diodi di ingresso sarapari a Vγ = 0.7 V.

(4 V)

Y=ABA

B

2 k

5 k

4 k

(−2 V)

(4 V)CC

CC

BB−V

VV

I due diodi connessi alla base del transistore risulteranno pertanto in conduzione equindi la base del transistore si trovera a −Vγ , determinandone l’interdizione. Dun-que, consistentemente con la funzione logica che desideriamo implementare, se unodegli ingressi e a livello logico basso, l’uscita si trova a livello logico alto. Supponia-mo ora di porre uno degli ingressi a livello logico alto e di innalzare gradualmentela tensione sull’altro ingresso: a un certo punto la tensione sulla base del transistoresara tale da portarlo in conduzione. Quando tale tensione raggiungera 0.7 V, il diododi ingresso si interdira, dato che la tensione sul punto a comune tra i due diodi diingresso non potra salire oltre 3Vγ = 2.1 V. A questo punto tutta la corrente cheattraversa la resistenza da 2 kΩ verra deviata verso i diodi che collegano la base deltransistore e quest’ultimo raggiungera cosı la condizione di saturazione, presentandoin uscita una tensione di 0.2 V, corrispondente allo 0 logico. Il motivo principale percui si e inclusa una tensione di alimentazione negativa (che comporta non pochi pro-blemi pratici) consiste nella necessita di estrarre la maggior corrente possibile dallabase del transistore quando lo si vuol far passare dalla condizione di saturazione aquella di interdizione. In saturazione la regione di base contiene un’elevata concentra-zione di portatori minoritarı, data la polarizzazione diretta di ambedue le giunzioni,e per uscire da questa condizione e necessario rimuovere una carica significativa: latransizione verso la condizione di interdizione sara tanto piu veloce quanto maggiorerisultera la corrente uscente dalla base durante il transitorio.

La porta DTL che abbiamo esaminato veniva anch’essa realizzata in forma di-screta. Quando si passo alla realizzazione in forma integrata delle porte DTL furonoapportate alcune significative modifiche, indicate nello schema che segue.Osserviamo che i diodi di ingresso sono stati ottenuti, come si e soliti fare nei circuitiintegrati, con transistori aventi base e collettore tra loro cortocircuitati. Osserviamoinoltre che il primo diodo sul ramo verso la base del transistore Q4 e stato sostituitodalla giunzione base-emettitore del transistore Q3, allo scopo di ridurre la correntedi ingresso e, pertanto, di incrementare il fan-out massimo raggiungibile. Infatti inquesto modo la corrente che scorre in un ingresso a livello basso a e limitata dallaserie delle due resistenze da 1.6 kΩ e 2.15 kΩ, che corrisponde quasi al doppio dellaprecedente resistenza da 2 kΩ, mentre la corrente inviata sul diodo D per mandarein saturazione Q4 quando tutti gli ingressi sono al livello alto e pari, se non superiore(vista la presenza di una resistenza da 1.6 kΩ e la ridotta caduta di tensione tra base e

168

D

(5 V)

Y=AB

5 k

(5 V)

2 k

2.15 k

1.6 k

B

A

Q2

Q1

Q4

Q3

V

CCV

CC

collettore di Q3 quando questo conduce; si noti che Q3 non puo andare in saturazioneperche, in conseguenza della struttura del circuito, la tensione sul collettore e semprepiu alta di quella sulla base), a quella ottenibile nel circuito DTL discreto. L’altradifferenza che subito si nota e l’assenza di un’alimentazione negativa, che consentedi semplificare notevolmente i circuiti di alimentazione, ma porta a un allungamentodel tempo necessario a Q4 per uscire dalla condizione di saturazione. Oltre alla nonmolto elevata velocita di recupero dalla saturazione, la logica DTL e affetta ancheda un altro importante problema: il comportamento dello stadio di uscita su caricocapacitivo e asimmetrico tra la transizione alto-basso e quella basso-alto. Infatti, uncondensatore in uscita puo essere scaricato molto rapidamente dalla forte corrente cheattraversa il transistore Q4 in condizione di saturazione, mentre, invece, il processodi carica e significativamente piu lento, poiche deve avvenire, con Q4 interdetto,attraverso la resistenza da 2 kΩ.

L’attivita di progettazione volta a risolvere tali problemi ha portato allo sviluppodella famiglia logica TTL, che sara l’oggetto del prossimo paragrafo.

15.8 Famiglia logica TTL

La famiglia logica TTL (Transistor Transistor Logic) deriva il proprio nome dal fattoche i diodi di ingresso vengono sostituiti da transistori, come mostrato nella figu-ra seguente, nella quale e rappresentato un tipico stadio di ingresso. Per l’analisidel funzionamento consideriamo dapprima presente in ingresso un valore di tensioneVCC , corrispondente a un 1 logico: in tal caso la giunzione base-emettitore di Q1 epolarizzata inversamente, mentre quella base-collettore conduce e fornisce la correntenecessaria per mandare in saturazione il transistore Q2.Il transistore Q1 si trova quindi a operare in zona attiva inversa. La corrente Ipuo essere calcolata immediatamente osservando che la tensione sulla base di Q1 epari alla somma delle cadute di tensione sulla giunzione base-collettore di Q1 e sullagiunzione base-emettitore di Q2, quindi 2Vγ :

I =VCC − 2Vγ

R.

Il transistore Q1 e realizzato in maniera tale da avere un βR estremamente basso(dell’ordine di 0.02), in modo che la corrente di ingresso, I1, pari a βRI, sia moltopiccola. La corrente I2 e invece data da I2 = (βR +1)I (ricordiamo che il transistore

169

I

I 1I 2

A Q1

Y

R

Q2

C

R

(5 V)

(5 V)V

CCV

CC

opera in zona attiva inversa) ed e sufficiente a portare in saturazione Q2. Se la tensio-ne di ingresso viene poi portata al valore logico basso, corrispondente a una tensionedi 0.2 V, la corrente I verra deviata verso l’ingresso, polarizzando direttamente lagiunzione base-emettitore del Q1 e facendo quindi scendere la sua tensione di base a0.9 V (gli 0.2 V di ingresso piu la VBE). Dato che il transistore Q2 si trovava in sa-turazione, la sua tensione di base rimarra circa a 0.7 V finche non sara stato rimossol’eccesso di cariche minoritarie. Quindi Q1 si trovera a condurre, con una correntedi collettore βF I, e portera rapidamente Q2 fuori dalla saturazione. Una volta cheil transistore Q2 si sara interdetto, il transistore Q1 andra verso la saturazione (ri-sultando anche la giunzione base-collettore in piena polarizzazione diretta), ma conuna corrente di collettore trascurabile, per cui la VCE1 sara dell’ordine di 0.1 V e,conseguentemente, la tensione di collettore di Q1 risultera di 0.3 V.

In questo modo viene quindi risolto uno dei problemi della logica DTL, quellodella uscita lenta dalla condizione di saturazione. Vediamo ora come viene invece ri-solto il problema dell’asimmetria nel comportamento dello stadio di uscita. Abbiamovisto che lo stadio di uscita della logica DTL consente di ottenere una rapida scaricadella capacita vista in uscita, ma non consente invece di caricarlo altrettanto rapida-mente. Se invece avessimo in uscita uno stadio a collettore comune, questo sarebbein grado di caricare rapidamente il condensatore, ma la scarica sarebbe invece piulenta perche dovrebbe avvenire attraverso la resistenza di emettitore. La soluzioneadottata nella logica TTL consiste nel combinare i due circuiti, in modo da ottenereun comportamento veloce sia nel transitorio di scarica sia in quello di carica. Il ri-sultato e rappresentato nella figura seguente e di solito viene indicato come circuito“totem pole”, data la struttura con elementi sovrapposti (come nei totem).

Q1

Q2

(5 V)CCV

I due transistori devono essere pilotati con segnali tra loro in opposizione di fase, per-

170

che quando conduce uno deve essere interdetto l’altro: se conduce Q1, il condensatoreviene caricato attraverso tale transistore e l’uscita va al livello alto; l’opposto accadese conduce il transistore Q2, attraverso il quale il condensatore viene scaricato.

Possiamo prendere a questo punto in esame un gate completo TTL, ancora conun solo ingresso per maggiore semplicita. Notiamo la presenza di un ulteriore transi-store che svolge la funzione di “phase splitter”, fornendo due segnali in opposizionedi fase per pilotare i due transistori dello stadio totem pole di uscita.

A Q1 Q2

4 k

1.6 k

1 k

R

R1

R2Q3

Q4

R3 130

Y

VCCV CCV

CC

Notiamo anche la presenza di un diodo aggiuntivo nello stadio totem-pole e di unaresistenza da 130 Ω, la cui funzione sara discussa in seguito. Procediamo ora all’analisidel circuito quando in ingresso e presente una tensione corrispondente a un livellologico alto, supponiamo pari a 5 V. In tal caso, come abbiamo gia visto, il transistoreQ1 opera in zona attiva inversa, con una tensione di base pari a 3Vγ = 2.1 V (datoche dobbiamo includere, oltre al contributo della giunzione base-collettore di Q1 e diquella base-emettitore di Q3, anche il contributo della giunzione base-emettitore deltransistore Q2). La corrente di base di Q1 sara dunque pari a

I =VCC − VB1

R= 0.725mA

e quindi la corrente assorbita dall’ingresso sara data da

IIH = βRI = 14.5µA,

dove si e assunto βR = 0.02. la corrente che esce dal collettore di Q1 e invece data daIC1 = (βR + 1)I = 0.7395 mA, sufficiente a portare in saturazione Q2. La tensionesull’emettitore di Q2 e pari a Vγ , data la condizione di polarizzazione diretta di Q3,per cui la corrente che scorre in R2 risulta di 0.7 mA. Poiche Q2 e in saturazione, lasua tensione di collettore e pari a quella di emettitore piu 0.2 V, dunque VC2 = 0.9 V.La corrente IR1 che scorre in R1 risultera

IR1 =VCC − VC2

R1= 2.56mA.

Poiche anche il transistore Q3 si trova in saturazione, la tensione sul suo collettore,corrispondente a quella di uscita, sara pari a 0.2 V. Quindi il transistore Q4 nonpotra condurre, dato che la differenza di potenziale tra la sua base e il collettore di

171

Q3 e di soli 0.7 V, contro gli 1.4 V che sarebbero necessarı per mandare in conduzionela giunzione VBE del transistore Q4 e il diodo. Pertanto, sia Q4 sia il diodo sonointerdetti e la corrente di base di Q4 e praticamente nulla. Quindi la corrente dicollettore di Q2 e pari a IR1. La corrente di emettitore di Q2 si ottiene sommandola IB2 a IR1, ottenendo 3.3 mA. Sottraendo la corrente che scorre in R2 otteniamola corrente di base del Q3, pari a 2.6 mA, sufficiente a mandare in saturazione iltransistore Q3, come avevamo supposto.

Se non avessimo inserito il diodo in serie all’emettitore di Q4, tale transistore sisarebbe trovato sul punto di ingresso in conduzione, con la possibilita di determinareuna forte corrente nella serie tra Q3 e Q4.

Esaminiamo ora la situazione quando il terminale di ingresso e posto alla tensionedi 0.2 V, che corrisponde allo zero logico. In tal caso la giunzione base-emettitoredel transistore Q1 e polarizzata direttamente, con una tensione sulla base pari aVE1 + Vγ = 0.9 V. La corrente I su R in questo caso risultera

I =VCC − VB1

R= 1.025mA.

Una tensione di 0.9 V non e sufficiente a portare in conduzione la serie della giunzionebase-collettore di Q1 e di quella base-emettitore di Q2, quindi Q2 e interdetto, mentreQ1 si trova in saturazione, con una corrente di collettore praticamente trascurabile equindi una caduta di tensione tra collettore ed emettitore di circa 0.1 V. Pertanto labase di Q2 e a una tensione di 0.3 V. Tutta la corrente I va a costituire la correnteIIL uscente dall’ingresso, che risulta quindi pari a 1.025 mA. Essendo Q2 interdetto,la tensione ai capi di R2 e nulla e anche Q3 e interdetto. Il transistore Q4 sara in con-duzione (dato che la base e collegata direttamente all’alimentazione VCC tramite laresistenza R1). A seconda del valore della corrente assorbita dal carico, Q4 si troverain zona attiva diretta o in saturazione (in zona attiva diretta la corrente di base di Q4

sara legata a quella di emettitore dalla relazione IB4 = IE4/(βF +1) ). La tensione diuscita dipendera anch’essa dal carico e sara al piu (in caso di corrente nulla in uscita)pari a circa VCC − 2Vγ = 3.6 V, assumendo nulla la caduta su R1 e considerandoquelle sulla giunzione base-emettitore di Q4 e sul diodo. A questo punto possiamoanche comprendere la funzione della resistenza da 130 Ω posta in serie al collettoredi Q4: serve per limitare la corrente di uscita in caso di cortocircuito accidentale delterminale di uscita con la massa e, soprattutto, a evitare eccessivi assorbimenti dicorrente nel caso di passaggio dallo stato basso in uscita a quello alto. Infatti il tran-sistore Q4 entra in conduzione piu rapidamente di quanto il transistore Q3 non escadalla saturazione, per cui, in assenza della resistenza da 130 Ω potrebbero aversi deiforti picchi di assorbimento durante le transizioni dell’uscita dal livello logico basso aquello alto, le quali potrebbero ripercuotersi, tramite le linee di alimentazione, sullealtre porte logiche del circuito, generando cosı un fenomeno di crosstalk. Nonostantela presenza della R3 e sempre possibile avere dei fenomeni di crosstalk in conseguenzadelle variazioni di assorbimento che si verificano in corrispondenza delle varie transi-zioni, quindi si ricorre sempre, come misura precauzionale, all’inserzione in paralleloai terminali di alimentazione di ciascun integrato, di un condensatore, in genere da0.1 µF, il quale puo essere considerato come un elemento che abbassa l’impedenzavista tra i terminali di alimentazione alle alte frequenze o che fornisce le componentiimpulsive della corrente richiesta dalle porte TTL.

Dall’analisi svolta notiamo che la corrente IIL erogata dall’ingresso quando que-sto e posto al livello logico basso (1.025 mA) risulta molto maggiore della correnteIIH assorbita dall’ingresso quando questo si trova al livello logico alto. Pertanto ilfan-out delle porte TTL sara limitato dalla IIL.

172

La prima famiglia logica TTL e la serie 74, cosı denominata perche gli integratifacenti parte di tale famiglia vengono indicati con una sigla del tipo 74XX o 74YYY,dove XX e YYY rappresentano numeri, rispettivamente, di due o tre cifre. Peresempio, l’integrato capostipite della serie 74, il 7400, contiene quattro porte NANDa due ingressi. Per la serie 74 abbiamo i seguenti valori, per quanto riguarda letensioni corrispondenti agli stati logici in ingresso e in uscita:

VOLMAX =0.4V

VOHMIN =2.4V

VILMAX =0.8V

VIHMIN =2V.

Possiamo quindi calcolare i margini di rumore, che risultano

NMH =VOHMIN − VIHMIN = 0.4V

NML =VILMAX − VOLMAX = 0.4V.

Vediamo ora come viene realizzata una porta NAND, la porta base della famiglialogica TTL. Sarebbe sufficiente aggiungere allo schema gia visto un altro transistoredi ingresso, con la base e il collettore collegati ai corrispondenti terminali di Q1 el’emettitore connesso al secondo ingresso. Considerato che i due transistori avreb-bero comunque due elettrodi in comune, si ricorre a un unico componente di tipoparticolare, un transistore con due emettitori distinti, ottenendo lo schema di seguitoriportato.

Q1A Q2

4 k

1.6 k

1 k

R

R1

R2Q3

Q4

R3 130

YB

CCV CCVCCV

E chiaramente possibile realizzare una porta NAND con un numero maggiore diingressi, semplicemente aggiungendo ulteriori emettitori.

L’implementazione di porte logiche piu complesse puo essere fatta combinandoporte elementari o, come di solito avviene se la realizzazione e effetuata a livellodi singolo circuito integrato, tramite una combinazione semplificata di elementi basedella tecnologia TTL. Per comprendere come questo sia possibile, vediamo un esempiodi un AND-OR con uscita negata che implementa la funzione logica

Y = AB + CD.

173

CQ3

DQ4A Q2

4 k

BQ1

1.6 k 4 k

Q5

Q6

130

Y=AB+CD

1 k

CCV CCVCCV CCV

In questo caso la funzione logica AND viene svolta dai transistori d’ingresso a dueemettitori Q1 e Q4, mentre quella OR e ottenuta semplicemente ponendo in paralleloi due phase splitter. In questo modo abbiamo utilizzato un numero di componentimolto inferiore a quello che sarebbe stato necessario se avessimo combinato tra loroporte elementari TTL complete.

Un’altra importante variante delle porte TTL e rappresentata dall’uscita “trista-te”, che puo presentare, oltre ai livelli logici 1 e 0, un terzo stato ad alta impedenza.Tale possibilita e molto utile, anzi essenziale, se si vogliono realizzare bus di co-municazione dati che sono condivisi da parti diverse di un circuito logico, ciascunadelle quali utilizza una porta per inviare dati. Di volta in volta una sola porta vie-ne abilitata a “parlare” sul bus, mentre le uscite delle altre vengono portate in unacondizione di alta impedenza, per evitare che interferiscano. La realizzazione di unaporta tristate richiede l’aggiunta di alcuni componenti allo schema TTL standard,come indicato nella figura che segue.

1 kQ3

B

Q6

4 k

4 k

Q7

Q5

Q2

4 k

1.6 k

Q4

130

YQ1

A

T

CCVCCV

CCV CCVCCV

L’ingresso che attiva la funzionalita tristate e indicato con T essendo attivo al livellologico basso. Infatti se tale ingresso e a livello logico alto, nella parte inferiore delcircuito non produce nessun effetto, rappresentando un ingresso allo stato alto diuna porta NAND, e nella parte superiore del circuito determina il funzionamento inzona attiva inversa del transistore Q5, la conseguente saturazione del Q6 e quindi

174

l’interdizione del Q7, dato che la tensione base-emettitore di quest’ultimo transistorerisulta pari proprio alla VCE del Q6. Essendo Q7 interdetto, la parte superiore delcircuito non ha alcun effetto sull’uscita. Se invece l’ingresso T viene posto a livellobasso, il transistore Q1 si trova in saturazione, Q2 e interdetto e lo stesso accadea Q3. Anche Q5 risulta in saturazione, Q6 interdetto e di conseguenza la correnteche scorre nella resistenza da 4 kΩ sul collettore di Q6 finisce tutta nella base di Q7

portandolo in saturazione e quindi forzando la base del Q4 a una tensione di 0.9,insufficiente per far condurre il Q4 stesso. Quindi, se T = 0, ambedue i transistori diuscita della porta sono interdetti, dando luogo alla condizione di alta impedenza. Sinoti che il diodo sull’emettitore di Q6 svolge una funzione importante, poiche rendei livelli di commutazione dell’ingresso tristate uguali a quelli degli altri ingressi.

Porte logiche aventi circuiti di uscita di tipo totem-pole non consentono la con-nessione in parallelo delle uscite, dato che, non appena queste cercassero di imporrevalori logici diversi, si avrebbe una tensione di uscita indeterminata e un forte passag-gio di corrente, che porterebbe rapidamente alla distruzione dei dispositivi. Nel casosia necessario avere la possibilita di connettere le uscite in parallelo, allo scopo, peresempio, di realizzare un AND cablato, si devono utilizzare porte TTL particolari,nelle quali la parte superiore del totem-pole di uscita e assente e il terminale di uscitae rappresentato direttamente dal collettore del transistore Q3.

A Q2

4 k

1.6 k

1 k

R

R1

R2Q3

YBQ1

CCVCCV

Per un corretto funzionamento di una porta open collector e necessario porre sempreuna resistenza di pull-up tra l’uscita e l’alimentazione positiva. Evidentemente, con lasoluzione open collector si perdono i vantaggi dello stadio totem-pole e la transizionedal livello logico basso a quello alto risulta nettamente piu lenta di quella dal livellologico alto a quello basso. Pertanto le porte open collector si usano soltanto insituazioni particolari.

Nel caso in cui si voglia imporre un valore logico costantemente alto su un in-gresso, e evidente dalla struttura circuitale delle porte TTL che sarebbe sufficientelasciarlo non collegato. Tuttavia un terminale flottante puo raccogliere disturbi elet-tromagnetici dall’ambiente circostante, che possono essere evitati connettendo tuttigli ingressi non utilizzati all’alimentazione attraverso una resistenza da 1 kΩ.

15.9 Famiglia logica TTL Schottky

Abbiamo visto che una delle limitazioni fondamentali alla velocita di commutazionedelle porte TTL e rappresentata dal tempo che occorre per uscire dalla condizio-ne di saturazione dei transistori, il quale rimane sempre uno degli inconvenienti piu

175

significativi, anche se si mettono in atto accorgimenti per una piu rapida estrazio-ne dell’eccesso di portatori minoritarı immagazzinati in base in conseguenza dellasaturazione.

Una soluzione a questo problema e rappresentata dall’evitare che i transistoriraggiungano mai la condizione di saturazione. Questo risultato puo essere ottenutosfruttando le proprieta dei diodi Schottky: un diodo Schottky e costituito da unagiunzione tra metallo e semiconduttore, che ha un comportamento analogo a quellodi una giunzione pn in cui il ruolo della regione n e svolto dal metallo. Con una op-portuna scelta del metallo si possono ottenere in questo modo diodi con una tensionedi cut-in di 0.5 V invece di quella tipica di 0.7 V delle giunzioni pn in silicio. Se sicollega un diodo Schottky (il cui simbolo e analogo a quello di un diodo normale, conl’unica variante della rappresentazione del catodo sotto forma di una sorta di “S”stilizzata) tra collettore e base di un transistore, si ottiene il cosiddetto transistoreSchottky, rappresentato di solito con la base a forma si “S”.

La presenza del diodo Schottky impedisce che la tensione diretta base-collettore possasalire oltre 0.5 V e quindi impedisce, di fatto, che questa possa mai essere polarizzatadirettamente in modo da far passare una corrente significativa. In questo modoil transistore Schottky non entra mai in condizione di saturazione, dato che, unavolta che il diodo Schottky sia entrato in conduzione, ogni ulteriore aumento dellacorrente esterna verso la base viene deviato nel collettore attraverso il diodo stesso.La tensione collettore-emettitore non scende al di sotto degli 0.3 V.

Una versione nettamente piu veloce della logica TTL e stata realizzata sfrut-tando transistori Schottky. Di seguito riportiamo lo schema di una porta NAND intecnologia TTL Schottky.

A

2.8 k

900

BQ1

Q6

Q2

Q5

Q3

Q4

50

Y

500 250

3.5 k

V CCVCC CCV

176

Notiamo che tutti i transistori, eccetto che per Q4, sono stati sostituiti con transistoriSchottky. Non e necessario impiegare un transistore Schottky per Q4, dato che essonon puo mai andare in saturazione, dato che la sua VCB non si inverte mai, essendopari alla VCE del transistore Q5, che e stato aggiunto allo scopo di formare una sortadi transistore Darlington (si dice configurazione Darlington la combinazione di duetransistori connessi con i collettori in comune e l’emettitore del primo collegato allabase del secondo; essi formano l’equivalente di un unico transistore ad alto guadagno,detto transistore Darlington) in combinazione con Q4, consentendo di fornire unacorrente maggiore per il caricamento della capacita di uscita. Il diodo sull’emettitoredel Q4 non e piu necessario perche ora la caduta di tensione richiesta e ottenutatramite le due giunzioni base-emettitore di Q5 e Q4. Sono stati aggiunti anche deidiodi “fissatori” sugli ingressi, che impediscono alle tensioni di ingresso di scendereal di sotto di −0.5 V, dato che tensioni negative potrebbero presentarsi in circuitiveloci a causa del comportamento da linee di trasmissione delle interconnessioni.Infine la resistenza sull’emettitore di Q2 e stata sostituita con un circuito di pull-down attivo costituito dalle resistenze da 500 e 250 Ω e dal transistore Q6. Talecircuito si comporta da resistenza non lineare, con un valore pressoche infinito finchela tensione ai suoi capi e al di sotto di Vγ e il transistore e quindi interdetto, con unvalore piuttosto basso quando il transistore e in zona attiva diretta (dell’ordine delladecina di ohm) e, infine, con un valore pari al parallelo delle due resistenze quando iltransistore raggiunge la condizione di tensione VCE pari a 0.3 V, corrispondente alla“saturazione” Schottky.

γ

I

V V

Grazie a tale circuito i transistori Q2 e Q3 entrano in conduzione in maniera pra-ticamente simultanea (dato che per tensioni ai suoi capi minori di Vγ il bipolo dipull-down attivo e un circuito aperto) e questo porta a ottenere una caratteristica ditrasferimento molto piu “squadrata” di quella delle porte TTL standard. In effettiil circuito di pull-down attivo contribuisce a rendere piu veloce la commutazione diQ3 sia dallo stato off a quello on sia viceversa. Infatti, finche Q3 e interdetto, ilbipolo di pull-down attivo e un circuito aperto e tutta la corrente di Q2 finisce nellabase di Q3, facilitandone l’attivazione. Quando invece il transistore Q3 e attivo, ilbipolo in questione conduce con una resistenza piuttosto bassa e contribuisce quindi,al momento della commutazione, a rimuovere carica dalla base di Q3, rendendo piurapido il processo.

Si nota che tutte le resistenze nel circuito ora esaminato (rappresentativo dellaporta base della famiglia 74S, dove la “S” sta per Schottky) sono circa la meta ominori di quelle presenti nelle porte TTL standard. Questo implica una dissipazionedi energia assai maggiore di quella della logica TTL standard, in cambio di un notevoleaumento di velocita. E stata anche sviluppata, in tempi successivi, una famiglia

177

logica TTL Schottky a bassa dissipazione di potenza, la 74LS (Low-Power Schottky),la quale e caratterizzata da un consumo molto basso. Un ulteriore miglioramentoe rappresentato dalla famiglia 74ALS (Advanced Low-Power Schottky), che coniugaun’elevata velocita con una dissipazione di potenza estremamente ridotta.

15.10 Confronto tra le varie famiglie logiche

Le diverse famiglie logiche che abbiamo preso in considerazione si differenziano pervelocita di commutazione e dissipazione di potenza. In particolare, i ritardi di pro-pagazione vanno da 1.5 ns della TTL ALS ai 10 ns della TTL standard, mentre ladissipazione di potenza per porta varia da 1 mW per la TTL ALS a 20 mW perla TTL S. Come detto in precedenza, ormai la logica TTL non e piu usata, eccettoche per casi particolari, perche sostituita da quella CMOS. Esiste una famiglia logicaCMOS, la 74HC, la quale e compatibile pin-to-pin con i corrispondenti componentiTTL, vale a dire che un 74LSXX puo essere per esempio sostituito con un 74HCXXsenza modifica alcuna al circuito.

Il parametro decisivo nel confronto tra le prestazioni delle diverse famiglie logi-che e rappresentato dal prodotto potenza-tempo di propagazione, che risulta moltopiu basso per la 74HC (data la molto minore dissipazione di potenza in tecnologiaCMOS), come e possibile desumere dalla tabella comparativa.

74 74S 74LS 74ALS 74HC

PDtp (pJ) 100 60 20 4.8 0.25

PD (mW) 10 20 2 1.2 0.025

tp (nS) 10 3 10 4 10

Pertanto attualmente si preferisce sempre la famiglia 74HC, a meno che non si ab-biano esigenze particolari di velocita e la dissipazione di potenza non rappresenti unproblema.

178

16. Logica sequenziale

16.1 Introduzione

I circuiti logici sequenziali si differenziano da quelli semplicemente combinatorı perl’esistenza di variabili di stato interne, i cui valori, insieme con quelli delle variabilidi ingresso, determinano i dati in uscita. L’uscita di una rete sequenziale e quindidipendente dalla storia precedente, della quale rimane traccia nelle variabili di stato,che rappresentano dunque elementi di memoria. La memorizzazione di un dato si puoottenere, rimanendo nell’ambito delle tecniche puramente elettroniche, in maniera“statica” tramite circuiti bistabili, cioe caratterizzati da due stati stabili e pertantoin grado di immagazzinare un bit di informazione, oppure in maniera “dinamica”sfruttando la carica di un condensatore, la tensione ai capi del quale puo esseremantenuta quasi costante per un certo tempo, purche le correnti di perdita sianosufficientemente piccole. Tale capacita puo anche essere costituita dalla capacita diingresso dei transistori MOS, che consentono quindi la memorizzazione di un dato,sia pur per tempi molto brevi, in modo estremamente semplice.

16.1 Latch

Un latch consiste in un circuito con due stati stabili, che e quindi in grado di me-morizzare un bit di informazione. Il modo piu semplice di realizzare un latch erappresentato in figura e consiste nell’utilizzare due inverter in cascata, connettendopoi l’uscita all’ingresso.

Q

Q

Per capire il funzionamento del latch conviene interrompere il collegamento di rea-zione dall’uscita del secondo inverter (Vu2) all’ingresso del primo (Vi1), andando poiad analizzare la caratteristica di trasferimento tra Vi1 e Vu2. Dato che abbiamo dueinverter in cascata, la caratteristica di trasferimento totale consiste nell’applicazioneconsecutiva, per due volte, della caratteristica di trasferimento di un singolo inverter.Nella normale condizione di funzionamento, il collegamento tra l’uscita del secondolatch e l’ingresso del primo impone che le tensioni in questi due punti siano uguali.Questa condizione puo essere rappresentata, sul piano della caratteristica di trasfe-rimento, con la retta Vu2 = Vi1. Il circuito potra trovarsi a funzionare in uno deitre punti in cui tale retta interseca la caratteristica di trasferimento. Dimostreremoora che il punto B e un punto di equilibrio metastabile, mentre i punti A e C sonodi equilibrio stabile. Infatti in B il guadagno della cascata dei due inverter e moltomaggiore dell’unita, quindi una piccola perturbazione che da luogo a uno scostamen-to ∆V rispetto a B viene notevolmente amplificata e la reazione positiva fa sı che il

179

2V

V

u

i1

sistema evolva spontaneamente verso A (se ∆V < 0) o verso C (se ∆V > 0). Quandoinvece ci si trova in A o in C il guadagno della cascata dei due inverter e molto minoredell’unita, quindi una qualunque perturbazione viene attenuata e tende a scomparire,per cui si ha un equilibrio stabile.

C

V

Vi

u2

1

A

B

Abbiamo pertanto a disposizione un elemento di memoria, in grado di immagazzi-nare un bit, ma dobbiamo trovare il modo di forzare tale elemento di memoria inuno dei due stati, agendo dall’esterno. L’insieme del latch e della parte di circuitonecessaria per la memorizzazione di un dato proveniente dall’esterno si definisce flip-flop. Alcuni testi preferiscono invece utilizzare il termine latch in senso molto piugenerale, includendo anche i circuiti per l’introduzione del dato e riservano il nomeflip-flop soltanto a quei circuiti il cui stato viene aggiornato in corrispondenza dellatransizione di un segnale di clock (quelli che noi chiameremo flip-flop edge-triggered).

16.2 Flip-flop set-reset

La realizzazione in termini di porte logiche di un flip-flop SR (set-reset) e rappre-sentata nella figura seguente: i due NOR formano un latch con l’aggiunta di dueterminali che consentono di forzare lo stato del latch stesso.

180

S

Q

Q

R

Come risulta dalla tavola della verita, se ambedue gli ingressi sono a livello logicobasso, l’uscita rimane nello stato in cui si trovava; se, invece, l’ingresso R si trova allostato logico basso e quello S allo stato logico alto, l’uscita passa a 1. L’inverso accadese l’ingresso R si trova a 1, mentre quello S e a 0: l’uscita passa a 0. La condizione contutti e due gli ingressi a 1 da luogo a un comportamento indeterminato e dovrebbeessere evitata in condizioni normali.

Un analogo risultato si sarebbe ottenuto impiegando, invece delle porte NOR,delle porte NAND, con l’unica differenza che gli ingressi sarebbero stati attivi allivello basso, quindi si sarebbero avuti i terminali di ingresso S e R.

L’effettiva implementazione in tecnologia CMOS di un flip-flop SR puo essereottenuta semplicemente combinando porte NOR o NAND CMOS secondo gli sche-mi indicati, ma cio porterebbe all’utilizzo di un numero di transistori sensibilmentemaggiore di quello effettivamente necessario. Una realizzazione possibile, sfruttandoun numero di transistori relativamente limitato e quella indicata nello schema chesegue, nel quale sono stati inclusi anche degli ingressi di “enable” che consentono diabilitare o meno gli ingressi di set e di reset. Il cuore del flip-flop consiste nei dueinverter, costituiti da Q1, Q2, Q3 e Q4, che sono connessi tra loro nella configurazionegia vista per il latch.

φ

DD

Q5

Q6

Q2

Q1

Q4

Q3Q8

Q7 R

QQ

S

φ

V

Se il valore della variabile φ e alto, gli ingressi, che agiscono sui transistori Q5 eQ7, sono abilitati; in caso contrario il latch rimarra nello stato in cui si trova, in-dipendentemente dal valore dei segnali applicati agli ingressi S e R. Consideriamoil caso in cui φ sia al valore alto, l’uscita Q si trovi al livello basso e sull’ingressoS venga applicato un livello logico alto: purche il rapporto W/L dei transistori Q5

e Q6 sia abbastanza grande (svolgeremo piu avanti i calcoli per determinare in mo-

181

do preciso quanto deve valere tale rapporto), la tensione su Q scende al di sotto diVDD/2, che, nell’ipotesi di Q3 e Q4 simmetrici, rappresenta la soglia di commutazio-ne dell’inverter. Da quel punto in poi, a causa della reazione positiva all’interno dellatch, il circuito evolve spontaneamente, fino a che Q non arriva al livello logico bassoe Q a quello alto. Analogamente, se partiamo dalla condizione in cui Q e allo statologico alto, l’applicazione di un 1 logico sull’ingresso R determina un abbassamentodella tensione su Q al di sotto di VDD/2, innescando quindi la commutazione dellatch, che si conclude con l’uscita Q a livello logico basso. Il funzionamento finoradescritto si verifica regolarmente se l’ingresso che determina la commutazione rimaneal livello alto per un tempo sufficientemente lungo da provocare l’inizio del fenomenodi commutazione, che poi evolve in modo indipendente, grazie all’azione rigenerativadella reazione positiva.

Vediamo come si puo procedere per determinare i rapporti W/L necessarı pergarantire il corretto funzionamento del flip-flop. Tali rapporti dovranno essere scelti,come gia detto, in modo tale da assicurare che, quando viene applicato il segnale diset o quello di reset, la tensione all’ingresso dell’inverter corrispondente scenda al disotto di VDD/2. Prendiamo in esame il caso di una tensione di alimentazione VDD di5 V e di tensioni di soglia di 1 V per i transistori NMOS e di −1 V per i PMOS. Persemplicita svolgiamo i calcoli come se vi fosse un solo transistore NMOS equivalenteal posto di Q5 e di Q6, quindi dovremo studiare la serie di tale transistore e di Q2.Nella condizione limite per l’innesco della commutazione la tensione su Q e VDD/2,quindi

VDSn =VDD

2= 2.5V

VGSn − VTn =4V,

per cui il transistore NMOS e in zona triodo. Lo stesso accade per il transistorePMOS:

VDSp =− VDD

2= −2.5V

VGSp − VTp =− 4V,

pertanto |VDSp | < |VGSp − VTp |.Quando abbiamo preso in esame i transistori MOS abbiamo visto soltanto

l’espressione per la corrente di drain in condizione di saturazione, laddove risultaindipendente dalla tensione VDS :

ID = k(VGS − VT )2(W/L),

dove k = (1/2)µCox (µ e la mobilita e Cox e la capacita tra gate e substrato perunita di area).

In zona triodo vale un’espressione un po’ piu complessa, nella quale compareanche VDS :

ID = µCoxW

L

[(VGS − VT )VDS − 1

2V 2DS

],

che, in corrispondenza dell’inizio della zona di saturazione, quando VDS = VGS −VT ,diventa

ID = µCoxW

L

[(VGS − VT )

2 − 1

2(VGS − VT )

2

],

che coincide con l’espressione nota per la zona di saturazione.

182

Supponiamo che sia fissato il rapporto W/L per il transistore PMOS, e sia paria 5, come di solito avviene negli inverter. Nell’usuale ipotesi che la mobilita deglielettroni sia pari a 2.5 volte quella delle lacune, possiamo porre µnCox = 50µA/V2

e µpCox = 20µA/V2.Poiche i due transistori sono in serie, possiamo imporre l’uguaglianza delle cor-

renti di drain, ricordando che VDSn = 2.5 V e VDSp = −2.5 V

µnCox

(W

L

)

n

[(VGSn

− VTn)VDD

2− 1

2

(VDD

2

)2]

= µpCox

(W

L

)

p

[(|VGSp | − |VTp |)

VDD

2− 1

2

(VDD

2

)2].

Da tale relazione, sostituendo i valori numerici, si ricava che (W/L)n = 2. Quindi,per avere un corretto funzionamento del flip-flop e necessario utilizzare un transistoreNMOS con W/L almeno pari a 2: di solito, per sicurezza, si usa un W/L almeno di3. Inoltre, poiche in realta, nel caso del flip-flop con enable, il transistore NMOS eformato da due transistori in serie, ciascuno di essi dovra avere un rapporto W/L di6.

Un’altra possibile realizzazione del flip-flop set-reset, che utilizza due transistoriin meno, e indicata nella figura seguente: tale implementazione fa uso di transistoridi passo per l’enable e utilizza direttamente i valori delle variabili di set e di resetper agire sullo stato del latch. Si noti che per questa realizzazione del flip-flop si hauna situazione di indeterminazione dell’uscita non solo quando sia l’ingresso di setsia quello di reset sono a 1, ma anche quando sono entrambi a 0.

R

DD

Q2 Q4

Q3Q1

Q5 Q6

QQ

φφ

S

V

Spesso i pass transistor vengono in effetti realizzati con un gate completo CMOS(formato da un transistore NMOS insieme con un PMOS), per evitare i gia discussiproblemi di degrado dei livelli logici.

16.3 Flip-flop tipo D

I flip-flop di tipo D presentano in uscita il valore fornito all’ingresso finche il terminaledi enable e allo stato alto. Se il terminale di enable viene portato allo stato basso,in uscita viene mantenuto il valore logico presente all’ingresso nell’istante immedia-tamente precedente la transizione della variabile di enable.

183

Da un punto di vista logico, percio, un flip-flop di tipo D puo essere ottenutosemplicemente utilizzando un flip-flop SR con enable unitamente a un inverter, comeindicato in figura: se il terminale di enable e allo stato alto, l’uscita sara una copiadell’ingresso, dato che per un valore logico alto in ingresso viene attivato il terminaledi set e per un valore logico basso viene attivato quello di reset. Se il terminaledi enable viene portato poi a livello basso, l’uscita del flip-flop rimane al valorememorizzato dal latch interno.

Enable

S

R

E

Q

D

Esistono peraltro modi piu semplici di realizzare il flip-flop di tipo D, impiegandol’effetto di memorizzazione dinamica che si ha sulla capacita di ingresso delle porteCMOS. Lo schema di principio e rappresentato nella figura seguente, dove φ non eesattamente il complemento di φ, ma una fase “non overlapping”, vale a dire nonsovrapposta all’altra.

φ

D

Q

Q

φ

In un clock non sovrapposto le due fasi non sono mai contemporaneamente allo statologico alto, come indicato nella figura seguente, nella quale gli intervalli con ambeduele fasi a livello logico basso sono stati esagerati per rendere piu visibile il concetto;in realta tale intervallo non e mai superiore a un decimo del periodo.

t

φ

φt

184

Esaminiamo il funzionamento del flip-flop D rappresentato: se la fase φ del clocke a livello alto, φ e a livello basso e l’anello di reazione e interrotto. Il dato diingresso attraversa due inverter in cascata per raggiungere l’uscita, dove compareinalterato. Quando invece φ passa al livello basso, si interrompe il collegamento conl’ingresso e si forma un latch, che mantiene il dato in uscita. Si noti che nell’intervalloin cui ambedue le fasi del clock sono a livello basso, la capacita di ingresso degliinverter mantiene il dato precedentemente presente in ingresso, finche questo nonverra memorizzato in modo stabile dal latch.

Sviluppando il circuito appena visto e possibile anche ottenere un flip-flop Dedge-triggered, vale a dire che memorizza il valore logico presente in ingresso duranteuna specifica transizione del segnale di clock. Lo schema e quello riportato di seguitoe consiste essenzialmente in due flip-flop di tipo D, uno definito master e l’altro slave.

SLAVE

φ

D

Q

Q

φ

φ

φ 1

2

2

1

MASTER

I segnali φ1 e φ2 sono due fasi del clock non sovrapposte. Quando scende φ1 e sale φ2 ilflip-flop master memorizza il valore della variabile D immediatamente precedente allatransizione. Essendo φ2 a livello alto, il flip-flop slave risulta trasparente e riporta taledato in uscita. Quando scende nuovamente φ2 e risale φ1, il dato viene memorizzatodallo slave e il master ritorna a inseguire l’ingresso. In questo modo viene quindi“fotografato” il valore dell’ingresso in corrispondenza del fronte di discesa di φ1,trasferito in uscita in corrispondenza del fronte di salita di φ2 e mantenuto fino alsuccessivo ciclo di clock.

17. Memorie a semiconduttore

17.1 Introduzione

Le memorie rappresentano un componente fondamentale di qualunque sistema ditrattamento dati digitale e possono essere realizzate con tecnologie molto diverse traloro: basti pensare ai nastri magnetici, ai dischi ottici e alle memorie a semicondut-tore. La maggior parte delle memorie che consentono un accesso non sequenziale aidati immagazzinati (quindi con tempo sostanzialmente indipendente dalla posizionedel dato), dette anche RAM (Random Access Memory), sono realizzate con tecnolo-gia allo stato solido. Le RAM si distinguono tra “volatili”, nelle quali l’informazionepermane soltanto in presenza della tensione di alimentazione e “non volatili”, chesono in grado di conservare i dati anche in assenza della tensione di alimentazione.Queste ultime vengono di solito indicate come ROM (Read Only Memory) se hannoun contenuto predeterminato in fabbrica o PROM (Programmable Read Only Me-mory) se il loro contenuto puo essere modificato dall’utente. Tra le memorie volatilisi fa un’ulteriore distinzione tra quelle “statiche” (SRAM), le quali mantengono i

185

dati indefinitamente fintanto che viene mantenuta l’alimentazione e quelle “dinami-che” (DRAM), nelle quali i dati devono subire un’operazione di “refresh” ogni pochimillisecondi, altrimenti vengono perduti.

L’accesso alle memorie puo avvenire per gruppi di bit (byte, word, double-word)o un singolo bit per volta: negli esempi che tratteremo sara sempre considerato ilcaso di accesso a un bit per volta.

17.2 Architettura delle memorie

Si potrebbe pensare di immagazzinare ogni bit in un latch e utilizzare poi, per sele-zionare il bit da leggere, un multiplexer con un numero di ingressi pari a quello deibit. Una tale soluzione sarebbe pero estremamente complessa, perche richiedereb-be, dato l’elevato numero di bit contenuti nelle memorie attualmente in uso (siamogia alla DRAM da 1 Gbit), un multiplexer di dimensioni enormi, con un numerodi componenti confrontabile a quello necessario per l’immagazzinamento dei dati oaddirittura superiore. Si passa quindi da una struttura unidimensionale di questotipo a una struttura bidimensionale, che corrisponde a organizzare la memoria informa matriciale, dove ciascun bit si trova all’incrocio tra una riga (word line) e unacolonna (bit line). Spesso la dimensione delle memorie e tale che il numero di bit eun quadrato perfetto, per cui e possibile strutturare la memoria nella forma di unamatrice quadrata, di dimensione pari alla radice quadrata del numero di bit.

2N

Decodific

ato

re

I/O

A M A M+1 A M+N−1

A

A

A

0

1

M−1

2M

Sense amplifier/ driver

word line

bit line

Multiplexer/Demultiplexer

I primi M bit dell’indirizzo del dato che vogliamo andare a leggere o scrivere deter-minano la selezione, tramite un decodificatore, della word line che contiene il datostesso. I rimanenti bit di indirizzo controllano un altro circuito di selezione, che operada multiplexer, selezionando la bit line corrispondente al dato di interesse, in fase dilettura e da decodificatore, portando il dato da memorizzare alla bit line d’interesse,in fase di scrittura. Tra tale multiplexer/demultiplexer e le bit line vere e proprie epresente un ulteriore circuito che svolge la funzione di amplificatore di lettura e didriver per la scrittura.

Per memorie particolarmente grandi si puo ricorrere a una cosiddetta “orga-nizzazione tridimensionale”, in cui la matrice viene suddivisa in piu sottomatrici di

186

minori dimensioni (di solito in numero corrispondente a una potenza di 2), in mododa ridurre la lunghezza delle bit line e delle word line, allo scopo di contenerne lacapacita entro limiti ragionevoli. In tal caso alcuni dei bit di indirizzo vengono utiliz-zati per selezionare la sottomatrice desiderata (e questo il motivo per cui il numerodi sottomatrici e di solito una potenza di 2).

17.3 RAM statiche (SRAM)

Le memorie RAM statiche possono essere realizzate sia in tecnologia bipolare siain tecnologia CMOS. Nel seguito esamineremo quest’ultima implementazione, cherisulta di piu diretta comprensione ed e utile anche per introdurre la struttura delleRAM dinamiche.

La cella base della RAM statica CMOS e rappresentata nella figura seguente econsiste sostanzialmente in un flip-flop SR con enable, i cui ingressi sono connessialla bit line e alla bit line complementata.

W word line

VDD

B B

bit line complementata bit line

I terminali di enable sono collegati alla word line, la quale e quindi in grado di attivareuna fila di celle. Vediamo innanzitutto come viene effettuata la lettura: le capacitacostituite dalle bit line, sia da quella complementata sia da quella non complementata,vengono precaricate a VDD/2, dopodiche la word line viene portata a livello alto, inmodo da connettere le uscite del flip-flop a B e a B. Tale connessione permane peril tempo strettamente necessario per creare una tensione differenziale tra le B e Bdell’ordine di 100-200 mV, sufficiente per discriminare il valore logico letto, in mododa effettuare una lettura non distruttiva, vale a dire che non implica un’alterazione deldato memorizzato. Se il contenuto della cella e 1, la tensione sull’uscita dell’inverterdi destra del flip-flop e al livello alto, viceversa nel caso che il contenuto della cellasia 0, si trova al livello alto l’uscita dell’inverter di sinistra. Quindi, se leggiamo un1, la tensione della bit line B passera da VDD/2 a VDD/2 +∆V , mentre quella dellabit line complementata passera da VDD/2 a VDD/2−∆V . La differenza di tensionetra le due bit line (2∆V ) viene letta da un apposito “sense amplifier”, trasformatain un segnale elettrico a livello logico basso o alto e trasferita in uscita tramite ilmultiplexer.

Il sense amplifier operera in modalita differenziale tra la bit line e la bit linecomplementata, in modo da consentire una buona reiezione dei disturbi a modocomune, come quelli causati da accoppiamenti capacitivi delle bit line con altre partidella memoria o con elementi circuitali esterni.

187

Vediamo ora la fase di scrittura: se desideriamo scrivere un 1, prepariamo Ba VDD e B a zero (questa volta non precarichiamo semplicemente le capacita dellebit line, lasciandole poi flottanti, ma connettiamo effettivamente le bitline a dellesorgenti di tensione). Poi viene portata a 1 la word line, che determina la connessionetra le bit line e gli ingressi/uscite del flip-flop, che viene quindi forzato nello statocorrispondente a un 1 logico. Viceversa, se vogliamo scrivere uno zero, prepariamoB a 0 e B a VDD e procediamo poi nello stesso modo appena descritto.

Durante tali operazioni di scrittura la word line deve chiaramente rimanere alivello alto per un tempo sufficiente a garantire l’innesco della procedura di commu-tazione del latch contenuto nella cella di memoria.

Poiche i circuiti del sense amplifier, e quelli di precarica e di preparazione dellebit line sono sostanzialmente coincidenti con quelli usati per le memorie dinamiche,li esamineremo una volta trattate le DRAM.

17.4 RAM dinamiche (DRAM)

Le RAM dinamiche sono caratterizzate da una struttura della cella base molto piusemplice di quella delle SRAM, con lo svantaggio pero che il dato non viene mantenutoindefinitamente, ma deve essere rinfrescato ogni pochi millisecondi. L’informazionee immagazzinata nella tensione ai capi di un condensatore, che puo essere connessoalla bit line tramite un transistore di passo NMOS, secondo lo schema della cellaelementare rappresentato in figura.

W word line

C S C B

B

bit line

La tensione sul condensatore diminuisce nel tempo a causa delle inevitabili perditeattraverso il condensatore stesso e, soprattutto, attraverso il transistore di passo, che,anche quando e interdetto, lascia passare una sia pur minima corrente. L’occupazionedi area su silicio di una cella di memoria DRAM e estremamente ridotta, perche ilcondensatore viene realizzato con una tecnica a sviluppo verticale, scavando un solco,sulle cui pareti vengono poi realizzate le armature (trench capacitor).

Il condensatore puo essere caricato alla tensione VDD−VT o scaricato completa-mente tramite il transistore NMOS. Se si vuole memorizzare un 1 logico, si prepara labit line a VDD e poi si porta la word line al livello logico alto, per un tempo sufficientea consentire la carica del condensatore. Se invece si vuole scrivere uno 0, si preparala bit line a tensione nulla e poi si attiva la word line per un tempo sufficiente agarantire la scarica del condensatore.

188

Per la lettura, precarichiamo la capacita parassita della bit line (indicata conCB in figura) a VDD/2 e poi portiamo la word line a livello alto, connettendo quindiil condensatore di memoria alla bit line: poiche la capacita CB della bit line e moltopiu grande di quella CS della cella di memoria (qualche pF contro poche decine difF), la tensione della bit line si spostera di poco dal valore VDD/2 e l’operazionedi lettura sara di tipo distruttivo, dato che la tensione sulla capacita di cella saraequalizzata a quella della bit line. E quindi necessario, ogni volta che si effettua unalettura, riscrivere il dato appena letto nella corrispondente locazione di memoria.

Determiniamo il valore dello scostamento della tensione sulla bit line dovuto allalettura di un 1 o di uno 0 su una cella DRAM. Nel caso venga letto un 1 logico, latensione finale diventa VDD/2+∆V . Poiche la carica totale deve rimanere invariata,possiamo scrivere

CSVCS + CBVDD

2=

(VDD

2+ ∆V

)(CS + CB).

Da questa equazione ricaviamo che

∆V =CS

CB + CS

(VCS − VDD

2

)≃ CS

CB

(VCS − VDD

2

),

dove l’ultimo passaggio e giustificato dal fatto che CS ≪ CB . Ricordando che inpresenza di un 1 logico il condensatore CS e carico a VDD − VT mentre in presenzadi uno zero logico e scarico, otteniamo dunque

∆V (1) ≃CS

CB

(VDD

2− VT

)

∆V (0) ≃− CS

CB

(VDD

2

).

Per CB = 30CS , VDD = 5 V, VT = 1.5 V, otteniamo ∆V (0) = −83 mV e∆V (1) = 33 mV. Tali valori risultano dello stesso ordine di grandezza dello sbilan-ciamento tra la bit line e la bit line complementata che compare nella fase di letturadelle SRAM. Pertanto i circuiti di lettura, in particolare il sense amplifier, sarannodello stesso tipo e li esamineremo una sola volta per ambedue i tipi di RAM.

La procedura di rinfresco viene effettuata ponendo la bit line a VDD se si e lettoun 1 o a potenziale di massa se si e letto uno 0. A questo punto viene riattivata laword line e il condensatore di memoria puo essere caricato alla tensione opportuna(VDD − VT ) oppure 0. Dato che un intera riga viene letta allo stesso tempo, tramitel’attivazione di una word line, tutta la riga puo essere rinfrescata nello stesso istante.

Poiche e necessario effettuare un rinfresco ogni pochi millisecondi, un certo tempoviene impiegato a questo scopo (circa il 2-3% del tempo totale), durante il quale lamemoria non e disponibile per altre operazioni.

17.5 Procedure di lettura e scrittura

Per la lettura delle memorie DRAM e SRAM e necessario disporre di un amplificatorein grado di ottenere un segnale a livello logico alto o basso a seconda del segno della∆V in ingresso. Tale amplificatore ha come uscita la tensione corrispondente a unostato logico, quindi dovra avere un comportamento non lineare.

189

L’implementazione di tale amplificatore e di solito ottenuta con un latch le cuiuscite sono connesse alla bit line e alla bit line complementata. Tale latch non ealimentato in condizione di riposo e l’alimentazione viene fornita al momento oppor-tuno tramite due pass transistor, uno a canale p per la VDD e uno a canale n perla massa. La struttura descritta e rappresentata nella figura seguente, dove e statoindicato anche un segnale di abilitazione φS , che determina la connessione del latchalle alimentazioni

VDD

φS

φS

Per effettuare la lettura, una volta che sia stata portata allo stato alto la word line,si porta allo stato alto anche φS , in modo da alimentare il latch che costituisce ilsense amplifier. Il latch inizia a funzionare partendo da una condizione di leggerosbilanciamento tra gli ingressi (intorno a VDD/2) dovuto alla connessione alle bit linedella cella di memoria: poiche intorno a VDD/2 il guadagno degli inverter e moltoelevato e il sistema e in reazione positiva, il latch evolve verso una delle due condi-zioni stabili, con VB (tensione sulla bit line) che raggiunge VDD se lo sbilanciamentoiniziale rispetto a VDD/2 era positivo e 0 nel caso di sbilanciamento iniziale negativo.Chiaramente la tensione sulla bit line complementata raggiunge il valore 0 nel primocaso e VDD nel secondo. Tale evoluzione e rappresentata nella figura seguente, dovesono anche indicati gli istanti in cui vengono attivate la word line (W ), che rimanealta solo per il tempo necessario a spostare di ∆V la tensione sulla bit line, e ilterminale di enable del sense amplifier (φS).

S

VBV

DDV /2

∆

∆V

V

0

t0

W φ

DD

Si ottiene quindi il risultato di avere sulla bit line e sulla bit line complementata i

190

valori logici corrispondenti al risultato della lettura “rigenerati”. Il valore logico sullabit line puo quindi essere trasferito in uscita tramite il multiplexer che segue i senseamplifier.

Insieme al sense amplifier viene realizzato anche il circuito necessario per pre-caricare le bit line al valore di tensione VDD/2, realizzato con tre transistori NMOSper ciascuna coppia di bit line e bit line complementata, come indicato nella figuraseguente, dove viene riportato il circuito complessivo, con l’inclusione anche del senseamplifier.

2

VDD

φS

φS

VDDφ

P/2

B B

Q

Q3Q1

Quando φP va al livello alto, i transistori Q1 e Q3 connettono la bit line e la bit linecomplementata a una sorgente di tensione a VDD/2, mentre il transistore Q2, entran-do anch’esso in conduzione, garantisce che le tensioni su B e B siano esattementeuguali.

Quindi un’operazione di lettura di una SRAM si svolge nel seguente modo: vieneposto a livello alto φP per un tempo sufficiente a precaricare le bit line e le bit linecomplementate a VDD/2, viene abilitata la word line del dato che vogliamo leggereper il tempo necessario a determinare una variazione ∆V sulla tensione delle bit line,viene posto a livello alto φS , in modo da attivare i sense amplifier, viene selezionatoil dato desiderato tramite il multiplexer di uscita e inviato sulla linea di I/O.

Un’operazione di scrittura e piu semplice, dato che consiste nel fornire il datoe il suo complemento rispettivamente sulla bit line e sulla bit line complementata,attraverso il multiplexer di uscita che opera in questo caso in senso inverso, come undemultiplexer, dopodiche e sufficiente attivare la word line e il dato viene immagaz-zinato nella cella di memoria.

Nel caso delle DRAM il circuito utilizzato e del tutto analogo, anche se, inprincipio, si avrebbe solo una bit line, senza la bit line complementata. Per ottenere

191

anche nelle DRAM una lettura di tipo differenziale, si suddivide ciascuna bit linein due parti e si pone il sense amplifier al centro con gli ingressi connessi alle duemeta della bit line. Si aggiunge inoltre una “dummy cell” a ciascuna delle estremita“esterne” della bit line, come indicato in figura, per un caso semplificato di unaDRAM 4× 4 bit.

dummy cell

C S C S

LW

0W

1W

C S C S C S

2W

3W

RW

C S

Precarica

Sense amplifier

Precarica

I condensatori delle dummy cell vengono precaricati esattamente a VDD/2 e, al mo-mento dell’attivazione della word line della cella di cui intendiamo leggere il conte-nuto, viene attivata la dummy cell di destra se la cella da leggere si trova nel trattodi sinistra della bit line e, viceversa, viene attivata la dummy cell di sinistra se lacella da leggere e nella porzione a destra della bit line. In questo modo agli ingressidel sense amplifier viene presentato un segnale differenziale, che consiste nella diffe-renza tra la tensione determinata sulla bit line dall’operazione di lettura di un datoe VDD/2, differenza che corrisponde proprio alla ∆V precedentemente calcolata.

Anche il refresh dei dati puo essere fatto in maniera molto semplice: dopoun’operazione di lettura il sense amplifier presenta, sull’uscita corrispondente al trat-to di bit line su cui si e fatta la lettura, una tensione derivante dalla rigenerazionedel valore logico contenuto nella cella appena letta (VDD se la cella contiene un 1 o

0 se la cella contiene uno 0). E quindi sufficiente riportare a livello alto la word line,per il tempo necessario per trasferire l’informazione sul condensatore. Ogni voltache si e effettuata una lettura e indispensabile effettuare un anche un refresh, perchel’operazione di lettura di una cella DRAM e di tipo distruttivo. Si noti che con questaoperazione di refresh viene anche rinfrescato il contenuto di tutte le altre celle che sitrovano sulla stessa word line.

17.6 Decoder e multiplexer per gli indirizzi

Ciascuna word line deve essere attivata soltanto se sul corrispondente blocco di indi-rizzi compare il dato associato. Questo risultato potrebbe essere ottenuto utilizzandouna appropriata logica combinatoria a porte, ma risulterebbe piuttosto complicato.Sono pertanto stati progettati dei circuiti specifici per questo scopo, come quello chedescriviamo nel seguito. L’idea nasce dall’osservazione che la variabile rappresenta-tiva di ciacuna word line puo essere espressa come prodotto delle variabili corrispon-denti ai bit di ingresso e ai loro complementi, opportunamente scelti. Consideriamo,per semplicita un esempio con solo 3 bit di indirizzo per le word line: si hannoquindi 23 = 8 word line. La prima word line (W0) dovra essere attivata sulla basedell’espressione

W0 = A0A1A2 = A0 +A1 +A2

192

e la seconda dell’espressione

W1 = A0A1A2 = A0 +A1 +A2,

dove abbiamo usato le leggi di De Morgan per trasformare il prodotto in somma equindi l’operazione logica da AND a NOR. Il NOR risultante puo essere realizzatoin forma di “wired NOR” secondo lo schema che segue, dove il transistore PMOSviene posto in conduzione dal segnale φP di precarica, in modo da precaricare tut-te le word line, sfruttando la loro capacita, dopodiche tutte meno una, quella chevogliamo effettivamente attivare, vengono scaricate. In questo modo evitiamo signi-ficative dissipazioni di potenza. E chiaro che e necessario predisporre qualche altroelemento circuitale per evitare che la precarica di tutte le word line porti a una let-tura contemporanea di tutte le celle di memoria, ma non ci addentriamo in questoaspetto.

2

VDD

φ P

φ P

φ P

φ P

A1

W0

W1

W2

W3

A A A AA0 0 1 2

Per quanto riguarda il multiplexer-demultiplexer delle bit line possiamo utilizzare uncircuto analogo a quello appena visto, che pilota dei transistori di passo, i quali aloro volta mettono in connessione il terminale di I/O con la bit line prescelta.

I/O

B 0 B 1 B 2 B 3

NOR

decoder

193

La generazione dei diversi impulsi di temporizzazione che abbiamo preso in consi-derazione viene fatta, con la sequenza corretta, da un’apposita circuiteria presentenel chip di memoria, per cui ben poco di tutto questo e visibile dall’esterno: dalpunto di vista del circuito esterno e sufficiente che siano rispettate le temporizzazionidescritte sui data sheet per la presentazione degli indirizzi, dei dati e dei comandi dilettura/scrittura.

17.7 Le memorie ROM

Come indicato dal nome (Read Only Memory), le memorie ROM sono memorie a solalettura, la cui programmazione viene effettuata durante la fabbricazione. La memoriaROM concettualmente piu semplice che si possa pensare consiste in una matrice diword line e bit line, tra le quali si pone un diodo nel caso in cui si voglia immagazzinareun 1 e non si pone alcunche per immagazzinare uno zero. Tale semplice layout erappresentato nella figura seguente.

0

W2

W3

B0 B1 B2

W1

W

Se in corrispondenza di un incrocio tra word line e bit line e presente un diodo,quando la word line passa al livello alto, anche la bit line va a livello alto, mentre inassenza di diodo rimane a livello basso. Si noti che e importante la scelta di utilizzaredei diodi, quindi degli elementi unidirezionali, al posto, per esempio, di corto circuiti:infatti, se si mettessero dei corto circuiti, basterebbe avere due bit appartenenti allastessa word line posti a livello logico 1 per cortocircuitare tra loro le corrispondentibit line.

Questa implementazione per una ROM, impiegata talvolta per semplici realiz-zazioni a livello di circuiti discreti, non viene di solito utilizzata in circuiti integrati.A livello di ROM in forma integrata si preferiscono, per esempio, implementazionibasate su transistori MOS, come quella rappresentata di seguito.I transistori PMOS hanno la funzione di elementi di pull-up per le bit line, cia-scuna delle quali puo essere portata a livello logico basso se in corrispondenza conl’intersezione della word line attivata e presente un transistore NMOS. Il transistoreNMOS va realizzato con un rapporto W/L molto maggiore di quello del PMOS, inmodo da poter forzare effettivamente la bit line a un valore di tensione basso. Si puoottenere lo stesso risultato in modo piu semplice e con molto minore dissipazione di

194

VDD VDD VDD

W0

W1

W2

W3

B0 B1 B2

potenza impiegando una modalita di funzionamento dinamica della ROM, precari-cando le bit line a VDD tramite il transistore PMOS che viene poi interdetto primache la word line relativa al bit che vogliamo leggere venga attivata. In tal modo,se e presente un transistore NMOS all’incrocio tra word line e bit line, quest’ultimaviene scaricata e in uscita abbiamo uno zero logico. In assenza del transistore NMOSabbiamo invece un uno logico. In realta si realizzano dei transistori in corrisponden-za di ogni incrocio tra bit line e word line, ma vengono collegati alle word line soloi gate di quei transistori che si trovano in corrispondenza di una cella nella qualevogliamo immagazzinare uno zero. In questo modo e possibile differenziare il pro-cesso tra ROM contenenti una programmazione diversa soltanto a livello dell’ultimamaschera, tramite la quale vengono definiti i collegamenti tra i gate e le word line.I costi di produzione risultano pertanto molto minori di quelli che si avrebbero nelcaso si dovessero variare tutte le maschere che definiscono la posizione dei transistoriNMOS.

17.8 Le memorie PROM, EPROM, EEPROM

Mentre il contenuto delle memorie ROM viene inserito all’atto della fabbricazione,quello delle memorie PROM (Programmable Read Only Memory) puo essere definitodall’utente tramite una specifica procedura di programmazione. Le PROM propria-mente dette consentono una sola programmazione, dopodiche il contenuto non puopiu essere variato, mentre EPROM (Erasable Progammable Read Only Memory)e EEPROM (Electrically Erasable Programmable Read Only Memory) consentonola cancellazione del contenuto e una successiva riprogrammazione. Tutte le memo-rie citate in questo paragrafo sono non volatili, nel senso che l’informazione in esseimmagazzinata permane anche in assenza di tensione di alimentazione.

Una PROM puo essere realizzata in modo molto semplice, inserendo in serie aiMOS di una ROM a MOS dei fusibili in polisilicio: tutti i gate dei transistori sonocollegati alle word line e inizialmente tutti i fusibili sono intatti, quindi in tutti ibit della memoria e contenuto uno zero. Si fa poi passare una corrente abbastanzagrande nei MOS che corrispondono alle celle nelle quali vogliamo immagazzinare un1 logico: il fusibile in polisilicio fonde e il MOS corrispondente non puo svolgere piualcuna funzione.

195

Le EPROM hanno anch’esse una struttura equivalente a una ROM a MOS, mautilizzano dei transistori MOS molto particolari, con due gate sovrapposti, comeillustrato nella figura seguente.

ossido

+ n +

S D

G

floating gate

n

Il gate superiore e collegato al terminale esterno di gate e svolge una funzione ana-loga a quella del gate di un normale MOS. Il gate inferiore, invece, e localizzatoall’interno dell’ossido ed e detto “floating gate”, proprio perche e isolato dal resto deldispositivo. Tali gate vengono realizzati in polisilicio, vale a dire silicio policristallinofatto crescere sull’ossido (mentre sul substrato e possibile far crescere silicio con ilcorretto ordinamento cristallino, sull’ossido, che e un materiale amorfo, possiamo ot-tenere soltanto silicio anch’esso amorfo, costituito da molti grani cristallini diversi).Il polisilicio, opportunamente drogato, ha un comportamento elettricamente simile aquello di un conduttore ed e piu semplice da depositare di un metallo.

Se il gate flottante viene portato a un potenziale negativo accumulandovi deglielettroni, questo determina una traslazione verso destra della transcaratteristica delMOS: gli elettroni immagazzinati nel gate flottante respingeranno quelli che dovreb-bero formare il canale e sara quindi necessario applicare una tensione positiva piugrande al gate superiore per ottenere la formazione del canale stesso. Un caricamentodel gate flottante con elettroni porta dunque a un aumento della tensione di sogliaVT del transistore.

valore logico 1

D

VGS1 V 4 V

gate flottante

scarico

valore logico 0

gate flottante

carico

I

Vediamo ora come e possibile caricare il gate flottante. Si impone una tensione VDS

piuttosto elevata: questa determina la formazione nel canale dei cosiddetti “elettronicaldi” o “hot electron”, i quali hanno questa denominazione proprio perche, a causadell’azione del forte campo elettrico, hanno un’energia nettamente superiore a quelladel reticolo cristallino, l’interazione con il quale, tramite collisioni, non e sufficiente acreare un equilibrio termico. Proprio in virtu di questa elevata energia, gli elettroni

196

caldi sono in grado di abbandonare il canale e penetrare nell’ossido, una proprietache li rende particolarmente dannosi nei normali transistori MOS, perche in essi por-ta a un danneggiamento dell’ossido e a una variazione della carica intrappolata nellostesso, che determinano una variazione nel tempo delle caratteristiche del dispositivo.Nei transistori MOS per le memorie EPROM, invece, questa proprieta viene sfruttatavantaggiosamente, perche applicando anche una tensione sufficientemente grande trail gate superiore e il canale si riescono a trasferire elettroni caldi nel gate flottanteper effetto “tunnel”. L’effetto tunnel e una proprieta che nasce dalla natura ondula-toria delle particelle e che consente a una particella di superare, con una probabilitanon nulla, una barriera di potenziale anche se questa ha altezza superiore all’energiaposseduta dalla particella stessa. La probabilita di attraversamento dipende dalladifferenza tra l’altezza della barriera e l’energia della particella (e tanto piu piccolaquanto piu grande e questa differenza) e dallo spessore della barriera nella direzionedi attraversamento (diminuisce al crescere dello spessore della barriera). La com-binazione dell’accresciuta energia degli elettroni caldi con l’alterazione del profilo dipotenziale in direzione verticale (in conseguenza della tensione applicata al gate) ren-dono la probabilita di tunnel abbastanza grande da caricare rapidamente il floatinggate. Non appena si torna a valori normali della VDS e della VGS l’andamento dellabarriera di potenziale tra gate flottante e canale e tale da rendere la probabilita diritorno degli elettroni verso il canale estremamente piccola, per cui questi rimangonointrappolati per tempi dell’ordine delle decine di anni. E possibile peraltro causareun rapido ritorno degli elettroni dal floating gate al canale fornendo loro l’energianecessaria per superare la barriera sotto forma di fotoni ultravioletti alla lunghezzad’onda di 253.7 nm. L’energia trasportata da un fotone (come fu per la prima voltapostulato per spiegare l’effetto fotoelettrico) e infatti proporzionale alla sua frequenzaν tramite la costante h di Planck: E = hν. I fotoni della luce visibile, che hannolunghezza d’onda superiore a circa 350 nm, possiedono quindi un’energia che non esufficiente a portare l’elettrone al di sopra della barriera (ricordiamo che la frequenzaν e legata alla lunghezza d’onda λ dalla relazione c = λν, dove c e la velocita dellaluce nel vuoto). Si noti che, come nell’effetto fotoelettrico, quello che conta e l’energiadel singolo fotone e non l’intensita totale del fascio luminoso: anche utilizzando unlaser non si riuscirebbe a causare il ritorno degli elettroni se la lunghezza d’onda none abbastanza piccola.

Le tensioni utilizzate per la scrittura di un bit sono dell’ordine di 25 V per laVGS e di 18 V per la VDS . Prima di scrivere i dati in una EPROM la si cancellatramite esposizione a luce ultravioletta della corretta lunghezza d’onda: in questomodo tutte le celle hanno il floating gate scarico e contengono quindi uno 0 logico. Siprocede poi alla scrittura di quelle celle nelle quali vogliamo che sia immagazzinatoun 1.

Per la lettura, la word line alla quale e connesso il gate della cella alla quale siamointeressati viene portata a una tensione intermedia tra la VT0 che si ha a gate flottantescarico e la VT1 per gate flottante carico: in questo modo, se il gate flottante e scarico,il transistore conduce e la corrispondente bit line viene posta a livello logico basso;viceversa, se il gate flottante e carico, il transistore non conduce e la corrispondentebit line rimane al livello logico alto al quale era stata precaricata.

Il principale inconveniente delle memorie EPROM consiste nel fatto che per can-cellarle e riprogrammarle e necessaria una esposizione a luce ultravioletta e quindi sitratta di un’operazione abbastanza complicata, che richiede attrezzature ausiliarie ela rimozione della memoria dall’apparecchiatura in cui e inserita. Un notevole pro-gresso e rappresentato dalle memorie EEPROM (o E2PROM) (Electrically Erasable

197

Programmable Read Only Memory), le quali possono essere cancellate elettricamen-te, senza la necessita di esporle a luce ultravioletta. Anche le E2PROM si basanosulla struttura della ROM a MOS e impiegano un transistore con gate flottante, chepero ha delle caratteristiche diverse da quello utilizzato nelle EPROM: lo strato diossido che separa il gate flottante dal canale e estremamente sottile. Proprio per talemotivo questo tipo di transistore viene definito FLOTOX (Floating Gate Thin Oxi-de) MOS. Il simbolo circuitale del transistore FLOTOX e rappresentato nella figuraseguente.

S

G

D

Se si pone il drain a un valore di tensione basso (0 V) e il gate viene invece por-tato a una tensione positiva relativamente elevata (18 V), la barriera tra canale efloating gate viene distorta in modo tale da consentire il passaggio di elettroni ver-so il floating gate stesso, che si carica. Se si inverte invece il segno della tensionetra gate e drain, si ha la scarica del floating gate, poiche gli elettroni riescono adattraversare l’ossido in senso inverso. In presenza di tensioni tra gate e canale cherientrano nella gamma utilizzata per il normale funzionamento (lettura) della me-moria, gli elettroni eventualmente intrappolati nel gate flottante possono rimanerviper un tempo estremamente lungo, superiore alla decina di anni. Resta da vederecome possiamo sfruttare queste interessanti proprieta del FLOTOX per realizzareuna memoria E2PROM.

Potremmo pensare di utilizzare i MOS FLOTOX come i MOS di una ROM,ma nasce un problema: consideriamo per esempio una porzione di 2 × 2 bit di unaipotetica EEPROM realizzata in maniera analoga a una ROM.

j

i

i+1

j+1

Supponiamo di voler programmare la cella (i, j): dobbiamo dunque porre una ten-sione di 18 V sulla word line i e di 0 V sulla bit line j. Per evitare che venga scritta

198

anche la cella (i, j+1) dobbiamo porre la bit line j+1 a 18 V e per evitare che vengala cella (i+1, j) dobbiamo mettere la word line i+1 a 0 V. Quindi, essendo la wordline i+1 a 0 V e la bit line j+1 a 18 V, si ha una cancellazione indesiderata del datoin (i + 1, j + 1)! Inoltre il transistore (i, j + 1), avendo VDS = 18 V e VGS = 18 V,dissipa una notevole potenza. Questo semplice layout non e quindi utilizzabile inpratica per la realizzazione di una memoria EEPROM.

Si verificherebbero problemi anche durante l’operazione di cancellazione di unacella. Supponiamo di voler cancellare la cella (i, j): poniamo dunque la word line i a0 V e la bit line j a 18 V. Per non cancellare anche la cella (i, j + 1) dovremo porrela bit line j + 1 a 0 e per non cancellare la cella (i + 1, j) la word line i + 1 dovraessere a 18 V. In questo modo, pero la cella (i+ 1, j + 1) viene scritta!

La soluzione che effettivamente si utilizza si basa su una cella elementare piucomplessa, come quella rappresentata nella figura che segue.

gndj

sel i

i

j

In questo caso e stato aggiunto un secondo transistore, che svolge la funzione dienable (abilitazione) della cella. Inoltre risulta necessario raddoppiare il numero diword line (per l’aggiunta delle linee di selezione, indicate con “sel”) e quello di bitline (per l’aggiunta delle linee per la connessione a massa dei FLOTOX, indicatecon “gnd”). L’architettura del chip risulta pertanto notevolmente piu complessa, maquesta volta si ottiene il comportamento desiderato. Infatti per programmare la cella(i, j) poniamo la word line i a 18 V, la bit line j a 0, sel i a 18 V, in modo da farcondurre il transistore di enable e lasciamo gnd j flottante (per esempio utilizzandouna porta tristate). In questo modo il floating gate del transistore i, j viene caricato.Per evitare di cancellare la cella i + 1, j + 1 basta mettere sel i + 1 a 0, per cui ilrelativo transistore di enable risulta interdetto. Inoltre, rendendo gnd j +1 flottantesi evita una dissipazione di potenza indesiderata nel transistore i, j + 1.

Realizziamo una tabella con l’indicazione delle varie tensioni necessarie nelle fasidi scrittura, lettura e cancellazione di una EEPROM del tipo appena considerato.Rappresentiamo con W (write) l’operazione di scrittura (scrittura di un 1, corrispon-dente al caricamento del gate flottante), con R (read) quella di lettura e con E (erase)quella di cancellazione.

199

sel i j gnd sel i+ 1 j + 1 gndi j i+ 1 j + 1

W 18 18 0 F 0 0 18 F

E 18 0 18 F 0 0 0 F

R 5 2.5 Di,j 0 0 0 Di,j+1 0

Nella tabella si e indicata con F la condizione di terminale flottante e con Dk,m

il dato contenuto nella locazione k,m. Notiamo che tutti gli inconvenienti prece-dentemente incontrati sono risolti, infatti durante la scrittura della cella (i, j) la cella(j + 1, i + 1) non viene piu cancellata, essendo la linea sel i + 1 disabilitata; inoltrela cella i, j + 1 non e piu attraversata da una forte corrente, dato che gnd j + 1 eflottante. Anche i problemi che si presentavano durante la cancellazione della cella(i, j) non sussistono piu, come si puo immediatamente verificare sulla base dei daticontenuti nella tabella.

Osserviamo che nella fase di lettura la word line viene posta alla tensione di2.5 V: questa e stata scelta in modo da trovarsi in mezzo tra la tensione di soglia confloating gate scarico e quella con floating gate carico. In questo modo, se il floatinggate e scarico il transistore conduce e in uscita abbiamo uno 0 logico; se il floatinggate e invece carico il transistore non conduce e in uscita otteniamo un 1 logico.

La struttura interna di una EEPROM e, in base a quanto abbiamo visto finora,piuttosto complessa. Esistono peraltro EEPROM che si basano su una cella elementa-re con un solo transistore FLOTOX, per le quali la cancellazione puo essere effettuatasoltanto per tutte le celle allo stesso tempo, analogamente a quanto avviene per leEPROM, ma tramite un impulso elettrico. Tali memorie sono denominate FLASHEEPROM e richiedono, per il corretto funzionamento, una circuiteria di controllopiuttosto complessa che non esamineremo nel dettaglio. Esistono infine anche EE-PROM con una struttura di cella intermedia tra quella a due transistori e quella dellaFLASH EEPROM: si tratta di memorie nelle quali la cella elementare e costituita daun singolo transistore che, grazie a un gate con una conformazione particolare, riescea svolgere contemporaneamente funzioni analoghe a quelle del transistore di enablee il FLOTOX.

Ricordiamo infine che non e possibile scrivere e cancellare le EEPROM un nu-mero indefinito di volte, poiche le caratteristiche ne risulterebbero progressivamentedegradate. Il numero massimo di cicli di scrittura effettuabili su una EEPROM sen-za che si presentino problemi significativi varia in genere tra 104 e 105. Le memorieEEPROM, a parte considerazioni di velocita e di costo, non possono essere quindiutilizzate al posto delle RAM nelle applicazioni, piu tipiche, in cui il numero di ciclidi scrittura e estremamente elevato (come nella memoria di lavoro di un micropro-cessore).

200

18. Circuiti monostabili, astabili e generazione di segnali diclock

18.1 Introduzione

Prenderemo in esame varı circuiti basati su porte logiche e pochi componenti passiviesterni che consentono di produrre impulsi di durata prefissata, forme d’onda quadree rettangolari, segnali di clock. Vedremo anche l’utilizzo del circuito integrato NE555che e un interessante esempio di combinazione di funzioni digitali e analogiche e harilevante interesse applicativo.

18.2 Multivibratore monostabile

Il multivibratore monostabile, come suggerito dal nome, ha uno stato stabile dal qualepuo essere spostato tramite una perturbazione esterna e al quale poi ritorna una voltatrascorso un intervallo di tempo determinato. Se consideriamo un monostabile peril quale la condizione stabile corrisponde al livello basso, avremo un comportamentocome quello descritto nella figura seguente: l’uscita si trova normalmente al livellobasso, finche in ingresso non si presenta un impulso di breve durata, il quale determinail passaggio dell’uscita al livello alto per un tempo T determinato dalle caratteristicheinterne del monostabile e indipendente dalla durata τ dell’impulso di ingresso, purchequesta sia minore di T e maggiore di un valore minimo necessario per causare lacommutazione.

T

in

vout

t

t

τ

v

Una possibile realizzazione circuitale di un monostabile basato su porte logiche eriportata nello schema che segue, nel quale compaiono due porte NOR e due elementipassivi.

v

2v

R

VDD

Cin

v

outv

1

Per l’analisi del circuito facciamo l’ipotesi che siano presenti diodi di protezione agliingressi delle porte, ma che non sia presente alcuna resistenza di protezione in serie oche tale resistenza sia di valore trascurabile. Cerchiamo innanzitutto di individuare

201

quale sia lo stato stabile del circuito: in condizioni di regime la resistenza R porteral’ingresso del secondo NOR (usato semplicemente come inverter) al livello alto, ca-ricando o scaricando opportunamente il condensatore C; quindi nello stato stabilel’uscita sara a livello basso. Di conseguenza, poiche in codizioni di riposo l’ingresso eanch’esso a livello basso, l’uscita v1 del primo NOR sara a livello alto e il condensatoreC sara scarico, avendo ambedue le armature a livello alto. Se in ingresso si presentaun impulso a livello alto, l’uscita del primo NOR commuta a livello basso, ma nonraggiunge esattamente il valore nullo, poiche il transistore di pull-down all’uscita ditale NOR avra una resistenza RON diversa da zero. Quindi la tensione v1, subitodopo la commutazione, sara pari a

V ∗ = VDDRON/(R+RON)

e quindi la sua variazione, rispetto all’istante immediatamente precedente, risultera

∆v1 =R

R+RONVDD.

vout

v1

v2

*

V*

thV

T

DD+Vγ

V

t

t

t

V

La tensione v2 subira istantaneamente la stessa variazione, data l’inerzialita del con-densatore C rispetto alla tensione, dopodiche iniziera a salire con legge esponenziale,a causa del transitorio di carica di C, tendendo a VDD. Peraltro, quando v2 rag-giungera la soglia di commutazione Vth dell’inverter rappresentato dal secondo NOR,l’uscita passera di nuovo al livello basso, determinando la commutazione del primoNOR, la cui uscita v1 non potra pero raggiungere istantaneamente il valore VDD, poi-che la variazione di tensione su v1 deve essere uguale a quella su v2 (data l’inerzialitadel condensatore) e quest’ultima non puo superare VDD + Vγ , a causa della presenzaall’ingresso della porta di diodi di protezione. Quindi sia la v1 sia la v2 possonovariare istantaneamente solo di una quantita pari a VDD +Vγ −Vth. E da notare chela v1 raggiungera poi il valore VDD molto velocemente, dato che la costante di tempo

202

del transitorio relativo risulta pari al prodotto di C per la somma della RON (questavolta dovuta alla rete di pull-up della prima porta) e della resistenza del diodo (inconduzione) di protezione della seconda porta. Tali resistenze sono molto piccole,quindi la costante di tempo e trascurabile sulla scala del grafico rappresentato, percui il ritorno di v1 a VDD e praticamente istantaneo. Il ritorno di v2 a VDD e invecepiu lento, poiche, non appena la tensione v2 scende al di sotto di VDD+Vγ , i diodi diprotezione risultano interdetti e la costante di tempo diventa molto piu lunga datoche e pari al prodotto di C per la somma di R e di RON . Il monostabile sara prontoa ricevere un nuovo impulso di trigger in ingresso solo quando v2 sara tornata a VDD

(se desideriamo che il periodo per cui l’uscita rimane alta sia esattamente T ): si parlaquindi di un tempo di “recovery” che deve trascorrere dopo il termine dell’impulsodi uscita prima che il monostabile sia pronto per operare nuovamente.

Procediamo ora a determinare l’effettiva durata T dell’impulso di uscita del mo-nostabile. Si tratta di studiare il transitorio di carica del condensatore C. La tensioneiniziale su v2 risulta Vi = V ∗ e quella finale a cui tenderebbe v2 e Vf = VDD. Dob-biamo determinare il valore dell’intervallo di tempo T trascorso il quale v2 raggiungeil valore Vth di commutazione, che possiamo porre pari a VDD/2. L’espressione deltransitorio risulta:

v2(t) =Vf + (Vi − Vf )e−t/τ

=VDD + (V ∗ − VDD)e−t/τ

=VDD − VDDR

R+RONe−t/τ ,

dove τ = C(R+RON), dato che la resistenza vista da C e R+RON.Poiche all’istante T viene raggiunta la tensione di soglia Vth, possiamo scrivere

Vth = VDD − VDDR

R+RONe−T/τ ,

che, con semplici passaggi, diventa

VDD

VDD − Vth· R

R+RON= eT/τ

e quindi

T = (R+RON)C ln

(VDD

VDD − Vth· R

R+RON

).

Osserviamo che la presenza dei diodi tagliatori non influenza il calcolo di T , dato cheessi entrano in gioco solo quando l’uscita del monostabile torna al livello basso. Seassumiamo trascurabile il valore di RON, possiamo scrivere

T = RC ln

(VDD

VDD − Vth

)

e, se assumiamo Vth = VDD/2,T = RC ln 2.

Il tempo di recovery che dobbiamo attendere prima di poter riutilizzare il monostabile,corrispondente al tempo necessario per riportare v2 a VDD, e pari ad alcune costantidi tempo RC (se RON e trascurabile rispetto a R).

203

18.3 Multivibratore astabile

E possibile, con l’utilizzo di porte logiche e di pochi altri componenti, ottenere anchedei multivibratori astabili, di cui forniamo un esempio nella figura seguente, dovesono indicati dei NOR, che svolgono peraltro la funzione di semplici NOT.

C

i1v

o1v 02

v

R

Analizziamo il comportamento del circuito facendo le ipotesi semplificative che laRON di uscita delle porte sia nulla e che i diodi di protezione sugli ingressi sianoideali, con Vγ = 0 e senza alcuna resistenza in serie. Supponiamo di partire da unacondizione in cui l’ingresso del primo NOT (vi1) e superiore alla soglia di commuta-zione Vth: in tal caso l’uscita vo1 del primo NOT e a livello basso e quella vo2 delsecondo NOT e a livello alto. Il condensatore tende quindi a caricarsi (con polaritapositiva a destra e negativa a sinistra), finche Vi1 non raggiunge il valore Vth. Aquesto punto vo1 passa a VDD e vo2 passa a 0.

thV

vi1

vo2

vo1

t

t

t

In assenza dei diodi di protezione sugli ingressi, la tensione vi1 scenderebbe a unvalore pari a Vth−VDD, data l’inerzialita del condensatore alle variazioni di tensione(la tensione sul terminale a destra del condensatore subisce una variazione da VDD a0, quindi quello a sinistra dovrebbe subire un’identica variazione), tuttavia i diodi diprotezione impediscono che vi1 diventi negativa e quindi si raggiunge semplicementelo zero. Istantaneamente anche vo2 non puo subire una variazione maggiore di quelladi vi1, ma raggiunge poi lo zero con una costante di tempo molto veloce (analoga aquella gia vista per il transitorio di vi1 nel caso del monostabile) e trascurabile sullascala del periodo del segnale di uscita. A questo punto il condensatore C comincia acaricarsi con polarita positiva a sinistra e negativa a destra, finche vi1 non raggiunge ilvalore Vth: cio determina una nuova commutazione delle due porte, quindi vo1 passa azero e vo2 risale a VDD. In assenza dei diodi di protezione vi1 raggiungerebbe il valoreVth+VDD, ma, proprio per l’azione di tali diodi, non puo salire oltre VDD. Da questomomento in poi inizia un nuovo ciclo, con una diminuzione della tensione vi1 fino alraggiungimento di Vth, ecc. Per completezza va detto che, essendo la resistenza perla limitazione di corrente posta in serie agli ingressi delle porte di valore abbastanzaelevato, l’effettiva tensione raggiungibile ai terminali di ingresso delle porte logiche e

204

sostanzialmente la stessa che si avrebbe senza diodi di protezione: potremmo quinditrascurare completamente l’effetto di tali diodi, ottenendo risultati un po’ diversi peri calcoli che seguono.

Procediamo ora alla determinazione del periodo della forma d’onda prodotta daquesto circuito, definendo T1 la porzione del periodo in cui l’uscita si trova a livellologico basso e T2 la restante porzione. Nel transitorio relativo a T1 la tensione vi1varia secondo il transitorio

vi1 = VDD

(1− e−t/τ

),

dove τ e la costante di tempo RC. Poiche la commutazione avviene quando vi1raggiunge Vth, abbiamo:

VDD − Vth

VDD= e−T1/τ .

Pertanto

T1 = RC lnVDD

VDD − Vth.

Calcoliamo poi T2: poiche durante T2 la tensione su vi1 scende da VDD, tendendo a0, possiamo scrivere

vi1 = VDDe−t/τ .

Dato che la commutazione si verifica quando vi1 raggiunge Vth,

Vth = VDD e−T2/τ .

QuindiVth

VDD= e−T2/τ ,

per cui

T2 = RC lnVDD

Vth.

Il periodo totale sara dato dalla somma di T1 e T2:

T = T1 + T2 = RC

[ln

(VDD

VDD − Vth· VDD

Vth

)].

Nel caso in cui sia Vth = VDD/2, T1 e T2 risultano tra loro uguali e la forma d’ondain uscita e quadra, con periodo T = RC ln 4. Se si ripetesse lo stesso calcolo sen-za considerare l’azione dei diodi di protezione (assumendo la presenza di resistenzeelevate in serie agli ingressi) otterremmo T = 2RC ln 3.

18.4 Oscillatore ad anello

Se si pongono in cascata un numero dispari di circuiti NOT e poi si riporta l’uscitadell’ultimo all’ingresso del primo e possibile realizzare un particolare tipo di gene-ratore di onda quadra detto oscillatore ad anello (ring oscillator). Esaminiamoneil funzionamento prendendo in considerazione il caso di tre soli inverter in cascata(di solito se ne utilizzano almeno 5), in modo da rendere la trattazione abbastanzasemplice.

u1 v2 v3 vv

205

Supponiamo di avere un fronte di salita su v1: questo si trasformera, su v2, in unfronte di discesa ritardato di un tempo pari al ritardo di propagazione tp; dopo unulteriore intervallo tp avremo un fronte di salita su v3 e, infine, dopo 3tp, un frontedi discesa arrivera su v1. Tale fronte di discesa si propaghera attraverso la catena diinverter, fino a ripresentarsi come fronte di salita su v1 dopo un altro intervallo paria 3tp. Ne consegue che il circuito in esame produce un’onda quadra con un periodopari a 6tp e quindi con frequenza 1/(6tp). Se si ha un numero N di inverter (chedeve essere dispari perche il comportamento descritto abbia luogo), otteniamo unafrequenza pari a 1/(2Ntp).

v1

v3

v2

tp

t

t

t

Quindi un oscillatore ad anello puo rappresentare un modo molto semplice per misu-rare il ritardo di propagazione di un particolare inverter. La misura di una frequenzarelativamente bassa (se si usa un numero sufficiente di inverter) e infatti un’operazionenettamente piu semplice della misura di un ritardo molto piccolo.

18.5 Oscillatori quarzati

I generatori di forme d’onda che abbiamo visto finora sono adatti (eccetto quelliad anello) a raggiungere frequenze non molto elevate (al piu una decina di kHz)e la loro frequenza di lavoro dipende fortemente dal valore di elementi circuitaliche presentano notevoli derive in funzione della temperatura. Quindi, se vogliamoottenere un segnale di clock a frequenza elevata e con buone caratteristiche di stabilitain frequenza, dobbiamo ricorrere a soluzioni di tipo diverso. Un metodo piuttostoeconomico per raggiungere stabilita in frequenza dell’ordine della parte su milioneconsiste nell’utilizzo delle proprieta piezoelettriche di sottili lamine di quarzo.

I materiali piezoelettrici presentano la caratteristica di dar luogo a una differenzadi potenziale elettrico se sollecitati meccanicamente (si pensi agli accendigas piezoe-lettrici) o di deformarsi se soggetti all’applicazione di un campo elettrico (si pensi aglialtoparlanti piezoelettrici). Queste importanti proprieta consentono di far interagireun sistema risonante meccanico con un circuito elettrico, mantenendo l’elevato Qcaratteristico del sistema meccanico. Il fattore di qualita Q rappresenta sostanzial-mente il rapporto tra l’energia in gioco negli elementi reattivi e quella dissipata in

206

un ciclo negli elementi resistivi. Un sistema senza dissipazione sarebbe caratterizzatoda un Q infinito, dato che l’energia dissipata risulterebbe nulla. Nel caso di un filtropassa banda il Q si definisce come il rapporto fra la frequenza centrale e la banda(Q = f0/B), infatti tanto minore e la componente dissipativa, tanto piu stretta e lacurva di risposta del filtro.

Nei risonatori elettrici, a causa delle inevitabili resistenze parassite, non si rie-scono a raggiungere valori di Q superiori a qualche centinaio, mentre nei risonatorimeccanici valori di molte migliaia sono possibili.

Il risonatore meccanico che si utilizza negli oscillatori di clock e costituito dauna lamina di cristallo piezoelettrico (genericamente definito in campo elettronicosemplicemente “quarzo”) sulle cui superfici sono stati depositati due elettrodi metal-lici, come nella figura che segue, dove e anche rappresentato il simbolo circuitale delquarzo.

metallo XTAL

quarzo

Possiamo tracciare un circuito elettrico equivalente del quarzo, costituito dal parallelodi un circuito risonante RLCs, rappresentativo della risonanza meccanica, e di uncondensatore Cp, che rappresenta la capacita tra gli elettrodi.

C

SC

R

L

P

Calcoliamo l’impedenza del circuito equivalente che abbiamo rappresentato: si trattadi valutare il parallelo dei due rami, trascurando la resistenza R, che risulta moltopiccola, data la scarsa dissipazione. Abbiamo dunque:

Z(jω) =1

jωCp +1

1jωCs

+jωL

=1− ω2LCs

(1− ω2LCs)jωCp + jωCs

=1− ω2LCs

jωCp

(Cs+Cp

Cp− ω2CsL

) =1

CsL− ω2

jωCp

(Cs+Cp

CsCpL− ω2

) .

Se definiamo ωs = 1/√CsL e ωp =

√(Cp + Cs)/(CsCpL) (osserviamo che ωp > ωs,

dato che CpCs/(Cp+Cs) e minore di Cs), possiamo riscrivere la precedente equazione

207

nella forma

Z(jω) =1

jωCp

ω2 − ω2s

ω2 − ω2p

.

Notiamo che l’impedenza e puramente reattiva, dato che il primo fattore e imma-ginario e il secondo reale. Notiamo inoltre che la reattanza (la parte immaginariadell’impedenza) risulta negativa per ω < ωs, positiva per ω compresa nell’intervallo(molto piccolo) tra ωs e ωp e nuovamente negativa per ω > ωp.

ωω ωs p

X

Notiamo inoltre che nell’intervallo in cui la reattanza e positiva (induttiva) ha ancheun andamento molto ripido in funzione della frequenza. Questo e un aspetto im-portante, perche se utilizziamo il quarzo in questa regione in combinazione con unareattanza capacitiva esterna, si avra una frequenza di risonanza che varia poco ancheper grosse variazioni della componente capacitiva, come e facile comprendere dallarappresentazione grafica contenuta nella figura seguente.

∆ω

X

−XC1

−XC2

−XC3

ω

L

X

La risonanza si ottiene quando la reattanza totale risulta nulla, quindi quando −XC

(reattanza capacitiva) e pari a XL (reattanza induttiva del quarzo). Data la fortependenza di XL, anche ampie variazioni di XC determinano uno spostamento ∆ωmolto piccolo della pulsazione alla quale si ha la risonanza.

Negli oscillatori il quarzo viene sempre utilizzato nella regione di frequenze nellaquale ha un comportamento induttivo, sia perche in essa l’andamento in funzionedella frequenza e piu ripido sia perche e preferibile sostituire i componenti induttivi(i quali presentano perdite a causa della loro resistenza serie) piuttosto che quellicapacitivi, che hanno un comportamento piu vicino a quello ideale.

Uno schema tipicamente impiegato e quello dell’oscillatore di Pierce, che utilizzacome elemento attivo un inverter CMOS, secondo lo schema di seguito riportato.

208

XTAL2 1

f

V2

C C

R

R

Vu

V1

La resistenza Rf e necessaria per mantenere il punto di lavoro esattamente nel centrodella caratteristica, laddove il guadagno e molto elevato. Infatti il quarzo non consen-te il passaggio di una componente continua, quindi in assenza di Rf la componentecontinua subirebbe una deriva non controllabile. In conseguenza della presenza di Rf

la componente continua della tensione di ingresso deve risultare pari a quella dellatensione di uscita (non c’e caduta di tensione in continua su Rf , dato che non puofluire una corrente continua in C2, nel quarzo o nell’ingresso dell’inverter): se con-sideriamo il legame tra ingresso e uscita imposto dall’andamento della caratteristicadi trasferimento dell’inverter, concludiamo che il valor medio all’ingresso e all’uscitasara pari alla meta della tensione di alimentazione, quindi il punto di lavoro sara,come desiderato, proprio al centro della caratteristica.

In base al criterio di Barkhausen, per ottenere il funzionamento di un oscillatoree necessario che il guadagno attraverso l’anello di reazione abbia fase nulla (in mododa riportare in ingresso un segnale esattamente in fase con quello che lo ha prodotto)e modulo unitario. In realta la seconda condizione e indispensabile soltanto se sivuole ottenere una forma d’onda in uscita sinusoidale, altrimenti e sufficiente che ilmodulo sia maggiore dell’unita. A rigore si dovrebbe parlare di oscillatori solo nel ca-so di circuiti che producono una forma d’onda sinusoidale (mentre gli altro sarebberopiu propriamente generatori di forma d’onda), ma e ormai entrato nell’uso comunedefinire oscillatori anche circuiti come quello che stiamo esaminando, la cui formad’onda di uscita e quadra. Dato che in questo caso il guadagno di anello e maggio-re dell’unita, l’ampiezza viene limitata dal fenomeno della saturazione dell’inverter.Supponiamo che il quarzo e C2 siano in risonanza con C1, per cui, alla frequenzafondamentale di funzionamento dell’oscillatore, non scorre corrente in R (un circuitorisonante parallelo presenta un’impedenza infinita alla frequenza di risonanza). In talcaso la tensione V1 (sempre alla frequenza fondamentale) su C1 e uguale a quella Vu

presente in uscita. Quindi possiamo calcolare la tensione V2 ai capi del condensatoreC2 considerando il partitore tra il quarzo (con impedenza jX) e C2:

V2 =Vu

1jωC2

1jωC2

+ jX=

Vu

1− ωC2X.

Per ottenere una fase totale nulla, lo sfasamento tra Vu e V2 dovra risultare di 180,dato che l’inverter introduce il rimanente sfasamento di 180. Dovra quindi risultare1− ωC2X < 0, che puo anche scriversi ωC2X > 1, quindi X deve essere maggiore dizero e dunque induttiva. Pertanto, il circuito che stiamo considerando e tale da farfunzionare il quarzo nella zona induttiva.

209

Imponiamo ora che la serie del quarzo e di C2 (sono in serie, dato che l’ingressodell’inverter non assorbe corrente) sia effettivamente in risonanza con il condensatoreC1:

jωC1 +1

jX + 1jωC2

= 0

Con qualche passaggio otteniamo

jωC2 = jω2C1C2X − jωC1

e quindi

ω =1

X

C2 + C1

C1C2.

Ricordiamo che X e anch’essa funzione di ω, per cui dobbiamo sviluppare ulterior-mente i calcoli, per ottenere un’espressione esplicita della pulsazione di funziona-mento. Sostituiamo in questa equazione l’espressione che abbiamo precedentementeottenuto per X(ω), ottenendo

ω = −ωCp

ω2 − ω2p

ω2 − ω2s

C1 + C2

C1C2.

Sviluppando i calcoli ricaviamo

ω2 +C1C2

(C1 + C2)Cpω2 =

C1C2

(C1 + C2)Cpω2s + ω2

p.

Poniamo

k =C1C2

(C1 + C2)Cp,

ottenendoω2(1 + k) = kω2

s + ω2p,

da cui, dividendo per 1 + k e sommando e sottraendo un termine del tipo

ω2pk

1 + k,

ricaviamo

ω2 =k

1 + kω2s +

ω2p

1 + k+

ω2pk

1 + k− ω2

pk

1 + k

=ω2p −

k

1 + k(ω2

p − ω2s).

Osserviamo che il terminek

1 + k(ω2

p − ω2s)

rappresenta una frazione dell’intervallo [ω2s , ω

2p], dato che k > 0 e quindi k/(k+1) < 1.

Ne consegue che ωs < ω < ωp, per cui il quarzo opera effettivamente nella regione incui la sua reattanza e induttiva.

210

Possiamo ora ricavare l’espressione di k/(1 + k) dalla definizione di k preceden-temente data:

k

1 + k=

C1C2

C1C2 + Cp(C1 + C2),

da cui otteniamo

ω2 = ω2p +

C1C2

C1C2 + Cp(C1 + C2)

(ω2s − ω2

p

).

E possibile sostituire uno dei condensatori con un condensatore variabile perottenere una regolazione fine del valore della frequenza. Il campo di regolazione ecomunque molto piccolo, perche anche una variazione piuttosto grande delle capacitasposta comunque di poco la frequenza di oscillazione (in genere meno di una parteper mille).

18.6 Applicazioni del circuito integrato NE555

Il circuito integrato NE555 contiene al suo interno dei comparatori di tensione eun flip-flop SR, oltre ad altri componenti come un transistore utile a scaricare ca-pacita connesse esternamente. Lo NE555 ha un numero estremamente grande diapplicazioni in circuiti analogico-digitali, in particolare nella realizzazione di timer,di multivibratori astabili, di formatori di impulsi.

Lo schema a blocchi interno e rappresentato nella figura seguente, dove e ancheindicata la corrispondenza dei terminali con quelli del case plastico dual-in-line piucomunemente utilizzato. Le tre resistenze R formano un partitore sul quale sonodisponibili le tensioni 1/3 VCC e 2/3 VCC .

R

1GND

RVCC

8

1

2

3

4

8

7

6

5

4

Q

DISCHARGE

3

7

S

R

Q

6

5

2TR

THR

R

Se sull’ingresso TH (Threshold) e presente una tensione superiore a 2/3 VCC , vieneattivato il terminale di reset del flip-flop; se invece e presente una tensione inferiore a1/3 VCC sull’ingresso TR (trigger), risulta attivato il terminale di set del flip-flop. Ilflip-flop ha anche un altro terminale di reset, attivo allo stato basso, che e collegatoal piedino 4. L’uscita negata del flip-flop viene portata al terminale di uscita esternotramite un inverter in grado di erogare correnti fino a 200 mA e comanda anche untransistore open collector che viene portato in saturazione quando l’uscita esterna eallo stato basso.

L’attivazione del reset sul piedino 4 e prioritaria rispetto agli altri ingressi delflip-flop e tra gli altri due ingressi il set e prioritario rispetto al reset. La tensione di

211

alimentazione VCC puo essere compresa tra 4.5 e 16 V e l’uscita, purche si scelga ilcorretto valore di VCC , e compatibile con circuiti logici sia CMOS sia TTL.

Tracciamo un diagramma che rappresenti lo stato dell’uscita in funzione dellostato degli ingressi TH e TR.

VCC

CCVCCV1/3

CCV2/3

S=1

R=0

S=1

R=0

S=0

S=0R=1

V VTH TR=

VTH

VTR

R=1

Per VTR < 1/3 VCC , il terminale di set e attivo e quindi l’uscita e sempre a livelloalto, anche se VTH > 2/3 VCC , perche, come abbiamo gia detto, il set ha priorita sulreset. Se invece VTR supera 1/3 VCC , l’uscita rimarra nello stato in cui si trovavaprecedentemente se VTH < 2/3 VCC (dato che in tal caso ne il set ne il reset sonoattivi) oppure sara forzata al livello basso se VTH > 2/3 VCC .

Prendiamo ora in esame il caso particolare consistente nel collegare insieme THe TR: il comportamento e descritto dalla bisettrice del primo quadrante, indicatasul grafico precedente. Se partiamo da un valore basso di tensione di ingresso, citroviamo nella regione (S = 1, R = 0), quindi l’uscita si trova al livello alto. Unulteriore incremento della tensione di ingresso ci porta nella regione (S = 0, R = 0),per cui l’uscita rimane al livello alto, finche l’ingresso non supera la tensione di2/3 VCC , e raggiungiamo la condizione (S = 0, R = 1), per cui l’uscita passa allivello basso. Tornando verso valori di tensione di ingresso bassi, attraversiamo dinuovo la regione (S = 0, R = 0), per cui l’uscita rimane al livello basso, finche nonattraversiamo la soglia corrispondente a 1/3 VCC e l’uscita torna al livello alto, datoche siamo nella regione (S = 1, R = 0). Abbiamo quindi ottenuto un trigger diSchmitt, la cui caratteristica di trasferimento e rappresentata nella figura seguente.

Vin

Vout

V31

CC V32

CC

VCC

Vediamo ora come si puo utilizzare lo NE555 per realizzare un timer, che so-stanzialmente corrisponde a un monostabile (lo si definisce timer perche la duratadell’impulso di uscita puo essere anche dell’ordine di qualche minuto.

212

C

inv

uv

TR

R

THQ

D

CCV

A riposo, quando all’ingresso TR e presente una tensione superiore a 1/3 VCC , l’uscitasi trova a livello basso, quindi il terminale di discharge mantiene il condensatore scari-co e il terminale TH disattivato. La condizione descritta risulta pertanto consistente.Se applichiamo un impulso di valore inferiore a 1/3 VCC sull’ingresso TR, l’uscitapassa allo stato alto e il condensatore C comincia a caricarsi, come indicato nellafigura seguente, dato che il terminale di discharge e ora flottante.

2

C

CCV

vin

vu

t

t

t

T

3

v

Quando la tensione sul condensatore raggiunge 2/3 VCC , avviene una nuova com-mutazione e l’uscita passa al livello basso, causando anche, tramite il terminale didischarge, la scarica del condensatore, riportando tutto nella condizione iniziale. Que-sto monostabile ha quindi il vantaggio, rispetto a quello a porte logiche visto in pre-cedenza, di non richiedere alcun tempo di attesa prima che sia possibile fornire iningresso un nuovo impulso, dopo che e terminato l’impulso di uscita.

213

Possiamo facilmente calcolare la durata dell’impulso di uscita: questa corrispon-de al tempo impiegato dalla tensione sul condensatore per raggiungere 2/3 VCC :

2

3VCC = VCC

(1− e−T/RC

).

Quindi otteniamo1

3= e−T/RC ,

da cui

T = RC ln 3.

Possiamo ottenere tempi T anche piuttosto lunghi: se consideriamo di poter utilizzareresistenze RC tra i 100 Ω e qualche megaohm, con condensatori di qualche decina dimicrofarad si possono raggiungere tempi oltre il centinaio di secondi. Non si possonoimpiegare resistenze troppo piccole, altrimenti la corrente entrante nel terminale didischarge potrebbe raggiungere valori eccessivi ne si possono utilizzare resistenzedi valore troppo alto, perche le correnti parassite che fluiscono nell’integrato e nelcondensatore (specialmente se si utilizzano condensatori elettrolitici) darebbero luogoa cadute di tensione eccessive.

Un’altra possibile applicazione dello NE555 consiste nella realizzazione di unmultivibratore astabile, un possibile schema del quale e riportato di seguito.

B

A

R

v

TR

THQ

D

CCV

C

Ru

Partiamo da una condizione nella quale l’uscita si trovi al livello basso e in cui quindiil terminale di discharge sia connesso a massa e determini la scarica di C tramiteRB : quando la tensione sul condensatore raggiunge 1/3 VCC , l’uscita passa al livelloalto, D diventa flottante e il condensatore comincia a caricarsi tramite la serie di RA

e di RB , fino a che la tensione ai suoi capi non raggiunge 2/3 VCC e si verifica ilpassaggio dell’uscita al livello basso e l’inizio di una nuova scarica di C attraversoRB . L’andamento delle tensioni e rappresentato nella figura che segue.Calcoliamo il periodo della forma d’onda rettangolare ottenuta: il tempo T1 percui l’uscita rimane al livello alto corrisponde a quello di carica del condensatore da

214

vC

vu

T1

CCV3

2

CCV3

1

vRESET

vSET

T2

t

t

t

t

1/3 VCC a 2/3 VCC tramite RA+RB , quindi con costante di tempo τ1 = C(RA+RB),per cui

2

3VCC = VCC +

(1

3VCC − VCC

)e−T1/τ1

e dunqueT1 = C(RA +RB) ln 2.

Il tempo T2 corrisponde invece a quello di scarica, tramite RB, da 2/3 VCC a 1/3 VCC ,con costante di tempo τ2 = CRB :

1

3VCC =

2

3VCCe

−T2/τ2 ,

pertantoT2 = CRB ln 2.

Il periodo della forma d’onda ottenuta risulta percio

T = T1 + T2 = C(2RB +RA) ln 2.

Notiamo che le tensioni sui terminali interni di set e di reset hanno una forma impul-siva, con durata di ciascun impulso molto breve. Il motivo della durata molto breve esemplice da capire: consideriamo per esempio il caso del terminale di reset. Quandola tensione sul condensatore raggiunge il valore 2/3VCC , il terminale di reset vieneportato a livello alto e avviene la commutazione dell’uscita al livello basso; a questopunto il terminale di discharge entra in azione, iniziando immediatamente a scaricareil condensatore, per cui la tensione scende subito al di sotto di 2/3VCC e il terminaledi reset torna al livello logico basso.

215

19. Logica programmabile

19.1 Introduzione

La realizzazione di circuiti logici di una certa complessita a partire da circuiti integra-ti SSI (Small Scale Integration), che contengono al piu una decina di porte logiche,conduce a schede di dimensioni eccessive e a costi di realizzazione troppo elevati. Intali situazioni si cerca quindi di ricorrere a circuiti integrati di tipo diverso, conte-nenti un numero elevato di porte logiche: e chiaro che tali circuiti integrati devonoessere concepiti in modo che sia possibile “programmarli” sul campo o, al limite,in sede di fabbricazione, in modo da ottenere esattamente le funzioni logiche desi-derate. Un modo molto semplice di ottenere una rete combinatoria programmabileconsiste nell’uso di una PROM: i terminali degli indirizzi corrispondono agli ingressie il dato di uscita corrisponde al valore immagazzinato nella cella individuata da cia-scuna combinazione delle variabili di ingresso. La funzione logica svolta da una retecombinatoria cosı realizzata e pertanto completamente programmabile. Il problemadell’implementazione di una rete combinatoria tramite una PROM sta nel fatto che ledimensioni di quest’ultima crescono piuttosto rapidamente con il numero delle varia-bili di ingresso, per cui una tale soluzione e valida solo se si ha un numero di ingressipiuttosto limitato.

Sono stati pertanto studiati approcci di tipo diverso, che contengono anche ele-menti di logica sequenziale, e che verranno brevemente trattati in questo capitolo.L’utilizzo delle diverse soluzioni dipende sia dalla complessita del circuito che si in-tende realizzare sia dal numero di pezzi che si prevede di produrre, dato che il costounitario puo essere fortemente dipendente dal volume della produzione.

19.2 Programmable Array Logic (PAL)

L’approccio della Programmable Array Logic si basa sulla rappresentazione dellafunzione logica in termini di somma di prodotti, quindi su una struttura costituitada porte AND ai cui ingressi vengono presentate le variabili complementate o noncomplementate e le cui uscite sono connesse a una porta OR che svolge la somma deiprodotti. La struttura base di una PAL e riportata nella figura seguente.

D

Y

A B C

La struttura a matrice che precede gli AND si definisce “piano AND” e rappresentala parte piu importante della PAL, quella sulla quale si svolge la programmazione,consistente nel creare le connessioni desiderate tra le linee verticali e quelle orizzontali.Vediamo quale puo essere un’implementazione del piano AND di una PAL in terminicircuitali. Lo schema riportato di seguito implementa la funzione logica AND se le

216

A

V

Alla porta OR

DDV

Alla porta OR

B

DD

variabili di ingresso complementate sono scambiate, come indicato, con quelle noncomplementate.Infatti la struttura e quella di un NOR, in cui, per esempio, abbiamo Y =A+B + C = A · B · C e, quindi, negando ciascuna delle variabili di ingresso, siottiene un AND. I componenti indicati sui source sono fusibili, che possono essereinterrotti in fase di programmazione (eliminando quindi la corrispondente interse-zione tra linee verticali e orizzontali). Una PAL riprogrammabile potrebbe essereottenuta sostituendo i MOS indicati con dei MOS con floating gate come quelli delleEPROM, consentendo quindi la cancellazione tramite esposizione agli ultravioletti, ocome quelli delle E2PROM, permettendo dunque la cancellazione elettrica.

Se il numero delle variabili di ingresso e molto elevato, la dimensione del pianoAND cresce in modo eccessivo, anche se le intersezioni tra le linee verticali e quelleorizzontali sono in effetti in numero ridotto. Lo spazio sul chip non viene quindisfruttato efficientemente da PAL di grosse dimensioni. Per tale motivo, per circuiti amolti ingressi, si ricorre a soluzioni di tipo diverso, che vengono discusse nel paragrafoseguente.

19.3 Programmable Logic Device (PLD)

Un PLD e costituito da un certo numero di PAL interconnesse tra loro da una matricedi connessioni bidirezionali detta PIA (Programmable Interconnect Array), che puoessere programmata in modo da ottenere una connessione tra due qualsiasi punti delsistema. La PIA e una struttura molto complessa, dato che deve garantire qualunqueinterconnessione, mantenendo pero sempre lo stesso ritardo. Spesso il suo progettocostituisce un segreto industriale gelosamente custodito.

Uno schema a blocchi di un PLD e riportato nella figura che segue, dove sonoanche rappresentati i pad di I/O, che consentono l’interfacciamento con il mondoesterno e possono contenere della logica sequenziale.Sono indicati anche dei collegamenti che dall’esterno raggiungono solo le PAL, pervariabili che non necessitano di transitare dalla PIA, come, per esempio, dei segnalidi reset globali. Notiamo che in questa struttura sono programmabili sia le PAL siala PIA e, in parte, i pad di I/O. I PLD possono sostituire fino a un centinaio diintegrati SSI (Small Scale Integration), mentre le PAL possono sostituirne intorno auna decina.

Per circuiti logici con complessita equivalente maggiore di qualche centinaio diintegrati SSI e necessario ricorrere a soluzioni con progetto ad hoc, che consistono

217

ingr. dedicati

I/O

I/O

I/O

I/O

PAL

PAL PAL

PAL

Programmable

interconnect

array

PIA

nei cosiddetti circuiti ASIC.

19.4 Application Specific Integrated Circuit (ASIC)

I circuiti ASIC vengono progettati specificamente per una determinata applicazione,quindi il layout puo essere ottimizzato e il numero di componenti ridotto a quelloeffettivamente necessario. I vantaggi di un tale approccio sono evidenti: il consumodi potenza viene ridotto e la velocita risulta incrementata, grazie all’ottimizzazionedel progetto; il circuito ha un ingombro minimo, essendo compreso tutto all’internodi un singolo chip; l’affidabilita risulta notevolmente incrementata, per l’assenza disaldature; infine l’effettiva struttura interna non e visibile, se non con mezzi moltosofisticati, e quindi e difficile che il progetto venga riprodotto da un concorrente. Glisvantaggi degli ASIC sono rappresentati dall’elevato costo di progetto, che richiedel’uso di tool CAD (Computer Aided Design) sofisticati e molto costosi, e dalla tec-nologia richiesta per l’effettiva realizzazione del circuito integrato, che e disponibilesolo presso poche silicon foundery nel mondo. Anche la fase di test e complessa, datoche, a meno di usare tecniche complesse e costose come la microscopia elettronica acontrasto di tensione, non e possibile avere accesso ai nodi interni del circuito. Lapreparazione di sequenze di dati di ingresso capaci di verificare al meglio la funziona-lita di un circuito ASIC (creazione dei vettori di test) e una specialita a se stante, cherichiede notevoli sforzi anche a livello di ricerca. Un altro svantaggio e rappresentatodal “turn around time” (il tempo che trascorre dal momento in cui si inizia il progettoal momento in cui il chip e effettivamente disponibile) piuttosto lungo a causa delleinterazioni, anche abbastanza complesse, che devono aversi tra progettisti e fonderia.

In un ASIC si fa una distinzione tra la parte che svolge tutte le funzioni logichecaratteristiche del particolare progetto (core) e i pad di I/O, che contengono i com-ponenti necessari per interfacciare il core con l’esterno. La disposizione di tali partisul chip e illustrata nella figura che segue, con i pad di I/O che formano una coronaintorno al core.

CORE

218

Gli ASIC si possono distinguere in due categorie principali: i Full-Custom e i Semi-Custom. Nel caso full-custom tutto il core deve essere progettato, mentre in quellodel semi-custom gli elementi base del core sono gia definiti dalla fonderia e il progettoriguarda sostanzialmente le connessioni tra tali elementi.

Ulteriori distinzioni si possono fare tra i vari tipi di ASIC semi-custom, che sidistinguono nelle categorie principali dei “Gate Arrays”, “Sea of Gates” e “StandardCells”. I “Gate Arrays” sono costituiti da file di transistori PMOS e NMOS i qualipossono essere interconnessi tra loro in maniera selezionabile dal progettista. I ”Seaof Gates” sono costituiti da un insieme di molti transistori distribuiti in modo menoregolare che nei ”Gate Arrays”. Infine l’approccio ”Standard Cells” consiste in uncore formato da celle preprogettate che svolgono funzioni logiche elementari e inquesto caso il progettista deve solo definire la loro interconnessione.

19.5 Field Programmable Gate Arrays (FPGA)

Come abbiamo visto, la soluzione basata su circuiti ASIC diventa economicamenteconveniente solo nel caso in cui siano previste produzioni di grande volume (in mododa poter ammortizzare i costi di progetto e di realizzazione delle maschere). Un ap-proccio che consente di realizzare circuiti digitali anche complessi su un singolo chipsenza dover ricorrere a tecnologie custom e rappresentato dalle FPGA (Field Pro-grammable Gate Arrays), strutture contenenti celle elementari (che realizzano fun-zioni sia combinatorie sia sequenziali), la cui interconnessione viene definita tramiteuna procedura di programmazione. L’effettiva struttura interna delle FPGA dipendedal costruttore e puo variare anche notevolmente dall’uno all’altro. Per esempio, leFPGA ACTEL hanno una struttura che ricorda quella ”Standard Cells” degli ASICe sono costituite da blocchi logici di tipo sequenziale o combinatorio allineati secondouna sequenza opportuna e tra i quali e possibile programmare le interconnessioni. LeFPGA Xilinx, molto utilizzate attualmente, hanno una struttura diversa, rappresen-tata schematicamente nella figura che segue, in cui e presente una corona esterna dipad di I/O programmabili detti IOB (Input Output Block).

IOB

IOB

IOB

IOB IOB IOB IOB

PC PC PC PC

PC PC PC PC

PCPCPCPC

CLB CLB CLB

CLBCLBCLB

IOB=Input Output Block CLB= Configurable Logic Block

PC=Programmable Connection

All’interno della corona si ha una matrice di blocchi logici programmabili detti CLB(Configurable Logic Block) che possono essere collegati tra loro e con i pad di I/Otramite una rete di connessioni programmabile, ciascuna delle quali e controllata daun bit di configurazione. La complessita della struttura e notevole, cosı come quelladella procedura di programmazione, che coinvolge sia i pad di I/O sia i CLB sia leconnessioni programmabili.

219

Oltre che per la realizzazione di piccole serie, le FPGA si utilizzano anche perla realizzazione di prototipi di ASIC, data la facilita di programmazione e di ripro-grammazione e la rapidita con cui il progetto puo essere verificato, data l’immediatadisponibilita sul mercato delle FPGA stesse.

Un esempio particolare di applicazione delle FPGA e rappresentato dal TERA-MAC (sviluppato nell’ambito di una collaborazione tra Hewlett-Packard e Universityof California at Los Angeles), un calcolatore riconfigurabile basato su una strutturaa matrice di FPGA scelte in maniera che alcune di esse siano sicuramente difetto-se e connesse con un cablaggio non affidabile al 100%. Un software appositamenterealizzato va a esaminare la struttura hardware del TERAMAC, individuando i com-ponenti non funzionanti e configura le FPGA in modo da realizzare un computeroperante in modo corretto. Se durante il funzionamento intervengono altri guastioppure vengono addirittura tolte delle schede, si puo far girare di nuovo il softwarein questione e ottenere ancora un computer funzionante, anche se con prestazioni unpo’ inferiori. Lo scopo del TERAMAC e di tipo dimostrativo, per far vedere come siapossibile, purche si preveda un margine sufficiente di ridondanza, realizzare sistemicorrettamente funzionanti anche a partire da componenti che siano in parte difettosi.

220