MOMENTO III

Presentado por:

Carlos Augusto AlayonC.C 1.123.085.104

Presentado a:

Carlos Emel Ruiz(Tutor)

Universidad Nacional Abierta y a DistanciaUNAD

Sistemas Digitales Secuenciales90178A_220

Ingeniería Electrónica2015

INTRODUCCIÓN

La mayoría de los sistemas digitales, se encuentran constituidos por circuitos

combinatorios y elementos de la memoria, donde la sección combinatoria acepta

señales lógicas de entradas externas y de las salidas de los elementos de la

memoria, el circuito combinatorio opera sobre estas entradas externas a fin de

producir diversas salidas, algunas de las cuales se utilizan para determinar los

valores binarios que se almacenarán en los elementos de la memoria, dichas

salidas a su vez, se dirigen hacia entradas de compuertas lógicas en los circuitos

combinatorios, este proceso indica que las salidas externas y de un sistema digital

son función de sus entradas externas y de la información almacenada en sus

elementos de memoria. El elemento más importante de una memoria

semiconductora es el flip-flop, el cual está formado por un ensamble de

compuertas lógicas, el cual puede tener una o más entradas que se emplean para

provocar que el FF haga transiciones hacia atrás y hacia delante (“flip-flop”) entre

sus posibles estados de salida. Con los flip-flops conectados en cascada,

podemos diseñar diferentes dispositivos, en el caso que nos ocupa nos

centraremos en los contadores digitarles que se utilizan para dividir la frecuencia

de una señal de entrada, así como para contar o totalizar el número de pulsos de

entrada. En la siguiente práctica lo que se quiere es implementar de manera

correcta los flip-flops para la construcción de un contador digital capaz de realizar

el cómputo de los impulsos que recibe la entrada destinada, con la opción de

visualizar la secuencia de siete números: 2 – 4 – 6 – 8 – 0 – 1 – 3 – 5 – 7 – 9 de

manera cíclica mediante un display de siete segmentos, a continuación se muestra

el procedimiento a seguir para el diseño del mismo que nos permitirá comprender

el funcionamiento básico de los sistemas digitales secuenciales.

Desarrollo de la actividad

Dar solución al siguiente problema: Diseñar un circuito secuencial que permita en un display de siete segmentos la secuencia de diez números de la siguiente forma cíclica. 2 – 4 – 6 – 8 – 0 – 12 – 14 – 15 – 13 – 11 – 9 – 7 – 5 – 3 – 1. Con un temporizador C555 con una frecuencia de oscilación de tres (3) segundos.

Respuesta:

- Primero debemos coger la señal binaria de la secuencia:

0011 – 0110 – 0101 – 1100 – 0000 – 1010 – 1001 – 1000 – 1011 – 1110 – 1101 – 0100 – 0111 – 0010 - 0001

20011 4

0110

60101

8 1100

00000

121010

141001

151000

131011

111110

91101

70100

50111

30010

10001

TABLA CON LAS SALIDAS Y EL DECIMAL EQUIVALENTE

Q3 Q2 Q1 Q0 DECIMAL ESQUIVALENTE0 0 1 1 20 1 1 0 40 1 0 1 61 1 0 0 80 0 0 0 01 0 1 0 121 0 0 1 141 0 0 0 151 0 1 1 131 1 1 0 111 1 0 1 90 1 0 0 70 1 1 1 50 0 1 0 30 0 0 1 1

SALIDA DE FLIP/FLOP ESTADO FUTUROD C B A DECIMAL ESQUIVALENTE D C B A DECIMAL ESQUIVALENTE0 0 1 1 2 0 1 1 0 40 1 1 0 4 0 1 0 1 60 1 0 1 6 1 1 0 0 81 1 0 0 8 0 0 0 0 00 0 0 0 0 1 0 1 0 121 0 1 0 12 1 0 0 1 141 0 0 1 14 1 0 0 0 151 0 0 0 15 1 0 1 1 131 0 1 1 13 1 1 1 0 111 1 1 0 11 1 1 0 1 91 1 0 1 9 0 1 0 0 70 1 0 0 7 0 1 1 1 50 1 1 1 5 0 0 1 0 30 0 1 0 3 0 0 0 1 10 0 0 1 1 0 0 1 1 2

TablaQ3 Q2 Q1 Q0

2 0 0 1 1

4 0 1 1 0

5 0 1 0 1

8 1 1 0 0

0 0 0 0 0

12 1 0 1 0

14 1 0 0 1

15 1 0 0 0

13 1 0 1 1

11 1 1 1 0

9 1 1 0 1

7 0 1 0 0

5 0 1 1 1

3 0 0 1 0

1 0 0 0 1

FF4 FF3 FF2 FF1

J3 K3 J2 K2 J1 K1 J0 K0

0 X 1 X X 1 0 X

0 X X 0 1 X 0 X

1 X X 1 X 1 0 X

X 1 0 X 0 X 0 X

0 X 0 X 0 X 1 X

0 X 0 X 1 X X 0

0 X 1 X X 1 X 0

0 X X 0 1 X X 0

1 X X 1 X 1 X 0

Dar solución al siguiente problema: Diseñar un circuito secuencial que permita en un display de siete segmentos la secuencia de diez números de la siguiente forma cíclica. 2 – 4 – 6 – 8 – 0 – 12 – 14 – 15 – 13 – 11 – 9 – 7 – 5 – 3 – 1 . Con un temporizador C555 con una frecuencia de oscilación de tres (3) segundos.

Este circuito secuencial funciona con la utilización de 4 flip-flop JK, con una señal

de reloj proveniente del integrado 555 configurado como astable. Mediante los

estados de las entradas y salidas de los flip-flop podemos obtener la secuencia

que deseada, en este caso es la siguiente: 2, 4, 6, 8, 0, 1, 3, 5 7, 9, esto se logra

por la configuración del circuito de tal manera que las salidas Q3 Q2 Q1Y Q0

generen un número binario el cual se podrá visualizar gracias a la ayuda el

decodificador 4511 y display de siete segmentos de ánodo común. Las

compuertas OR son las que nos permiten que se generen valores adecuados a

las entradas de los flip-flop, con un adecuado arreglo aprovechando las salida de

los FLIP-FLOP para no requerir utilizar más compuertas y poder generar la

secuencia anteriormente mencionada.

Este circuito fue alimentado con una fuente de 9V. El 555 genera un periodo de

secuencia de 3 segundos, formula periodo del 555:

Para establecer el tiempo de carga tenemos la fórmula:

Tc=0.693 (Ra+Rb )C

Para establecer el tiempo de descarga la fórmula es:

Td=0,693 (Ra+Rb )C

T 1=0,693 (35KΩ+120KΩ )∗16,6µF

t 1=1,78 s

T 2=0,693 (Rb )∗C

T 2=0,693∗120KΩ∗16,6 Fµ

T 2=1,3 s

T=1,7 s+1,3 s

T=3 s

CONCLUSION

En el anterior trabajo hemos demostrado nuestro aprendizaje en el transcurso del

curso Sistemas Básicos Digitales, a través del diseño de un contador binario, en el

cual de una manera detallada mostramos el procedimiento a seguir para el diseño

del mismo, además de ello se tuvo en cuenta la tabla de excitación de los Flip-

Flop’s tipo JK y su respectivo diagrama lógico resultante de dicho diseño.

REFERENCIAS

BIBLIOGRAFICAS

GEORFFREY ACEVEDO GONZALEZ, Módulo del curso Sistemas Digitales

Secuenciales, MEDELLIN 2008.

PAGINAS WEB

http://www.kumbaya.name/ci1210/leccion10%20registros%20y

%20contadores/Dise%C3%B1o%20de%20Contadores.htm