ADL5372: 1500 ～ 2500 MHz の直交変調器...WCDMA Single carrier, 20 MHz carrier offset, –157.6 dBm/Hz P OUT = –10 dBm, P LO = 0 dBm; LO = 1966 MHz LO = 2150 MHz Output Power

1500～2500MHzの直交変調器

特長出力周波数範囲：1500～2500MHz変調帯域幅： 500MHz（3dB）以上1dB出力圧縮：14dBm＠1900MHzノイズ・フロア：－158dBm/Hzサイドバンド抑圧：－45dBc＠1900MHzキャリア混入：－45dBm＠1900MHz単電源動作：4.75～5.25V24ピンLFCSP_VQを採用

アプリケーションCDMA2000/GSM/WCDMAのセルラー通信システムWiMAX／ブロードバンド・ワイヤレス・アクセス・システムサテライト・モデム

機能ブロック図

図1

IBBP

IBBN

VOUTLOIP

LOIN

QBBN

QBBP

QUADRATUREPHASE

SPLITTER

100-11560

ADL5372

REV. 0本　　　社／ 105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル

電話03（5402）8200大阪営業所／ 532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号

電話06（6350）6868アナログ・デバイセズ株式会社

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。© 2006 Analog Devices, Inc. All rights reserved.

概要ADL5372は、1500～2500MHzでの使用に適した固定ゲイン直交変調器（F-MOD）ファミリーの製品です。位相精度と振幅のバランスが優れているため、通信システム向けの中間周波数の変調や、無線周波数の直接変調を高性能で実現します。

500MHzを超える3dBベースバンド帯域幅性能を持っているため、広帯域幅のゼロIFまたは低IFからRFまでの周波数アプリケーションや広帯域幅のデジタル・プリディストーション・トランスミッタでの使用に最適です。

2個の差動ベースバンド入力と1個のシングルエンドの局部発振器（LO）を入力して、シングルエンドの出力を発生します。

ADL5372は、アナログ・デバイセズの最新シリコンゲルマニウム・バイポーラ・プロセスを採用して製造しています。露出パッドつきの24ピン鉛フリーLFCSPパッケージを採用し、－40～＋85の温度範囲で仕様規定しています。鉛フリーの評価用ボードをも提供しています。

ADL5372

特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5ESDに関する注意. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

ピン配置とピン機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11回路説明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

基本接続 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12最適化. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

改訂履歴12/06―Revision 0: Initial Version

DACと変調器間のインターフェース . . . . . . . . . . . . . . . . . . 14AC振幅の制限 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14フィルタリング. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14AD9779補助DACをキャリア混入のゼロ調整に使用する方法. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15GSM動作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15WCDMA動作. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16WiMAX動作. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16PLLを使用したLOの発生 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16送信DACオプション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17変調器／復調器オプション. . . . . . . . . . . . . . . . . . . . . . . . . . . 17

評価用ボード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18特性評価のセットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

目次

― 2 ― REV. 0

仕様特に指定のない限り、VS＝5V、TA＝25、LO＝0dBm1シングルエンド、ベースバンドI/Q振幅＝500mVのDCバイアスと直交1.4Vp-p差動正弦波、ベースバンドI/Q周波数（fBB）＝1MHz。

表1

Parameter Conditions Min Typ Max Unit

OPERATING FREQUENCY RANGE Low frequency 1500 MHz

High frequency 2500 MHz

LO = 1900 MHz

Output Power VIQ = 1.4 V p-p differential 7.1 dBm

Output P1dB 14.2 dBm

Carrier Feedthrough –45 dBm

Sideband Suppression –45 dBc

Quadrature Error 0.21 Degrees

I/Q Amplitude Balance 0.09 dB

Second Harmonic POUT – (fLO + (2 x fBB)), POUT = 6.2 dBm –50 dBc

Third Harmonic POUT – (fLO + (3 x fBB)), POUT = 6.2 dBm –47 dBc

Output IP2 f1BB = 3.5 MHz, f2BB = 4.5 MHz, POUT = 1 dBm per tone 54 dBm


Noise Floor I/Q inputs = 0 V differential with a 500 mV common- –158 dBm/Hzmode bias, 20 MHz carrier offset; LO = 1960 MHz

GSM 6 MHz carrier offset, POUT = 5 dBm, PLO = 6 dBm; –158 dBc/HzLO = 1960 MHz

WCDMA Single carrier, 20 MHz carrier offset, –157.6 dBm/HzPOUT = –10 dBm, PLO = 0 dBm; LO = 1966 MHz

LO = 2150 MHz


OutputP1dB 14 dBm








Output IP3 f1BB = 3.5 MHz, f2BB = 4.5 MHz, POUT = 1 dBm per tone 26.5 dBm

Noise Floor I/Q inputs = 0 V differential with a 500 mV common- –158 dBm/Hzmode bias, 20 MHz carrier offset

WCDMA Single carrier, 20 MHz carrier offset, POUT = –10 dBm, –157.5 dBm/HzPLO = 0 dBm; LO = 2140 MHz

LO = 2400 MHz


OutputP1dB 12.4 dBm







ADL5372

REV. 0 ― 3 ―

ADL5372

Parameter Conditions Min Typ Max Unit


Output IP3 f1BB = 3.5 MHz, f2BB = 4.5 MHz, POUT = 1 dBm per tone 24.5 dBm

Noise Floor I/Q inputs = 0 V differential with a 500 mV common- –158.5 dBm/Hzmode bias, 20 MHz carrier offset; LO = 2350 MHz

WiMAX 10 MHz carrier bandwidth (256 subcarriers), 64 QAM –158 dBm/Hzsignal, 70 MHz carrier offset, POUT = –10 dBm, PLO = 0 dBm; LO = 2350 MHz

LO INPUTS

LO Drive Level1 Characterization performed at typical level –6 0 +6 dBm

Input Return Loss See Figure 9 for a plot of return loss vs. frequency –12 dB

BASEBAND INPUTS Pin IBBP, Pin IBBN, Pin QBBP, Pin QBBN

I and Q Input Bias Level 500 mV

Input Bias Current Current sourcing from each baseband input with a bias 45 µAof 500 mV dc2

Input Offset Current 0.1 µA

Differential Input Impedance 2900 kΩBandwidth (0.1 dB) LO = 1900 MHz, baseband input = 700 mV p-p sine 70 MHz

wave on 500 mV dc

Bandwidth (1 dB) LO = 1900 MHz, baseband input = 700 mV p-p sine 350 MHzwave on 500 mV dc

POWER SUPPLIES Pin VPS1 and Pin VPS2

Voltage 4.75 5.25 V

Supply Current 165 mA1 GSMアプリケーションでLO駆動レベルを高くすると、6MHzのキャリア・オフセット時にノイズが削減されます。2 アーキテクチャについては、「V/Iコンバータ」を参照。

― 4 ― REV. 0

ADL5372

REV. 0 ― 5 ―

絶対最大定格表2

Parameter Rating

Supply Voltage VPOS 5.5 V

IBBP, IBBN, QBBP, QBBN 0 V to 2 V

LOIP and LOIN 13 dBm

Internal Power Dissipation 1100 mW

θJA (Exposed Paddle Soldered Down) 54°C/W

Maximum Junction Temperature 150°C

Operating Temperature Range –40°C to +85°C

Storage Temperature Range –65°C to +150°C

左記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。1つでもパラメータの絶対最大定格を超えると、デバイスに影響を与える可能性があります。

ESDに関する注意ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

ADL5372

― 6 ― REV. 0

ピン配置とピン機能の説明

図2. ピン配置

表3. ピン機能の説明

ピン番号記号説明

1, 2, 7, 10 to 12, COM1 to COM4 入力コモン・ピン。低インピーダンス経路を介してグラウンド・プレーンに接続してください。21, 22

3 to 6, 14 to 18 VPS1 to VPS5 正の電源電圧ピン。すべてのピンを同じ電源（VS）に接続する必要があります。十分な外部バイパス処理を確実に行うために、各ピンとグラウンド間に0.1µFのコンデンサを接続してください。同じ記号の隣接する電源ピンは、1本のコンデンサを共用できます（図25を参照）。

8, 9 LOIP, LOIN 50Ωのシングルエンドの局部発振器入力。内部でDCバイアスされます。AC結合する必要があります。LOINをグラウンドにAC結合し、LOIPを通してLOを駆動してください。

13 VOUT デバイス出力。シングルエンドのRF出力です。負荷に対してAC結合してください。この出力はグラウンドを基準としています。

19, 20, 23, 24 IBBP, IBBN, 同相および直交ベースバンドの差動入力。これらの高インピーダンス入力は500mV DCにDCQBBN, QBBP バイアスし、低インピーダンス・ソースで駆動する必要があります。特性評価を行ったAC信号

振幅の公称値は、各ピン上で700mVp-pです。その結果として、500mVのDCバイアス時の差動駆動電圧レベルは1.4Vp-pになります。これらの入力は自己バイアスされないため、外部からバイアスする必要があります。

露出パッド低インピーダンス経路を介してグラウンド・プレーンに接続してください。

F-MODTOP VIEW

(Not to Scale)

COM1

VPS1COM1

VPS1VPS1VPS1

VPS5

VPS3VPS4

VPS2VPS2VOUT

1

32

456

18

1617

151413

2M

OC

NIO

LPI

OL

2M

OC

3M

OC

3M

OC

PB

BQ

4M

OC

NB

BQ

4M

OC

NB

BIP

BBI

7 98 01 11 21

42 2232 12 02 91

200-11560

ADL5372

REV. 0 ― 7 ―

0

1

2

3

4

5

6

7

8

9

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 300-11560

LO FREQUENCY (MHz)

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

TA = –40°C

TA = +25°C

TA = +85°C

0

2

4

6

8

10

12

14

16

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 600-1 1560

LO FREQUENCY (MHz)

)m

Bd(

Bd1

P T

UP

TU

O

TA = +85°C

TA = +25°C

TA = –40°C

図3. LO周波数（fLO）および温度対シングル・サイドバンド（SSB）出力パワー（POUT）

図6. fLOおよび温度対 SSB出力P 1dB圧縮ポイント（OP1dB）

0

1

2

3

4

5

6

7

8

9

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 400 -1156 0

LO FREQUENCY (MHz)

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

VS = 5V

VS = 5.25VVS = 4.75V

0

2

4

6

8

10

12

14

16

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 7 00-115 6 0

LO FREQUENCY (MHz)

)m

Bd(

Bd1

P T

UP

TU

O

VS = 4.75VVS = 5.25V

VS = 5V

図4. LO周波数（fLO）および電源対シングル・サイドバンド（SSB）出力パワー（POUT）

図7. fLOおよび電源対 SSB出力P 1dB圧縮ポイント（OP1dB）

5

0

–51 10 100 1000

)B

d( E

CN

AIR

AV

RE

WO

P T

UP

TU

O

BASEBAND FREQUENCY (MHz)

5 00- 11 56 0

340 -11 560

0180

30

330

60

90

270

300

120

240

150

210

2500MHz

1500MHz

1500MHz 2500MHz

S11 OF LOIPS22 OF OUTPUT

図5. 1MHzでのゲインに正規化されたIおよびQ入力帯域幅（fLO＝1900MHz）

図8. LOIP S11およびVOUT S22のスミス・チャート（fLO＝1600～2500MHz）

代表的な性能特性特に指定のない限り、VS＝5V、TA＝25、LO＝0dBmのシングルエンド、ベースバンドI/Q振幅＝500mVのDCバイアスと直交1.4Vp-p差動正弦波、ベースバンドI/Q周波数（fBB）＝1MHz。

ADL5372

― 8 ― REV. 0

–25

–20

–15

–10

–5

0

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500

0900-1156LO FREQUENCY (MHz)

)B

d( S

SO

L N

RU

TE

R

–60

–50

–40

–30

–20

–10

0

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 210-11 560

LO FREQUENCY (MHz)

)cB

d( N

OIS

SE

RP

PU

S D

NA

BE

DIS

TA = +85°C

TA = –40°C

TA = +25°C

図9. LOIPのリターン・ロス（S11）図12. fLOおよび温度対サイドバンド抑圧（複数のデバイスを表示）

–80

–70

–60

–50

–40

–30

–20

–10

0

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 010-1156 0

LO FREQUENCY (MHz)

)m

Bd(

HG

UO

RH

TD

EE

F R

EIR

RA

C

TA = +85°CTA = –40°C

TA = +25°C

–90

–80

–70

–60

–50

–40

–30

–20

–10

0

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500

140-1156 0

LO FREQUENCY (MHz)

)cB

d( N

OIS

SE

RP

PU

S D

NA

BE

DIS

TA = +85°C

TA = –40°CTA = +25°C

図10. fLOおよび温度対キャリア混入（複数のデバイスを表示）

図13. ゼロ調整後のfLOおよび温度対サイドバンド抑圧、25時（複数のデバイスを表示）

–90

–80

–70

–60

–50

–40

–30

–20

–10

0

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500

00 40 -1156LO FREQUENCY (MHz)

)m

Bd(

HG

UO

RH

TD

EE

F R

EIR

RA

C

TA = +85°CTA = –40°C

TA = +25°C–80

–70

–60

–50

–40

–30

–20

0.2 0.6 1.0 1.4 1.8 2.2 2.6 3.0 3.4

RE

DR

O-D

RIH

T ,N

OIT

RO

TS I

D R

ED

RO-

DN

OC

ES

,H

GU

OR

HT

DE

EF

REI

RR

AC ,

NO I

TR

OT

S ID

NO I

SS

ER

PP

US

DN

AB

ED I

S

–15

–10

–5

0

5

10

15

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

41 0- 1156 0

BASEBAND INPUT VOLTAGE (V p–p)

SSB OUTPUT POWER (dBm)

SIDEBAND SUPPRESSION (dBc)

THIRD ORDER (dBc)

SECOND ORDER (dBc)

CARRIERFEEDTHROUGH (dBm)

図11. ゼロ調整後のfLOおよび温度対キャリア混入、25時（複数のデバイスを表示）

図14. ベースバンド差動入力レベル対 2次歪みおよび3次歪み、キャリア混入、サイドバンド抑圧、SSB POUT（fLO＝1900MHz）

ADL5372

REV. 0 ― 9 ―

–80

–70

–60

–50

–40

–30

–20

0.2 0.6 1.0 1.4 1.8 2.2 2.6 3.0 3.4

RE

DR

O-D

RIH

T ,N

OIT

RO

TSI

D R

ED

RO-

DN

OC

ES

,H

GU

OR

HT

DE

EF

REI

RR

AC ,

NOI

TR

OT

SID

RP

PU

S D

NA

BE

DIS

NOI

SS

E

–15

–10

–5

0

5

10

15

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

510-11560

BASEBAND INPUT VOLTAGE (V p-p)


SIDEBAND SUPPR ESSION (dBc)

THIRD ORDER (dBc)

SECOND ORDER (dBc)


0

5

10

15

20

25

30

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500 81 0-11560

LO FREQUENCY (MHz)

)m

Bd(

TP

EC

RE

TNI

RE

DR

O-D

RIH

T T

UP

TU

O

TA = +25°C

TA = –40°CTA = +85°C

図15. ベースバンド差動入力レベル対 2次歪みおよび3次歪み、キャリア混入、サイドバンド抑圧、SSB POUT（fLO＝2150MHz）

図18. OIP3の周波数および温度特性

–20

–801500 2500

ED

RO-

DRI

HT

DN

A R

ED

RO-

DN

OC

ES

R)c

Bd(

NOI

TR

OT

SID

LO FREQUENCY (MHz)

610-1156 0

–70

–60

–50

–40

–30

1600 1700 1800 1900 2000 2100 2200 2300 2400

SECOND ORDERTA = –40°C SECOND ORDER

TA = +25°C

SECOND ORDERTA = +85°C

THIRD ORDERTA = +85°C THIRD ORDER

TA = –40°C

THIRD ORDERTA = +25°C

0

10

20

30

40

50

60

70

80

1500 1600 1700 1800 1900 2000 2100 2200 2300 2400 2500

0910- 1156LO FREQUENCY (MHz)

)m

Bd(

TP

EC

RE

TNI

RE

DR

O-D

NO

CE

S T

UP

TU

O

TA = +25°C

TA = –40°C

TA = +85°C

図16. fLOおよび温度対 2次歪みおよび3次歪み（ベースバンドI/Q振幅＝1.4Vp-p差動）

図19. OIP2の周波数および温度特性

–60

–55

–50

–45

–40

–35

–30

–25

–20

1M 10M 100M4

4.5

5

5.5

6

6.5

7

7.5

8

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

RE

DR

O-D

RIH

T ,N

OIT

RO

TSI

D R

ED

RO-

DN

OC

ES

,H

GU

OR

HT

DE

EF

REI

RR

AC ,

NOI

TR

OT

SID

NOI

SS

ER

PP

US

DN

AB

EDI

S

0710-1156BASEBAND FREQUENCY (Hz)



THIRD ORDER (dBc)

SECOND ORDER (dBc)

CARRIER FEEDTHROUGH (dBm)

RE

DR

O-D

RIH

T ,N

OIT

RO

TSI

D R

ED

RO-

DN

OC

ES

,H

GU

OR

HT

DE

EF

REI

RR

AC ,

NOI

TR

OT

SID

NOI

SS

ER

PP

US

DN

AB

EDI

S

–70

–60

–50

–40

–30

–20

–6 –4 –2 0 2 4 63

4

5

6

7

8)

mB

d( R

EW

OP

TU

PT

UO

BS

S020 -11560

LO AMPLITUDE (dBm)


THIRD ORDER (dBc)

SECOND ORDER (dBc)



図17. fBBおよび温度対 2次および3次歪み、キャリア混入、サイドバンド抑圧、SSB POUT（fLO＝1900MHz）

図20. LO振幅対 2次および3次歪み、キャリア混入、サイドバンド抑圧、SSB POUT

（fLO＝1900MHz）

ADL5372

― 10 ― REV. 0

3 20- 115 60

NOISE AT 20MHz OFFSET (dBm/Hz)

YTI

TN

AU

Q

0

2

4

6

8

10

12

14

16

18

20

22

1.951–

7.851–

3.851–

9.751–

5.751–

1.751–

9.851–

5.851–

1.851–

7.751–

3.751–

fLO = 1960MHz

図23. fLO＝1960MHz時の20MHzオフセット・ノイズ・フロア分布（I/Q振幅＝0mVp-p、500mVのDCバイアス時）

0.10

0.11

0.12

0.13

0.14

0.15

0.16

0.17

0.18

0.19

0.20

–40 –15 10 35 60 85

VS = 4.75V

VS = 5.25V

VS = 5V

2 40 -11560

TEMPERATURE (°C)

)A(

TN

ER

RU

C Y

LP

PU

S

図22. 電源電流の温度特性

RE

DR

O-D

RIH

T ,N

OIT

RO

TSI

D R

ED

RO-

DN

OC

ES

,H

GU

OR

HT

DE

EF

REI

RR

AC ,

NOI

TR

OT

SID

NOI

SS

ER

PP

US

DN

AB

EDI

S

–70

–60

–50

–40

–30

–20

–6 –4 –2 0 2 4 63

4

5

6

7

8

)m

Bd(

RE

WO

P T

UP

TU

O B

SS

120- 11560LO AMPLITUDE (dBm)


SIDEBAND SUPPRESSION (dBc) THIRD ORDER (dBc)

SECOND ORDER (dBc)


図21. LO振幅対 2次および3次歪み、キャリア混入、サイドバンド抑圧、SSB POUT

（fLO＝2150MHz）

ADL5372

REV. 0 ― 11 ―

動作原理

回路説明概要ADL5372は、LOインターフェース、ベースバンド電圧／電流（V/I）コンバータ、ミキサ、差動／シングルエンド（D/S）変換段、バイアス回路の5つの回路ブロックに分けられます。図24は、このデバイスの詳細なブロック図を示します。

図24. ブロック図

LOインターフェースは、直交する2つのLO信号を発生します。これらの信号はミキサの駆動に使用されます。IおよびQのベースバンド入力信号はV/I変換段によって電流に変換され、この電流が2個のミキサを駆動します。これらのミキサの出力が結合されて、シングルエンドの出力を供給する出力バランに送られます。バイアス・セルは、V/I変換段に対してリファレンス電流を発生します。

LOインターフェースLOインターフェースは、多相直交スプリッタとその後段のリミット・アンプで構成されます。LO入力インピーダンスは、多相によって設定されます。LOはシングルエンドまたは差動で駆動できます。シングルエンドで駆動するときは、LOINピンをACグラウンドに接続し、その間に1本のコンデンサを接続してください。直交する各LO信号はリミット・アンプを通過し、このアンプからミキサに制限された駆動信号が供給されます。

V/Iコンバータ差動ベースバンド入力（QBBP、QBBN、IBBN、IBBP）は、インピーダンスの高いPNPトランジスタのベースで構成されています。これらのピンに入力される電圧によって、ベースバンド電圧を電流に変換するV/I変換段が駆動されます。V/I変換段の差動出力電流は、それぞれ該当するギルバートセル・ミキサに送り込まれます。ベースバンド入力のDC同相電圧により、2個のミキサ・コア内で電流が設定されます。ベースバンド同相電圧が変化すると、ミキサ電流が変動し、変調器全体の性能が低下します。ベースバンド同相電圧には500mV DCのDC電圧を推奨します。

ミキサADL5372には、同相チャンネル（Iチャンネル）用と直交チャンネル（Qチャンネル）用の2個の二重平衡型ミキサがあります。いずれのミキサも、4個のクロス接続トランジスタを持つギルバートセルデザインを採用しています。2個のミキサからの出力電流は加算されて負荷に送られます。この負荷を経由して発生される信号がD/S変換段の駆動に使用されます。

D/S変換段出力D/S変換段は、差動信号をシングルエンド信号に変換するオンチップのバランで構成されます。このバランは、出力（VOUT）に対して高いインピーダンスを提供します。したがって、パワー伝達を最適化するために、出力に整合回路が必要になることがあります。

バイアス回路オンチップのバンドギャップ・リファレンス回路を使用することで、V/I変換段で必要な比例／絶対温度（PTAT）リファレンス電流が発生されます。

PHASESPLITTER

OUT

LOIP

LOIN

IBBP

IBBN

QBBP

QBBN

042 0-1 15 6

ADL5372

― 12 ― REV. 0

基本接続図25、ADL5372の基本的な接続を示します。

図25. ADL5372の基本的な接続

電源とグラウンディングVPSピンはすべて、同じ5V電源に接続します。同じ記号の隣接するピンを一緒に接続し、0.1µFのコンデンサでデカップリングしてください。これらのコンデンサは、ADL5372のできるだけ近くに配置してください。電源の範囲は4.75～5.25Vとします。

COM1ピン、COM2ピン、COM3ピン、COM4ピンは、低インピーダンス経路を介して同じグラウンド・プレーンに接続してください。パッケージの下側に装着されている露出パッドも同様に、熱的および電気的インピーダンスの低いグラウンド・プレーンにハンダ付けする必要があります。グラウンド・プレーンが回路ボード上の複数の層にまたがる場合は、露出パッド下側の9本のビアを使用して、これらの層を接続してください。アプリケーション・ノートAN-772では、LFCSPの熱的および電気的グラウンディングについて詳細に説明しています。

ベースバンド入力QBBP、QBBN、IBBP、IBBNのベースバンド入力は、差動の信号源で駆動する必要があります。1.4Vp-p差動（各ピン上で700mVp-p）の公称駆動レベルを500mV DCの同相レベルにバイアスさせてください。

ベースバンド入力のDC同相バイアス・レベルは、400～600mVの範囲です。そのため、使用可能な入力AC振幅範囲が狭くなります。DCバイアスの公称値が500mVであるため、最大限のAC振幅が可能ですが、下限はADL5372の入力範囲の下限に、また上限はアナログ・デバイセズの大半のD/Aコンバータ（DAC）に適用される出力コンプライアンス範囲の上限になります。

LO入力1本のAC結合コンデンサを経由して、シングルエンドのLO信号をLOIPピンに接続します。LO駆動パワーの推奨値は0dBmです。低インピーダンスの経路を経由して、LOリターン・ピンのLOINをグラウンドにAC結合してください。

公称値が0dBmのLO駆動レベルを最大6dBmまで増加させることで、変調器のノイズ性能を改善できます。この改善に伴ってサイドバンド抑圧性能が低下するため（図20を参照）、これを適用する際は慎重な配慮が必要です。LOソースから0dBmのレベルを供給できない場合は、パワーを0dBmよりも低く下げた動作が可能です。LO駆動レベルを低くすると、変調器ノイズがわずかに増加します。図20に、サイドバンド抑圧とキャリア混入に対してLOパワーが及ぼす影響を示します。図35に、GSMノイズに対してLOパワーが及ぼす影響を示します。

RF出力RF出力は、VOUTピン（13番ピン）から供給されます。このVOUTピンは、50Ω負荷の駆動能力を持つ内部バランに接続されます。アプリケーションで50Ωの出力インピーダンスが要求される場合は、整合回路の外付けが必要になります（S22の性能については図8を参照）。内部バランとグラウンド間には、低いDC経路が確保されます。ほとんどの場合は、VOUTピンを負荷にAC結合してください。

VPS5

VPS3

VPS4

VPS2

VPS2

VOUT

2M

OC

NIO

L

PIO

L

2M

OC

3M

OC

3M

OC

PB

BQ

4M

OC

NB

BQ

4M

OC

NB

BI

PB

BI

COM1

VPS1

COM1

VPS1

VPS1

VPS1

1

2

3

4

5

6

18

17

16

15

14

13

VOUT

C130.1µF

C11OPENC12

0.1µF

CLON100pF

C140.1µF

C150.1µF

C160.1µF

42 32 22 12 02 91

7 8 9 01 11 21

COUT100pF

VPOSSO

PV

QBBP QBBN IBBN IBBP

EXPOSED PADDLE

CLOP100pF

LO

GND

Z1F-MOD

52 0-115 60

ADL5372

REV. 0 ― 13 ―

最適化最適化技術の活用によって、ADL5372のキャリア混入とサイドバンド抑圧性能を改善できます。

キャリア混入のゼロ調整キャリア混入は、差動ベースバンドの各入力間で発生する微小なDCオフセットが原因となって発生します。理想的な変調器では、（VIOPP－VIOPN）と（VQOPP－VQOPN）の値がゼロであるため、キャリア混入は発生しません。しかし、実際の変調器では、これらの値がゼロにならないため、LOとのミックス時に有限のキャリア混入が発生します。ADL5372は、このキャリア混入を最小限に抑えるようにデザインされています。このキャリア混入をさらにもっと低く抑える必要がある場合は、（VIOPP－VIOPN）と（VQOPP－VQOPN）のオフセットにわずかな調整を加えることができます。Iチャンネルのオフセット一定にして、Qチャンネルのオフセットを変化させ、キャリア混入が最小レベルになるようにします。次に、キャリア混入が最小になったときのQチャンネルのオフセットを保ったまま、さらにキャリア混入が最小になるようIチャンネルのオフセットを調整します。このプロセスを2回反復することで、キャリア混入を出力ノイズと同じレベルまで削減できます。このゼロ調整機能は、オフセット調整の分解能による制限を受ける場合があります。図26は、ゼロ調整を行う際のDCオフセット対キャリア混入の関係を示します。

図26. DCオフセット電圧対キャリア混入（1900MHz時）

このゼロ調整プロセスの実行中は、ベースバンド入力のDCバイアスが500mVに維持される点に注意が必要です。オフセットがまったく加えられない場合は、

VIOPP = VIOPN = 500mV、すなわちVIOPP – VIOPN = VIOS = 0Vとなります。

＋VIOSのオフセットがIチャンネルの入力に加えられる場合は、

VIOPP = 500mV + VIOS/2、およびVIOPN = 500mV – VIOS/2となり、VIOPP – VIOPN = VIOS = になります。

この関係は、Qチャンネルにも同様に適用されます。

キャリアのゼロ・キャリブレーションは一度で行う方が望ましいことが多いものです。これは通常、単一周波数で行います。図2 7に、1 9 0 0 M H z時にゼロ調整の両側でL O周波数が±50MHzの範囲で変化するときに、これに伴ってキャリア混入が変動する関係を示します。

図27. ゼロ調整後のキャリア混入の周波数特性（1900MHz時）

サイドバンド抑圧の最適化サイドバンド抑圧は、IチャンネルとQチャンネル間の相対的なゲインと相対的な位相オフセットにより生じ、この2つのパラメータを調整してサイドバンドを抑圧できます。図28に、ゲインと位相の不平衡がサイドバンド抑圧に対して及ぼす影響を示します。

図28. 各種の直交振幅オフセット時の直交位相誤差対サイドバンド抑圧

図28からもわかるように、一方のパラメータだけを調整して、他方のパラメータを調整しない場合、サイドバンド抑圧の改善は限られたものになります。たとえば、振幅オフセットが0.25dBの場合、位相の不平衡を1°以下に改善しても、サイドバンド抑圧は改善されません。サイドバンド抑圧を最適化するには、位相と振幅間の調整を反復して行う必要があります。

各チャンネルのゲインを調整するか、またはデジタル・シグナル・プロセッサから送られるデジタル・データの位相とゲインを変更する方法で、サイドバンド抑圧をゼロ調整できます。

0dB

0.0125dB

0.025dB

0.05dB

0.125dB

0.25dB

0.5dB

1.25dB

2.5dB

0

–10

–20

–30

–40

–50

–60

–70

–80

–900.01 0.1 1 10 100

)cB

d( N

OIS

SE

RP

PU

S D

NA

BE

DIS

PHASE ERROR (Degrees)

8 2 0-115 6022 0- 11 560

LO FREQUENCY (MHz))

mB

d( H

GU

OR

HT

DE

EF

REI

RR

AC

–80

–75

–70

–65

–60

–55

–50

–45

–40

–35

–30

1850 1860 1870 1880 1890 1900 1910 1920 1930 1940 1950

–60

–88

–84

–80

–76

–72

–68

–64

–300 –240 –180 –120 –60 0 60 120 180 240 300

54 0- 11 560

)m

Bd(

HG

UO

RH

TD

EE

F R

E IR

RA

C

VP – VN OFFSET (µV)

ADL5372

― 14 ― REV. 0

アプリケーション情報

DACと変調器間のインターフェースADL5372は、アナログ・デバイセズのDACファミリー製品と最小の部品数でインターフェースするようにデザインされています。これらのDACは0～20mAの出力電流振幅を持ち、同様の出力を持つすべてのDACに対して、この項で説明するインターフェースを使用できます。

TxDAC®を用いたADL5372の駆動図29に、AD9779 TxDACを使用したインターフェースの例を示します。ADL5372のベースバンド入力には、500mVのDCバイアスが必要です。AD9779の各出力の平均出力電流は10mAです。したがって、各DAC出力とグラウンド間に1本の50Ω抵抗を接続すると、各抵抗を通過して流れる平均電流が10mAになるため、ADL5372の入力に必要とされる500mVのDCバイアスが発生されます。

図29. AD9779とADL5372間のインターフェース。50Ω抵抗をグラウンド間に接続して、ADL5372のベースバンド入力に対して500mVのDCバイアスを発生

AD9779の出力電流振幅は、0～20mAの範囲です。50Ω抵抗を接続すると、ADL5372のベースバンド入力に入力されるAC電圧の振幅は0～1Vになります。AD9779から出力されるフルスケールの正弦波は、500mVのDCバイアス時に1Vp-pのシングルエンド（または2Vp-pの差動）正弦波として表されます。

AC振幅の制限特定のDAC出力電流に対してAC電圧振幅を小さくすることが望ましい場合があります。もう1本の抵抗をインターフェースに追加することにより、これを達成できます。この抵抗は各差動ペアの間にシャント接続します（図30を参照）。この抵抗には、50Ω抵抗によってすでに設定されているDCバイアスを変化させずにAC振幅を削減する効果があります。

図30. 差動ペア間にシャント抵抗を接続する方法によるAC電圧振幅の削減

このAC電圧振幅制限抵抗の値は、所望のAC電圧振幅に基づいて選択します。図31は、50Ωのバイアス設定抵抗を使用する場合の振幅制限抵抗と、それを使用することにより発生するピークtoピークAC振幅との関係を示します。

図31. 50Ωのバイアス設定抵抗を使用する場合のAC振幅制限抵抗とピークtoピーク電圧振幅との関係

フィルタリング変調器の駆動時に発生するイメージを除去するために、DAC出力でローパス・フィルタリングを行う必要があります。バイアシングおよび「AC振幅の制限」で説明したAC振幅を設定するためのインターフェースが、このようなフィルタの使用に非常に適しています。DCバイアス設定用の抵抗とAC振幅制限用の抵抗の間にフィルタを挿入してください。このような処置を行うと、フィルタの入力および出力インピーダンスが設定されます。

2.0

1.8

1.6

1.4

1.2

1.0

0.8

0.6

0.4

0.2

010 100 1000 10000

)p-

p V(

GNI

WS

LAI

TN

ER

EF

FID

RL (Ω)

130-11560

RBIP50Ω

RBIN50Ω

93

92

19

20IBBN

IBBP

AD9779 F-MOD

RBQN50Ω

RBQP50Ω

84

83

23

24

RSLI100Ω

RSLQ100Ω

OUT1_N

OUT1_P

OUT2_P

OUT2_N

QBBP

QBBN

030-11 560

RBIP50Ω

RBIN50Ω

93

92

19

20OUT1_N

OUT1_P

IBBN

IBBP

AD9779 F-MOD

RBQN50Ω

RBQP50Ω

84

83

23

24OUT2_P

OUT2_N

QBBP

QBBN

9 20-11560

ADL5372

REV. 0 ― 15 ―

図32に、3dB周波数が3MHzの3次楕円ローパス・フィルタを使用する場合の例を示します。入力と出力のインピーダンスの整合がとれているため、フィルタデザインが容易になり、100Ωのシャント抵抗を選択して、1Vp-pのAC振幅を発生しています。

図32. 3MHzの3次楕円ローパス・フィルタを用いたDACと変調器のインターフェース

AD9779補助DACをキャリア混入のゼロ調整に使用する方法AD9779は補助DACを持っているため、各メインDACチャンネルの差動出力に微小な電流を注入できます。これを使用して、変調器から発生するキャリア混入のゼロ調整に必要となる微小なオフセット電圧を発生できます。図33は、補助DACを使用するために必要なインターフェースを示します。この回路では、4本の抵抗をインターフェースに追加します。

図33. 補助DAC抵抗を用いたDACと変調器のインターフェース

GSM動作図34に、1960MHz時のADL5372の出力パワー対GSM EVM、スペクトル・マスク、ノイズの特性を示します。LO振幅が所定の数値である場合、性能は出力パワーに依存しません。

図34. GSM EVMおよびスペクトル性能、1960MHz時のチャンネル・パワー、出力パワーの関連特性（LOパワー＝0dBm）

図35に、出力パワーが5dBmのときの1960MHz時のLO振幅対GSM EVMおよびノイズ性能の特性を示します。LO駆動レベルを上げると、ノイズ性能が向上しますが、EVM性能は低下します。

図35. 1960MHz時のLOパワー対 GSM EVMおよび6MHzノイズ・フロア、出力パワー＝5dBm

図35に、LO振幅が3dBmのときに、1960MHz時のGSM信号のノイズおよびEVMに最適な動作ポイントが得られることを示します。

720 -1 1560

LO DRIVE (dBm)

)%(

MV

E S

MR

DN

A K

AE

P

0

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

–6 –4 –2 0 2 4 6–120

–115

–110

–105

–100

–95

–90

–85

–80

)zHk001/c

Bd (

RO

OL

F E

SIO

N T

ES

FF

O zH

M6

6MHz NOISE FLOOR

RMS EVM

PEAK EVM

62 0-1156 0

OUTPUT POWER (dBm)

zHk0021

DN

A zHk006 ,z

Hk004 ,zHk052

)zHk0 3/c

Bd(

KS

AM

LA

RT

CE

PS

)zHk001/c

Bd(

RO

OL

F E

SIO

N T

ES

FF

O zH

M6

–110

–100

–90

–80

–70

–60

–50

–40

–30

–6 –4 –2 0 2 4 60

0.5

1.0

1.5

2.0

2.5

3.0

3.5

4.0

)%(

MV

E S

MR

DN

A K

AE

P

6 MHz NOISE FLOOR

1.2MHz

PEAK EVM

600kHz

400kHz

250kHz

RMS EVM

RBIP50Ω

RBIN50Ω

93

90

92

19

20IBBN

IBBP

AD9779 F-MOD

RBQN50Ω

RBQP50Ω

84

87

89

83

86

23

24

RSLI100Ω

RSLQ100Ω

OUT1_N

AUX1_N

AUX2_N

OUT1_P

AUX1_P

OUT2_P

AUX2_P

OUT2_N

QBBP

QBBN

LPI2.7nH

LNI2.7nH

1.1nFC1I

1.1nFC2I

LNQ2.7nH

LPQ2.7nH

1.1nFC1Q

1.1nFC2Q

250Ω

500Ω

500Ω

500Ω

500Ω

250Ω

250Ω

250Ω

33 0-115 60

RBIP50Ω

RBIN50Ω

93

92

19

20IBBN

IBBP

AD9779 F-MOD

RBQN50Ω

RBQP50Ω

84

83

23

24

RSLI100Ω

RSLQ100Ω

OUT1_N

OUT1_P

OUT2_P

OUT2_N

QBBP

QBBN

LPI2.7nH

LNI2.7nH

1.1nFC1I

1.1nFC2I

LNQ2.7nH

LPQ2.7nH

1.1nFC1Q

1.1nFC2Q

230 -11560

ADL5372

― 16 ― REV. 0

WCDMA動作ADL5372はWCDMA環境の動作に適しており、－10dBmの出力パワー時に72.5dB以下の隣接チャンネル・パワー比（ACPR）を維持し、－157dBm/Hzの20MHzノイズ・フロア性能を持っています。図36と図37に、LO周波数が1966MHzと2140MHzのときの出力パワー対ADL5372のACPRおよび20MHzオフセット・ノイズ・フロアの性能特性をそれぞれ示します。

図36. 1966MHz時の出力パワー対 WCDMA隣接およびオルタネート・チャンネル・パワー比、20MHzオフセット・ノイズ・フロア（LOパワー＝0dBm）

図37. 2140MHz時の出力パワー対 WCDMA隣接およびオルタネート・チャンネル・パワー比、20MHzオフセット・ノイズ・フロア（LOパワー＝0dBm）

WiMAX動作図38に、2350MHz時のADL5372の出力パワー対ACPRの性能特性を示します。10MHz帯域の64-QAM OFDM信号と256のサブキャリアを使用し、α＝2の二乗余弦フィルタを使用するテスト条件によります。

図38. 2350MHz時の出力パワー対 WiMAXのACPRおよびノイズ・フロア（LOパワー＝0dBm）

PLLを使用したLOの発生アナログ・デバイセズは、LO信号発生に使用可能なPLL製品ラインを揃えています。表4に、これらのPLLとその最大周波数、位相ノイズ性能を示します。

表4. アナログ・デバイセズのPLLセレクション・テーブル

Frequency Phase Noise @ 1 kHz Offset Part fIN (MHz) and 200 kHz PFD (dBc/Hz)

ADF4110 550 –91 @ 540 MHz

ADF4111 1200 –87 @ 900 MHz

ADF4112 3000 –90 @ 900 MHz

ADF4113 4000 –91 @ 900 MHz

ADF4116 550 –89 @ 540 MHz

ADF4117 1200 –87 @ 900 MHz

ADF4118 3000 –90 @ 900 MHz

ADF4360は、9種類の動作周波数範囲を持つチップ・ファミリーです。要求される局部発振器周波数に応じて、このうち1つを選択します。集積化されたシンセサイザを使用する場合は、ADL5372のノイズ性能がわずかに低下しますが、別々のPLLとVCOを使用するソリューションより低価格の代替ソリューションとなります。表5に、使用可能なオプションを示します。

表5. ADF4360ファミリーの動作周波数

Part Output Frequency Range (MHz)

ADF4360-0 2400 to 2725

ADF4360-1 2050 to 2450

ADF4360-2 1850 to 2150

ADF4360-3 1600 to 1950

ADF4360-4 1450 to 1750

ADF4360-5 1200 to 1400

ADF4360-6 1050 to 1250

ADF4360-7 350 to 1800

ADF4360-8 65 to 400

640- 11560

OUTPUT POWER (dBm)

)B

d( R

PC

A

–72

–58

–16 –14 –12 –10 –8 –6 –4 –2–160

–153

)zH/

mB

d( R

OO

LF

ESI

ON

TE

SF

FO z

HM07

–70

–68

–66

–64

–62

–60

–159

–158

–157

–156

–155

–154

ACPR

70MHz OFFSET NOISE FLOOR

530-11560

POUT (dBm)

LE

NN

AH

C E

TA

NR

ET

LA

DN

A T

NE

CA J

DA

)B

d( S

OIT

AR

RE

WO

P

–14 –13 –12 –11 –10 –9 –8 –7

)zH/

mB

d( R

OO

LF

ES I

ON

TE

SF

FO z

HM02

ADJACENT CPR

ALTERNATE CPR

20MHz NOISE FLOOR

–82

–80

–78

–76

–74

–72

–70

–158.5

–158.0

–157.5

–157.0

–156.5

–156.0

–155.5

4 30- 115 60

POUT (dBm)

LE

NN

AH

C E

TA

NR

ET

LA

DN

A T

NE

CAJ

DA

)B

d( S

OIT

AR

RE

WO

P

–14 –13 –12 –11 –10 –9 –8 –7

)zH/

mB

d( R

OO

LF

ESI

ON

TE

SF

FO z

HM02

ADJACENT CPR

ALTERNATE CPR20MHz NOISE FLOOR

–82

–80

–78

–76

–74

–72

–70

–158.5

–158.0

–157.5

–157.0

–156.5

–156.0

–155.5

送信DACオプションA D L 5 3 7 2の駆動に使用できるD A Cは、前項で推奨したAD9779だけではありません。要求される性能のレベルに応じて他の適当なDACも使用できます。表6は、アナログ・デバイセズが提供するデュアルTxDACを示します。

表6. デュアルTxDACのセレクション・テーブル

Part Resolution Update Rate (Bits) (MSPS Minimum)

AD9709 8 125

AD9761 10 40

AD9763 10 125

AD9765 12 125

AD9767 14 125

AD9773 12 160

AD9775 14 160

AD9777 16 160

AD9776 12 1000

AD9778 14 1000

AD9779 16 1000

表に記載するDACはすべてバイアス・レベルの公称値が0.5Vであり、図32に示すものと同じ簡易なDAC変調器インターフェースを使用します。

変調器／復調器オプション表7に、アナログ・デバイセズのその他の変調器と復調器を示します。

表7. 変調器／復調器オプション

Modulator/ Frequency Part Demodulator Range (MHz) Comments

AD8345 Modulator 140 to 1000



ADL5390 Modulator 20 to 2400 External quadrature

ADL5385 Modulator 50 to 2200





AD8347 Demodulator 800 to 2700

AD8348 Demodulator 50 to 1000

AD8340 Vector 700 to 1000modulator

AD8341 Vector 1500 to 2400modulator

ADL5372

REV. 0 ― 17 ―

ADL5372

― 18 ― REV. 0

評価用ボードADL5372の評価には、部品実装済みのRoHS準拠の評価用ボードを使用できます。ADL5372のパッケージの下側には、露出パッドが装着されています。この露出パッドを評価用ボードにハンダ付けする必要があります（「電源とグラウンディング」を参照）。この評価用ボードは、下側に部品を実装していないため、下側に熱を加えてADL5372の取外しや交換を簡単に行えます。

図39. ADL5372評価用ボードの回路図

図40. 評価用ボードのレイアウト、上面層

730-1156 0

VPS5

VPS3

VPS4

VPS2

VPS2

VOUT

2M

OC

NIO

L

PIO

L

2M

OC

3M

OC

3M

OC

PB

BQ

4M

OC

NB

BQ

4M

OC

NB

BI

PB

BI

COM1

VPS1

COM1

VPS1

VPS1

VPS1

SO

PV

1

2

3

4

5

6

18

17

16

15

14

13

VOUT

C130.1µF

C11OPENC12

0.1µF

CLON100pF

C140.1µF

C150.1µF

C160.1µF

42 32 22 12 02 91

7 8 9 01 11 21

COUT100pF

L120Ω

L110Ω

SO

PV

RFNQ0Ω

RFPQ0Ω

QBBP QBBN IBBN IBBP

RFNI0Ω

RFPI0Ω

CFNQOPEN

CFPQOPEN

CFPIOPEN

CFNIOPEN

RTIOPEN

RTQOPEN

EXPOSED PADDLE

CLOP100pF

LO

GND

Z1F-MOD

6 30- 11560

表8. 評価用ボードの構成オプション

Component Description Default Condition

VPOS, GND Power Supply and Ground Clip Leads. Not applicable

RFPI, RFNI, RFPQ, RFNQ, CFPI, Baseband Input Filters. These components can be used to RFNQ, RFPQ, RFNI, CFNI, CFPQ, CFNQ, RTQ, RTI implement a low-pass filter for the baseband signals. See RFPI = 0 Ω (0402)

the Filtering section. CFNQ, CFPQ, CFNI, CFPI = Open (0402)RTQ, RTI = Open (0402)

ADL5372

REV. 0 ― 19 ―

特性評価のセットアップ

図41. 特性評価のベンチ・セットアップ

FMOD TEST SETUP

IP

IN

QP

QNOUT

GNDVPOS

FMOD

LO

I OUT Q OUT

VPOS +5V

LO

OUTPUT

90° 0°I Q

R AND S SPECTRUM ANALYZERFSU 20Hz TO 8GHz

I/AM Q/FM

AGILENT 34401AMULTIMETER

0.175 ADC

AGILENT E3631APOWER SUPPLY

5.000 0.175A

COM6V ±25V

+ –+ –

AEROFLEX IFR 3416250kHz TO 6GHz SIGNAL GENERATOR

RFOUTFREQ 4MHz LEVEL 0dBm

BIAS 0.5VBIAS 0.5V

GAIN 0.7VGAIN 0.7V

CONNECT TO BACK OF UNIT

+6dBm

RFIN

0830-1156

図41に、ADL5372の特性評価に使用する主要なセットアップを示します。このセットアップは、シングル・サイドバンド変調器としてこの製品を評価するときに使用したものです。Aeroflex信号発生器から被測定デバイスDUTにLO信号と差動のIおよびQベースバンド信号を入力しました。LO駆動レベルの代表値は0dBmでした。Iチャンネルを正弦波で、Qチャンネルを余弦波で駆動しました。下側のサイドバンドは、シングル・サイドバンド（SSB）出力です。

1MHzの正弦波信号と500mVの同相電圧をDUTのベースバンド信号に入力する方法で、ADL5372の特性評価の大部分を実施しました。DUTの接続を行う前に、ベースバンド入力上のVIOSおよびVQOSオフセットが可能な限り0Vに近い最小値に抑えられるように、ベースバンド信号経路のキャリブレーションを実施しました。VIOSとVQOSの定義については、「キャリア混入のゼロ調整」を参照してください。

ADL5372

― 20 ― REV. 0

図42. ベースバンド周波数掃引および不要サイドバンドのゼロ調整用セットアップ

FMOD TEST RACK

SINGLE TO DIFFERENTIALCIRCUIT BOARD

Q IN DCCM

AGND

I IN DCCM

VN1 VP1

I IN AC

Q IN AC

VPOS +5V

LO0° 90°I Q

QP

QN

AGILENT 34401AMULTIMETER

0.200 ADC


5.000 0.350A

COM6V ±25V

+ –+ –


0.500 0.010A

COM

VCM = 0.5V

6V ±25V+ –+ –

R AND S FSEA 30SPECTRUM ANALYZER

100MHz TO 4GHz+6dBm

RFIN

TEKTRONIX AFG3252DUAL FUNCTION

ARBITRARY FUNCTION GENERATOR

1MHzAMPL 700mV p-pPHASE 0°

1MHzAMPL 700mV p-pPHASE 90°

CH1 TU

PT

UO 1

HC

TU

PT

UO 2

HC

CH2RF

OUT

R AND S SMT 06SIGNAL GENERATOR

FREQ 4MHz TO 4GHzLEVEL 0dBm

IN1 IN1

TSEN GND

VPOSB VPOSA

IP

IN

IP

IN

QP

QN

LO

OUTOUTPUT

GNDVPOS

+5V

VPOS +5V

–5V

FMODCHAR BD

930-11560

図42に、ADL5372のベースバンド周波数掃引および不要サイドバンドのゼロ調整を評価するために使用したセットアップを示します。インターフェース・ボードには、任意関数発生器からのシングルエンドのI入力とQ入力をDCバイアスが500mVの差動のIおよびQベースバンド信号に変換する回路が実装されています。

不要サイドバンドのゼロ調整は、Qチャンネルの振幅と位相の調整を反復するプロセスを用いて実施しました。サイドバンドのゼロ調整に関する詳細な説明は、「サイドバンド抑圧の最適化」を参照してください。

ADL5372

REV. 0 ― 21 ―

外形寸法

図43. 24ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VQ］4mm×4mmボディ、極薄クワッド

（CP-24-2）寸法単位：mm

オーダー・ガイド

Model Temperature Range Package Description Package Option Ordering Quantity

ADL5372ACPZ-R21 –40°C to +85°C 24-Lead LFCSP_VQ, 7" Tape and Reel CP-24-2 250

ADL5372ACPZ-R71 –40°C to +85°C 24-Lead LFCSP_VQ, 7" Tape and Reel CP-24-2 1,500

ADL5372ACPZ-WP1 –40°C to +85°C 24-Lead LFCSP_VQ, Waffle Pack CP-24-2 64

ADL5372-EVALZ1 Evaluation Board1 Z＝鉛フリー製品

*COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-2EXCEPT FOR EXPOSED PAD DIMENSION

124

67

13

1918

12

*2.452.30 SQ2.15

0.60 MAX

0.500.400.30

0.300.230.18

2.50 REF

0.50BSC

12° MAX0.80 MAX0.65 TYP

0.05 MAX0.02 NOM

1.000.850.80

SEATINGPLANE

PIN 1INDICATOR TOP

VIEW3.75

BSC SQ

4.00BSC SQ PIN 1

INDICATOR

0.60 MAX

COPLANARITY0.080.20 REF

0.23 MIN

EXPOSEDPAD

(BOTTOMVIEW)

D06

511-

0-12

/06(

0)-J

Documents

ADL5372: 1500 ～ 2500 MHz の直交変調器...WCDMA Single carrier, 20 MHz carrier offset, –157.6 dBm/Hz P OUT = –10 dBm, P LO = 0 dBm; LO = 1966 MHz LO = 2150 MHz Output Power