4.2. CIRCUITE LOGICE ÎN TEHNOLOGIE INTEGRATĂ

În prezent, circuitele logice se realizează în exclusivitate prin tehnica integrării

monolitice. În funcţie de tehnologia utilizată, circuitele logice integrate se împart în

două categorii:

Circuite integrate bipolare – TTL (au în componenţă tranzistori bipolari);

Circuite integrate monopolare – MOS (au în componenţă tranzistori cu efect de

câmp).

4.2.1 CIRCUITE LOGICE INTEGRATE BIPOLARE

Familia de circuite integrate TTL (Transistor Transistor Logic), este cea mai

răspândită familie de circuite integrate logice.

Circuitele sunt realizate cu tranzistori bipolari fără condensatori de cuplaj între ei (cu

cuplaj direct).

Cea mai răspândită familie de circuite logice integrate TTL este seria 74xx

pentru aplicaţii comerciale (tabelul 4.2.1).

Tabelul 4.2.1 – Exemple de circuite integrate TTL

Codul circuitului

integrat

Tipul porţilor Numărul intrărilor

unei porţi

Numărul porţilor pe

circuitul integrat

7404 NOT 1 6

7408 AND 2 4

7411 AND 3 3

7421 AND 4 2

7432 OR 2 4

7400 NAND 2 4

7410 NAND 3 3

7420 NAND 4 2

7430 NAND 8 1

7402 NOR 2 4

7427 NOR 3 3

7486 XOR 2 4

PARAMETRII CIRCUITELOR LOGICE INTEGRATE TTL

Tensiunea de alimentare: 4,75 V .... 5,25 V

Tensiunile de intrare:

0 V..... 0,8 V sunt interpretate ca 0 logic (L)

2 V..... 5 V sunt interpretate ca 1 logic (H)

Tensiunea de intrare corespunzătoare nivelului L: VIL(MAX) = 0,8 V

Tensiunea de intrare corespunzătoare nivelului H: VIH(MIN) = 2 V

Domeniul 0,8 V....2 V dintre cele două nivele limită se numeşte domeniu de

incertitudine

Tensiunile de ieşire:

0 V..... 0,4 V sunt interpretate ca 0 logic (L)

2,4 V..... 5 V sunt interpretate ca 1 logic (H)

Tensiunea de ieşire garantată pentru nivelului L: VOL(MAX) = 0,4 V

Tensiunea de ieşire garantată pentru nivelului H: VOH(MIN) = 2,4 V

Diferenţa, în modul, dintre tensiunea de ieşire garantată şi tensiunea de intrare

corespunzătoare reprezintă marginea de zgomot a porţii.

,

Cu toate că este garantată o margine de zgomot de numai 0,4 V, practic, o poartă

TTL are o margine de zgomot de 1,4 V.

Curenţii de intrare

Valoarea curentului de intrare garantat pentru nivelul L: IIL = - 1,6 mA

Valoarea curentului de intrare garantat pentru nivelul H: IIH = 40 µA

Curenţii de ieşire

Valoarea curentului de ieşire garantat pentru nivelul L: I0L = 16 mA

Valoarea curentului de ieşire garantat pentru nivelul H: IOH = - 800 µA

Factorul de încărcare (sortanţă) - “fan-in” ; “fan-out”

Fan-in reprezintă numărul maxim de ieşiri ce pot fi conectate în paralele la o intrare

Fan-out reprezintă numărul maxim de intrări ce pot fi conectate la o ieşire

Pentru porţile TTL standard fan-out = 10

Timpul de propagare (timpul de întârziere la propagarea informaţiei)

Timpul de propagare pentru variaţia ieşirii din L în H tpLH = 12 ns

Timpul de propagare pentru variaţia ieşirii din H în L tpLH = 8 ns

Valoarea medie tipică a timpului de propagare este 10 ns.

POARTA TTL ŞI-NU (NAND)

Toate seriile TTL au drept circuit fundamental poarta ŞI-NU (NAND).

Seria TTL 74xx are poarta logică fundamentală realizată cu 4 tranzistori bipolari,

conectaţi ca în figura 4.2.1.

Elementele constructive ale circuitului:

Tranzistorul multiemitor Q1- realizează funcţia logică ŞI;

Tranzistorul Q2 – realizează funcţia logică NU;

Tranzistoarele Q3,Q4, dioda D – etaj de ieşire contratimp, asigură o impedanţă

de ieşire mică;

Diodele D1, D2 – diode de tăiere, limitează oscilaţiile negative de intrare şi

amortizează oscilaţiile parazite.

Funcţionarea circuitului:

Dacă una dintre intrările A sau B este în “0” logic, tranzistorul Q1 se saturează.

Q1 saturat Q2 blocat Q4 blocat şi Q3 saturat

În această situaţie la ieşire este “1” logic.

Dacă ambele intrări A şi B sunt în “1” logic, tranzistorul Q1 este blocat.

Q1 blocat Q2 saturat Q4 saturat şi Q3 blocat

În această situaţie la ieşire este “0” logic.

Figura 4.2.1 Poartă TTL standard

Q1 Q2

Q3

Q4 D2 D1

D

R2

1,6K

R1

4K

R4

130

R3

1K

VCC

A

B Ue

y=AB

REGULI DE UTILIZARE ALE CIRCUITELOR LOGICE DIN FAMILIA TTL

1. Nici o intrare a unui circuit logic TTL nu se lasă flotantă (neconectată).

a. La circuitele ŞI respectiv ŞI-NU intrările neutilizate se conectează prin

intermediul unei rezistenţe de polarizare Rp la +VCC

b. La circuitele SAU respectiv SAU-NU intrările neutilizate se conectează

direct la „masa” montajului.

2. Intrările neutilizate se pot conecta la alte intrări.

3. Ieşirile circuitelor logice nu se conectează niciodată direct la +VCC sau masă.

4. Este interzisă interconectarea ieşirilor a două sau mai multe circuite TTL dacă

există posibilitatea ca aceste ieşiri să ajungă la niveluri logice diferite.

5. Decuplarea circuitelor integrate TTL este obligatorie. Deoarece pe durata

frontului consumul unei porţi creşte de circa 20 de ori faţă de curentul mediu

de alimentare, pentru a evita o cădere de tensiune pe traseele de alimentare

mai mare de 0,5 V, se conectează condensatori nepolarizaţi între aceste

trasee care decuplează circuitele integrate TTL.

4.2.2 CIRCUITE LOGICE INTEGRATE MONOPOLARE Circuitele logice integrate realizate în tehnologie monopolară se împart în 3

familii:

Familia PMOS – utilizează numai tranzistoare MOS cu canal de tip P. Aceste

circuite au procesul de fabricaţie simplu dar viteza de comutaţie mică;

Familia NMOS – utilizează numai tranzistoare MOS cu canal de tip N. Aceste

circuite au procesul de fabricaţie mai complicat dar viteza de comutaţie este

mare;

Familia CMOS – utilizează tranzistoare MOS complementare unele cu canal de

tip P şi altele cu canal de tip N. Aceste circuite au o viteză de comutaţie medie şi

un consum redus de energie.

Circuitele integrate CMOS sunt la ora actuală cele mai utilizate circuite logice

integrate monopolare datorită următoarelor particularităţi:

o Gamă mare pentru tensiunea de alimentare: 3,5 V ... 15 V;

o Putere de consum mică;

o Viteză de lucru bună;

o Imunitate la zgomot foarte bună : 45%;

o Densitate de integrare mare.

Circuitele logice CMOS se fabrică în mai multe serii, cea mai utilizată fiind seria 40xx

(vezi tabelul 4.2.2).

Tabelul 4.2.2 – Exemple de circuite integrate CMOS

Codul circuitului integrat

Tipul porţilor Numărul intrărilor într-o

poartă

Numărul porţilor pe circuitul

integrat

MMC 4001 NOR 2 4

MMC 4002 NOR 4 2

MMC 4011 NAND 2 4

MMC 4012 NAND 4 2

MMC 4023 NAND 3 3

MMC 4025 NOR 3 3

MMC 4030 XOR 2 4

MMC 4068 NAND 8 1

MMC 4069 NOT 1 6

MMC 4071 OR 2 4

MMC 4072 OR 4 2

MMC 4073 AND 3 3

MMC 4075 OR 3 3

MMC 4078 NOR 8 1

MMC 4081 AND 2 4

MMC 4082 AND 4 2

nMOS

2N6802

pMOS

2N6804

VCC

A Y

S

G

D

S

D

G

În familia de circuite logice CMOS poarta fundamentală este INVERSORUL (poarta

NU).

Inversorul CMOS este prezentat în figura 4.2.2 şi se compune din doi tranzistori

MOS complementari, unul cu canal indus de tip p, pMOS şi altul cu canal indus de tip

n, nMOS conectaţi în serie, cu grilele (G) şi drenele (D) conectate împreună .

Figura 4.2.2 Inversorul CMOS

FUNCŢIONARE.

Sursa tranzistorului pMOS este conectată la +VCC iar sursa tranzistorului nMOS este

conectată la masa montajului (-). Grilele celor doi tranzistori reprezintă intrarea (A)

iar drenele reprezintă ieşirea (Y).

În situaţia în care intrarea A este conectată la masă (0 logic), tensiunea pe

grila tranzistorului nMOS este sub tensiunea de prag necesară deschiderii

tranzistorului situaţie în care tranzistorul nMOS este blocat. În acelaşi timp tensiunea

pe grila tranzistorului pMOS este (în valoare absolută) peste tensiunea de prag

situaţie în care tranzistorul pMOS este în conducţie. Dacă tranzistorul pMOS este în

conducţie se comportă ca un întrerupător închis iar la ieşirea Y a circuitului va fi +Vcc

(1 logic).

În situaţia în care intrarea A este conectată la +VCC (1 logic), tensiunea pe grila

tranzistorului pMOS este sub tensiunea de prag necesară deschiderii tranzistorului

situaţie în care tranzistorul pMOS este blocat. În acelaşi timp tensiunea pe grila

tranzistorului nMOS este (în valoare absolută) peste tensiunea de prag situaţie în

care tranzistorul nMOS este în conducţie. Dacă tranzistorul nMOS este în conducţie

se comportă ca un întrerupător închis iar la ieşirea Y a circuitului va fi 0 V (0 logic).

nMOS

2N6802

pMOS

2N6804

R

820Ω LED1

VCC

10V

K

A

0.010A

+-

V

9.998 V

+

-

A Y

R1

10kΩ

R2

10kΩ

În figura 4.2.3 este prezentată o schemă practică de realizare a unui inversor CMOS

cu tranzistori MOS.

Figura 4.2.3 Poartă logică NU realizată cu tranzistori MOS

Când comutatorul K este conectat la masa montajului (prin intermediul

rezistorului R2), intrarea inversorului A este în 0 logic situaţie în care ieşirea

inversorului Y este în 1 logic iar LED 1 luminează.

Când comutatorul K este conectat la +VCC (prin intermediul rezistorului R2), intrarea

inversorului A este în 1 logic situaţie în care ieşirea inversorului Y este în 0 logic iar

LED 1 nu luminează.