Upload
ihal
View
1.175
Download
0
Embed Size (px)
Citation preview
FPGA内部
dvi_rx Lvds_tx
ビデオ信号
Pclk Vsync Hsync DataEnable Red(8bit) Green(8bit) Blue(8bit)
HDMI信号
TMDS_clock Blue(1bit) Green(1bit) Red(1bit) 線数 8本
入力 内部信号 出力
LVDS信号
TX_CLK TX_D(4bit) 線数 10本
Data rate 650MBPS
Data rate 65MBPS
Data rate 455MBPS
FPGA
FPGA基板 Xilinx Spartan6
HDMIケーブル
余ったLVDS液晶
配線材1 UEW線 0.2φくらい
配線材2 スズメッキ線 0.6φくらい
配線材3 被覆線 AWG24 0.5φくらい
ハンダ少々
電源 DC 5V 3Aくらい。